DD259983A3 - Überwachungsschaltung für eine dezentrale Taktversorgung - Google Patents

Überwachungsschaltung für eine dezentrale Taktversorgung

Info

Publication number
DD259983A3
DD259983A3 DD259983A3 DD 259983 A3 DD259983 A3 DD 259983A3 DD 259983 A3 DD259983 A3 DD 259983A3
Authority
DD
German Democratic Republic
Prior art keywords
clock
signal
flip
flops
decentralized
Prior art date
Application number
Other languages
English (en)
Publication date

Links

Abstract

Die Erfindung bezieht sich auf Datenverarbeitungsanlagen mit dezentraler Taktversorgung in Form von Untertaktzentralen. Das Ziel ist die Verbesserung der Fehlerlokalisierung, und es wird die Aufgabe geloest, die dezentralen Mehrphasentaktquellen auf Taktzyklusausfall und Halbzyklusversatz zu ueberwachen und auftretende Fehler anzeigbar zu machen. Die Loesung besteht darin, dass ein zentral erzeugtes Signal von der Laenge eines Taktzyklus und das Signal eines zweistufigen Ringzaehlers, dessen Stufen von der ersten und dritten Taktphase des vierphasigen Taktzyklus geschaltet werden, einem Vergleicher zugefuehrt werden, dessen Ausgang mit Fehlerflipflops verbunden ist. Ferner sind Mittel zur Synchronisierung des Ringzaehlers mit dem genannten Signal vorgesehen. Die Ausgaenge der Fehlerflipflops sind ueber die Signalauswahlpyramide abfragbar. Fig. 2

Description

Hierzu 4 Seiten Zeichnungen
Anwendungsgebiet der technischen Lösung
Die Erfindung betrifft größere EDVA, die mit einer dezentralen Taktversorgung ausgerüstet sind, die mit mehreren Taktphasen im Taktzyklus die Funktionslogik versorgt.
Charakteristik des Standes der Technik
Es sind eine Vielzahl von Kontrollschaltungen für Taktsysteme bekannt. Die meisten, wie US 2984789,3496477,3458822, stellen sich die Aufgabe, den Ausfall schon eines Taktimpulses festzustellen und diesen schnellstens weiterzumelden, um zumindest noch vor dem regulären nächsten Taktimpuls eine Wirkung zu erzielen. Dies macht zur Realisierung Abgleichelemente und Bauelemente mit kürzeren und engertolerierten Schalt- und Verzögerungszeiten erforderlich. Diese Bauelemente sprengen meist den Rahmen der technologischen Vereinheitlichung und integration.
Die dezentrale Taktversorgung einer EDVA hat als Quelle der zeitlich engtolerierten Taktphasen eine Baugruppe, die als Untertaktzentrale (UTZ) bezeichnet wird. Die UTZ versorgt ein lokal begrenztes Gebiet mit Taktphasen, das auch meist eine bestimmte Funktionsgruppe der EDVA-Hardware darstellt. Beim Ausfall eines Taktzyklus oder mehrerer Taktzyklen kommt es stets zu Fehlfunktionen in der Arbeit der EDVA. Es gibt Taktausfallerscheinungen, wo die daraus entstehende Fehlfunktion in ändere nicht direkt vom Taktausfall betroffene Funktionseinheiten weitergetragen und dort erstmals bemerkt wird. Dies kommt bei Funktionseinheiten vor, die in ihrem Datenaustauscherinterface keine On-Iine-Fehlererkennung besitzen. Somit ist die Fehlerlokalisation aufgrund der Feh !funktion nicht eindeutig und irreführend. Erfahrungsgemäß führen Taktausfälle mit großem Ausfallabstand — es genügt schon Ausfallabstand S1O2 Taktzykluszeit — zu unterschiedlichstem Fehlverhalten, so daß nicht aus dem Fehlverhalten auf den Ort der fehlerbehafteten Taktquelle zu schließen ist.
Hinzu kommt noch, daß die UTZ als Wiederholbaugruppe gestaltet ist, jedoch individuell abgeglichen ist, und bei Fehlerverdacht nicht ohne erheblichen Aufwand für Abgleicharbeiten gewechselt werden kann.
Ziel der technischen Lösung
Das Ziel der Erfindung ist die Verbesserung der Fehlerlokalisierung in einer dezentralen Taktversorgung, so daß Fehler schneller und genau geortet werden.
Darlegung des Wesens der technischen Lösung
Es ist Aufgabe der Erfindung, in einem gegebenen System einer dezentralen Taktversorgung eine Überwachungsschaltung anzugeben, die die einzelnen dezentralen Mehrphasentaktquellen überwacht auf Taktzyklusausfall und Halbzyklusversatz und den Fehler einer dezentralen Taktquelle abspeichert und anzeigbar macht. Damit ist die ausfallerzeugende dezentrale Taktquelle schneller einer Fehlerlokalisation zugänglich gemacht.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein zentral erzeugtes Signal TZYK von der Länge eines Taktzyklus den Untertaktzentralen UTZ und dort einer Vergleichsschaltung zugeführt wird, daß zwei den Abstand einer Taktphase aufweisende Taktphasen die Stufen eines zweistufigen Ringzählers schalten, von dem der Ausgang der ersten Stufe ebenfalls an die Vergleichsschaltung und deren Ausgang an zwei Fehlerflipflops angeschlossen sind, wobei diese nach Einschaltung sich selbst sperren, und die Ausgänge der Fehlerflipflops an die Signalauswahlpyramide angeschlossen sind.
Um bei Taktstop einer Untertaktzentrale wieder zur normalen Funktion der Fehlererkennungsschaltung zurückzukehren, sind dem Ringzähler Mittel zur Synchronisation mit dem genannten Signal vorgeschaltet.
Durch die Überwachung von zwei auf der UTZ gebildeten Taktphasen ist gleichzeitig die Kontrolle über die Synchronität der Taktphasenbildungseinrichtung auf der betreffenden UTZ zu den anderen UTZs gegeben, damit ist auch eine Aussage über die Synchronität der noch zusätzlich auf der UTZ gebildeten Taktphasen, die aber nicht in die Überwachungsschaltung TUE eingehen, getroffen.
Ausführungsbeispiel
In der Zeichnung stellen dar:
Fig. 1: eine Blockschaltung der Taktverteilung,
Fig. 2: eine Taktüberwachungsschaltung,
Fig.3: Impulsdiagramm für den fehlerfreien Fall zur Fig.2,
Fig.4: eine Erweiterung der Schaltung,
Fig.5: ein Impulsdiagramm zur Fig.4.
In Fig. 1 ist ein Blockschaltbild angegeben, wo der Zusammenhang zwischen den Untertaktzentralen (UTZ) 3 als dezentrale Taktquelle und dem zentral in der Taktkennzeichenbildung 4 gebildeten und an die UTZ 3 verteilten Taktzykluskennzeichen zu erkennen ist. Die UTZ-interne Kontrollschaltung wird mit TUE gekennzeichnet. In ihr wird das Fehlersignal, das der UTZ zugeordnet ist, zwischengespeichert. Jedes UTZ-Fehlersignal ist über Leitungen 7 an der Signalauswahlpyramide 5 angeschlossen und damit einzeln über dazugehörige Adressenleitungen 6 aufrufbar. Der Muttertaktgenerator 1 liefert den Muttertakt an den Taktverteiler 2. Die UTZs bilden die Taktphasen T1 ...T4.
Die Fig.2 zeigt die Taktüberwachungsschaltuhg. Sie besteht aus zwei Flipflops 8,9, die als Ringzähler geschaltet sind. Das Taktzykluskennzeichen TZYK liegt zusammen mit dem Signal A vom Flipflop 8 an einem Vergleicher 10, dessen Ausgang an den D-Eingängen zweier weiterer Flipflops 13,14 angeschlossen ist. An den C-Eingängen liegt über NAND-Schaltungen 11,12 und einen Negator 16 das Signal TZYK. Die negierten Ausgänge der Flipflops 13,14 sind an den NAND-Schaltungen 11,12 angeschlossen. An den C-Eingängen der Flipflops 8,9 liegen die Taktphasen T1 bzw. T3.
Die Aufgabe der Taktüberwachungsschaltung TUE (siehe Fig. 2) auf der dezentralen UTZ-Baugruppe ist es, zwei auf der UTZ gebildeteTaktphasen zu überwachen in der Weise, daß die Taktphasen (T 1,T3) die Flipflops 8,9 schalten und die Signale A und B bilden. Das Signal A wird mit dem zentral gebildeten und an alle UTZs gelieferten Taktzykluskennzeichen TZYK verglichen. Durch den statischen Rücksetzimpuls werden die Anfangszustände der Signale A und B festgelegt und auch der Anfangszustand des Taktzykluskennzeichens TZYK. Die Flipflops 8,9 des Ringzählers nehmen aller zwei Taktzyklen die gleichen Zustände ein, ebenso bei jedem zweiten Taktzyklus stellt sich auch das Taktzykluskennzeichen TZYK auf den gleichen Zustand ein. Diese phasenstarre Zuordnung der zum gleichen Zeitpunkt gestarteten Taktzustandsinformanten (Signal A und TZYK) wird vor jeder Änderung des Signales TZYK — das ist jeweils vor der 0-1-Flanke bzw. vorder 1-0-Flanke — verglichen, dargestellt im Signal D, und mit jeder Flanke des Signales TZYK wird der Vergleichswert D in die flankengesteuerten Flipflops 13,14 übernommen. Die Flipflops 13,14 stellen den Fehlerspeicher des UTZ-internen Blockes TUE dar. Wird in ein Flipflop 13,14 ein Fehlersignal eingetragen, blockiert sich dieses Flipflop selbst über die NAND-Schaltungen 11,12, indem keine Taktflanken auf den Takteingang C gelangen. Für das Eintragen des Vergleichssignals D mit den Flanken des Signales TZYK muß die Signallaufzeit für D größer sein als die Signallaufzeit des Triggertaktes für die C-Eingänge.
Beim Einsatz der erfindungsgemäßen Schaltung in einer größeren EDVA müssen die Steuerungsprobleme mit berücksichtigt werden. Gibt es nur die Zustände Normalbetrieb oder auch Zyklusbetrieb und Einzeltaktbetrieb und Gesamtstop, wo auch das Signal TZYK nicht mehr erscheint, dann kann die Taktüberwachungsschaltung wie in Fig.2 eingesetzt werden. Meist genügt das aber nicht den Erfordernissen der Inbetriebnahme und auch der Fehlerdiagnose. Es gibt Fälle, wo einzelne Rahmen gestoppt werden, d.h. in einer bestimmten Anzahl von Untertaktzentralen UTZ werden keine Taktphasen erzeugt. Das bedeutet, daß sich nach Fig. 2 die Signale A und B nicht mehr verändern. Da jedoch TZYK weiter anliegt, werden die Signale FE1 und FE 2 1-Pegel annehmen, und somit wird Fehler angezeigt. Durch /FE1 = 0 und /FE 2 = 0 werden über die NAND-Schaltungen 11,12 die betreffenden Flipflops 13,14 blockiert (nur ein erneutes /RESET = 0 kann diesen Zustand aufheben). Beim Zuschalten dieses Rahmens an den Prozessor würde der Zustand Fehleranzeige weiterhin bestehen. Außerdem hängt es vom Zeitpunkt des Zuschaltens ab, ob die Signale A und B wieder synchron mit den betreffenden Signalen A und B von anderen UTZs liegen, die nicht gestoppt und wieder gestartet wurden, was ebenfalls zur Taktfehleranzeige führt. Um diese Nachteile zu beseitigen, ist die Schaltung nach Fig. 2 so zu erweitern, daß obengenannte Steuervorgänge durchgeführt werden können, ohne daß die Signale A und B im Betriebszustand der UTZ asynchron laufen, und daß es auch nicht zur ständigen Fehleranzeige ab Stop-Zustand kommt.
Fig.4 zeigt die erweiterte erfindungsgemäße Schaltung, bestehend aus der bekannten UTZ17 mit einem Flipflop 18, das in bekannterWeise mit der Rückflanke des Taktes T4 den Pegel des Eingangssignals DTS übernimmt. Ist DTS = 0, so wird DTSFF = 1, und die UTZ liefert die Taktphasen T1 ...T4. Wird DTS = 1, dann schaltet das Flipflop 18 mit der nächsten 0-1-Flanke von/T4 DTSFF auf 0, was Taktstop für diese UTZ bedeutet.
Im Taktstop werden die Flipflops 13,14 über das Signal DTSFF = Oan der AND-Schaltung 24 immer auf Q = 0 gehalten, d.h. FE1 = 0 und FE2 = 0, so daß der Ausgang der OR-Schaltung 15 auf 0 bleibt, d. h. kein Taktfehler. Weiterhin wird über die NAND-Schaltungen 19,21 und die AND-Schaltung 20 durch die Signale TZYK bzw. /TZYK und /DTSFF das Signal TZYK den Q-Ausgängen der Flipflops 8,9 durch Setzen bzw. Rücksetzen über R und S aufgeprägt, um die Synchronität beim Zuschalten dieser gestoppten UTZs zu den weiterlaufenden UTZs zu erzielen.
Da/DTSFF = 1 ist, wird bei/TZYK = 1 der Ausgang der NAND-Schaltung 19 0-Pegel annehmen, und am Ausgang der AND-Schaltung 20 entsteht ebenfalls eine 0, die über R und Q-Ausgänge der Flipflops 8,9 (das sind A und B) auf 0 setzt. Andererseits wird bei TZYK = 1 der Ausgang der NAND-Schaltung 21 0, so daß die Signale A und B über die S-Eingänge der Flipflops 8,9 auf 1 gesetzt werden. So folgen die Signale A und B der Signalfolge TZYK.
Wird über DTS = O die UTZ wieder zugeschaltet, wird mit der O-1-Flanke von/T4 das Flipflop 18 wieder auf DTSFF = 1 bzw. /DTSFF = 0 geschaltet. Ab diesem Zeitpunkt, vorausgesetzt RESET = 0, bleiben alle R- und S-Eingänge der Flipflops 8,9,13,14 auf 1, und diese Flipflops werden nur noch über den C-Eingang geschaltet. An dem C-Eingang des Flipflop 8 kann anstatt T1 auch T2 zum Triggern verwendet werden, und bei Flipflop 9 anstatt T3 auch T4.
Aus Laufzeitgründen ist darauf zu achten, daß die'Baustufen 23,16,11 und 12 in einem integrierten Baustein untergebracht werden, um zu garantieren, daß die Flanken von TZYK eher an den C-Eingängen der Flipflops 13,14 liegen als die Änderung des Pegels an den D-Eingängen, die durch den neuen Zustand von TZYK hervorgerufen wird. Im Impulsdiagramm nach Fig.5 wird die Wirkung der Schaltung nach Fig. 4 dargestellt. Während A und B die Impulsfolgen der weiterlaufenden UTZs zeigen, sind A' und B' die entsprechenden Impulsfolgen der mit DTSFF gestoppten und wieder gestarteten UTZs.

Claims (2)

1. Überwachungsschaltung für eine dezentrale Taktversorgung einer Zentraleinheit mit einer Signalauswahlpyramide und einer Mehrzahl von Untertaktzentralen, die mit einem Muttertakt versorgt werden und die in einem Taktzyklus vier Taktphasen bereitstellen, dadurch gekennzeichnet, daß ein zentral erzeugtes Signal TZYK, das für die Dauer eines Taktzyklus aktiv ist, den Untertaktzentralen UTZ und dort einer Vergleichsschaltung (10) zugeführt wird, daß zwei den Abstand einer Taktphase aufweisende Taktphasen die Stufen (8,9) eines zweistufigen Ringzählers schalten, von dem der Ausgang der ersten Stufe (8) ebenfalls an die Vergleichsschaltung (10) und deren Ausgang an zwei Fehlerflipflops (13,14) angeschlossen sind, wobei diese nach Einschaltung sich selbst sperren, und die Ausgänge der Fehlerflipflops (13,14) an die Signalauswahlpyramide (5) angeschlossen sind.
2. Überwachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Ringzähler (8,9) Mittel zur Synchronisation mit dem genannten Signal aufweist, die bei aufgehobenem Taktstop wirksam werden.

Family

ID=

Similar Documents

Publication Publication Date Title
DE3751600T2 (de) Dreifachredundantes fehlererkennungssystem und entsprechendes anwendungsverfahren.
DE68923845T2 (de) Synchronisierte fehlertolerante Uhren für Multiprozessorsysteme.
EP0088041B1 (de) Schaltungsanordnung zur Überwachung eines Mikroprozessors
DE3880132T2 (de) Verfahren und geraet zur digitalen logischen synchronismusueberwachung.
DE2935841C2 (de) Mehrprozessoranlage
DE2349377A1 (de) Schaltwerk zur durchfuehrung von datenverarbeitungsoperationen
DE2413401A1 (de) Einrichtung zur synchronisierung dreier rechner
DE2848159A1 (de) Taktpulspruefeinrichtung
EP0543821B1 (de) Einrichtung zur funktionsüberwachung externer synchronisations-baugruppen in einem mehrrechnersystem
DE69508766T2 (de) Genauer digitaler, fehlertoleranter taktgeber
DE3686902T2 (de) Selbstpruefender zweikanal-anstiegsflanken-synchronisierer.
DE60125442T2 (de) Dreifachredundante selbstschrubbende integrierte Schaltung
DE10336585B4 (de) Echtzeit-Interruptmodul für Betriebssysteme und zeitgetriggerte Anwendungen
DE19950131C1 (de) Integrierter Schaltkreis mit gedoppelten synchronen und asynchronen Komponenten
DE69524837T2 (de) Asynchrone Speicheranordnung mit seriellem Zugriff und entsprechendes Speicher- und Leseverfahren
DE19626184A1 (de) Vorrichtung zum Betreiben von zwei funktionsmäßig parallelgeschalteten Prozessoren
DE69022126T2 (de) Frequenzteiler-Schaltung.
DD259983A3 (de) Überwachungsschaltung für eine dezentrale Taktversorgung
EP1807760B1 (de) Datenverarbeitungssystem mit variabler taktrate
DE112020002008T5 (de) Schaltung zur erzeugung eines synchronen rücksetzsignals und digitale verarbeitungsvorrichtung
DE2161994A1 (de) Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage
DE1955721A1 (de) Datenverarbeitungssystem
DE69630853T2 (de) Flankenerfassungsschaltkreis mit verbesserter Erfassungszuverlässigkeit
EP0410212A2 (de) Redundante Taktgeberanordnung
AT511805B1 (de) Verfahren zur optimierung der wartezeit in replika-deterministischen systemen