DD265011A1 - Anordnung zur kopplung einer matrixanordnung von schaltelementen - Google Patents

Anordnung zur kopplung einer matrixanordnung von schaltelementen Download PDF

Info

Publication number
DD265011A1
DD265011A1 DD30945387A DD30945387A DD265011A1 DD 265011 A1 DD265011 A1 DD 265011A1 DD 30945387 A DD30945387 A DD 30945387A DD 30945387 A DD30945387 A DD 30945387A DD 265011 A1 DD265011 A1 DD 265011A1
Authority
DD
German Democratic Republic
Prior art keywords
matrix
arrangement
sequential
bus
enable signal
Prior art date
Application number
DD30945387A
Other languages
English (en)
Inventor
Josef Roediger
Gunter Gebhardi
Original Assignee
Robotron Bueromasch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robotron Bueromasch filed Critical Robotron Bueromasch
Priority to DD30945387A priority Critical patent/DD265011A1/de
Publication of DD265011A1 publication Critical patent/DD265011A1/de

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Anordnung zur Kopplung einer Matrixanordnung von Schaltelementen an ein sequentielles Schaltwerk. Aufgabe der Erfindung ist die Kopplung einer matrixfoermigen Schalteranordnung mit nichtentkoppelten Schaltelementen an eine Rechnerschaltung. Durch die Einfuehrung spezieller Blockstufen laesst sich die Ankopplung von Matrixanordnungen mit nichtentkoppelten Schaltelementen realisieren. Die in Figur 1 aufgezeigte Loesung stellt am besten die Schaltungsanordnung dar, mit deren Hilfe eine Ankopplung der Matrix erfolgt, die einen durch wenige Schaltschritte und damit geringen Funkstoerpegel erzeugenden Informationstransfer ermoeglicht. Fig. 1

Description

Hierzu 3 Seiten Zeichnungen
Anwendungsgebiet der Erfindung
Die Erfindung betrifft oino Anordnung zur Kopplung einer Matrixanordnung von Schaltelementen an ein sequentielles Schaltwerk, insbesondere an Rechnersysteme für den Einsat/ In den Boreichen der Büro-, Dalon· und Rechentechnik.
Charakteristik dos bekannten Standes der Technik
Systome zur Eingabe einer Vielzahl digitaler Informationen in sequentielle Schaltwerke, insbesondere Rechnersysteme, tsind als Systome zur Eingabe von Tastaturinformationen bekannt. Das Grundprinzip dieser Systeme basiert auf der Anordnung der die Information liefernden Schaltelemente in Matrixstrukturen mit einer bestimmten Anzahl von Spalten und Zeilen, wobei entweder die Spalten- oder Zeilenleitungen von einer elektronischen Funktionsgruppe angesteuert werden und die jeweils anderen Leitungen als steuernde Leitungen auf eine andere elektronische Funktionsgruppe einwirken.
Zur Aufwandsminimierung und zur raschen Erfaßbarkoit der eingegebenen Informationen durch wenige Schaltfclgen des sequentiellen Systems wird eine möglichst direkte Kopplung der 'Matrix an das sequentielle System angestrebt. Solche Prinzipien sind aus den Patentschriften DD-VVP 225520 und DD-WP 159475 bekennt. Sie basieren auf der unmittelbaren Ankopplung eines Teilt» dor Bus-Leitungen des Rechners als anstouerndo Funktionsgruppe an die eine Gruppe von Leitungen der Matrix und die Kopplung der andoron Gruppen von Leitungen über eine, eine Trennung realisierende Funktionsgruppe, an einen anderen Teil der BusL'iitungen. Zur Funktion ist es erforderlich, daß es sich bei den eingesetzten Schaltelementen um entkoppelte Schaltelemente handelt, da sonst eine Verkopplung der ansteuernden Bus-Leitungen über dia Schaltelements nicht ausgeschlossen worden kann. Der Einsatz von entkoppelten Schaltelementen erwoist sich jedoch als Nachteil, da diese Schaltelemente auf Grund ihrer höheren Qualitatseigenschaft höhere Kosten verursachen. Ein weitorer Nachteil ist, daß die standig an der Matrix anliegenden Bus-Signalfolgen des Rechners Ober eine relativ weite raumliche Leitungsanordnung innerhalb der Matrix durch ihre integrale Energieabgabe die Umwelt mit Funkstörungen belasten.
Die bekannten Lösungnn beziehen sich immer nur duf die Ankopplung der Matrix an ein sequentielles Schaltwerk und nicht an mehrere.
Ziel der Erfindung
Das Ziel der Erfindung besteht in der Realisierung einer kostengünstigen Anordnung zur Ankopplung von verknüpfbaren Schaltelementen in Matrixanordnungen an ein oder mehrere sequentielle Schaltwerke, die die Schaltzustände innerhalb der Matrix schnell erkennen. Die Anordnung soll einen geringen Funkstörpegel aufweisen.
Darlegung des Wesens der Erfindung
Die Aufgabe der Erfindung besteht darir Matrixanordnungen von vorknüpfbaren Schaltelementen so an ein oder mehrere sequentielle Schaltelemente anzukoppeln, daß es mit geringem materiellen Aufwand verbunden ist, daß dem oder den sequentiellen Schaltwerken ein rasches Erfassen der Schaltzustände möglich ist und daß die speziellen Matrixformen mit nichtentkoppolten Schaltelementen an das oder die sequentiellen Schaltwerke angekoppelt werden.
Erfindungsgomäß wird die Aufgabe durch die speziallen Funktionsgruppen zur Ansteuerung der Matrix und zur Rückkopplung dor Man ix zum sequentiellen Schaltwerk gelöst. Die Ansteuerung der Matrix orfolgt mit Signalen eines Tolles des Busses des jeweiligen sequentielle;· Schaltwerkes. Jedes einzelne Signal wird dabei übnr einen speziellen Baustein zur Matrix geleitet. Dieser Baustein ist eingengsscitio an den Bus angepaßt, ausgangsseitig gestattet er die Ankopplung nichtentkoppelter Schaltelemente, d. h., es erfolfjt keine Funktionsbeeinflussung des Bausteins, wenn über r »ei oder mehrere Schaltelemente ein anderes Signal ausgangsseiti(i aufgeprägt wird. Weiterhin verfügt dieser Baustein über ei.ten woiteren Eingang, Freigaheeingang, der das Eingangssignal zum Ausgang weiterleiten kann oder den Ausgang in oinen solchen Zustand bringt, daß ein stabiler Pegel anliegt, dot weder einen oder mehrere parallel geschaltete Bausteine ausgangpseitlg beeinflußt noch a'* Funkstörquelle dient. Zur Rückkopplung der Matrix an oinen anderen durch das jeweilige Schaltwerk auszuwertenden Teil des Bussei, dient ein anderer Baustein mit der Eigenschaft, die jeweils zur Weiterverarbeitung bestimmten Leisiungon mit ihren Informationen entsprechend den Forderungen dieses Teiles des Busses an diesen anzuschalten oder diesen Teil des Busses in keiner Art zu beeinflussen; die jeweils gewünschte Arbeitsweise wird am Schaltwerk über Eingänge des Bausteins gesteuert. Zur Erlangung von Informationen über den Schaltzustand innerhalb der Matrix legt das jeweilige und nur ein Schaltwerk Informatioi on auf den die Matrix ansteuernden Teil des Busses und schaltet diesen mit Hilfe des erwähnten Freigabeeinganges des ontsprec ondon Bausteins zur Matrix durch; am Ausgang der Matrix werden die gewünschten Informationen durch den anderen Baustein übornoi imen und entweder teilweise oder vollständig durch ein entsprechendes Signal des Schaltwerkes auf einen linderen Teil des Busses gelegt, wo diese vom Schaltwerk aufgenommen und zur Weiterverarbeitung gelangen könnon. Dabei können mehrere sequentielle Schaltwerke zeitlich unabhängig aber nie gleichzeitig auf die Information der Matrix zugreifen. Nur boim Zugriff zur Matrix kann eine Funkstörstrahlung ents' 9hen, die abgegebene störende Energie ist damit gering.
Ausführungsbeispiel
Nachstehend wird die Erfindung anhand von zwei Ausführungsboispielen näher erläutert. Es zeigen:
Fig. 1: die erfindungsgemäßo Anordnung zur Kopplung einer matrixförmigen Schaltelementeanordnung an eine Rechnorschaltung;
Fig. 2: Signale der bei der Kopplung ablaufenden Schaltvorgänge; Fig. 3: die orfindungsgemäßi) Anordnung zur Kopplung einer matrixförmigen Schaltelementeanordnung an zwei
Rechnerschaltungen.
In Figur 1 ist eine Rechnerschaltung 1 über einen Teil ihres Busses 9 an eine erfindungsgemäße Schaltung zur Kopplung der Matrix mit dieser verbunden. Ein Teil des Adreßbusses 2 dor Rechnerschaltung mit den Adreßleitungen A1 bis AN führt zum die Matrix ansteuernden Funktionsblock, den Eingangeblock 3. Dieser Eingangsblock verfügt über einen gemeinsamen Froigabeoingang, an den dö« Freigabesignel 4 geführt wird. Die Ausgangssignale des Eingangsblockes 3 bilden die Zeileninformation Z1 bis ZN fü' die Matrix 5. Der Eingangsblock 3 realisiert eine Verknüpfung der Adreßleitungen A1 bis AN mit dem Freigabesignel 4 in der Art, daß die Information der Adreßloitungen A1 bis AN nur dann als Zeileninformation Z1 bis ZN durchgeschaltet wird, wenn das Freigabesignal 4 aktiv ist. ItM das Freigabesignal 4 nicht aktiv, sind die Ausoangsstufen des Eingangeblocke 3 in einem Zustand, der einem stromlosen Zustand nahe kommt. Eine Parallelschaltung der Ausgangsstufen des Eingangsblocks 3 ist, gleich welcher Zustand an ihnen vorherrscht, immer möglich. Eine kostengünstige Lösung zur Realisierung des Eingangsblockes 3 besteht im offenem Einsatz von sogenannten 2-Eingangs-NAND-Gattern mit offenem Kollektorausgang. Ein Eingang eines solches Gatters wird dann mit einer bestimmten Adreßleitung verbunden, der andere Eingang stellt, verbunden mit den jeweilig anderen Eingängen der anderen Gatter, den Eingang für das Freigabesignal 4 dar und der Ausgang dos jeweiligen Gatters ntouert dann eine jeweilige Zeile de Matrix 5 an.
Die Spaltenleitungon S1 bis SM der Matrix worden mit einem Baustein, dem Ausgangsblock 7 verbunden, der die Rückführung der Signale zum Bus realisiert. Dieser Ausgangsblock 7 verfügt weiterhin über einen Eingang für das Freigabesignal β und über Eingänge für Selektionnsignale, die den Adreßsignalen AK bis AL entsprechen. Die Ausgänge des Auegangeblocke werden mit den Datenluitungen D1 bis DP des Datenbussos 8 des Rechnerbusses 9 verbunden. Die Ausgänge legen nur dann die Information auf den Datenbus 8, wenn das Freigabnsignal β aktiv ist, sonst befinden sie sich in einem Zustand, In dem sie den Datenbus 8 nicht beeinflussen. Die Anzahl der Adreßsignale AK bis AL bestimmt die Anzahl der erfaßbaren Spaltenleitungen S1 bis SM mit; werden im Ausgangsblock keine zusätzlichen Adreßsignu'e AK bis Al vearboitet, ist die Anzahl der Spaltenleitungen S1 bis SM gleich oder kleiner der Anzahl der Datenleitungen D1 bis DP; sind Adreßsignale AK bis AL vorhanden, so läßt sich ihre Anzahl als X bezeichnen, wobai X größer oder gleich 1 ist, kann man die Anzahl der Spaltenleitungen S1 bis SM am Ausgangsblock 7 bis auf das 2 hoch X-fache mal der Anzahl der Detenleitungen D1 bis DP erhöhen, wenn die Information der Adreßsignale AK bis AL entsprechend der Boolschen Zahlendarstellung im Ausgangsblock verknüpft wird. Der Vorteil dieser Lösungen besteht in der Möglichkeit der effektiveren trweiterberkeit der Größe der Matrix 6. So bringt die Verknüpfung einer zusätzlichen Adreßleitung im Ausgangsblocl 7 din Vorteil, daß die Anzahl der eifaßbaren Schaltelemente innerhalb der Matrix 5 verdoppelt werden
kann, wahrend eine Erweiterung durch eine zusätzliche Adreßleitung im Eingangsblock 3 lediglich die Anzahl der erfaßbaren Schaltelemente um die Anzahl der Spaltenloitungen S 1 bis SM erhöhen würde. Durch die dadurch mögliche, relativ einfache Wahl der Größe der Matrixdimensionen wird erreicht, daß auch große Matrixenordnungen, wie sie gerade beim Einsatz von nichtentkoppelten Schaltelementen innerhalb der Matrix 5 auftreten, mit einer Rechnerschaltung 1 verbunden werden können. Die Anzahl der bei einem Zugriff des Rechners 1 zur Matrix 5 erfaßbaren SchaltzusUinde ist maximal der Größe des Produktes aus Anzahl der Adreßleitungen A1 bis AN mal Anzahl der Datonleitungen D1 bis DP, sie liegt aber wesentlich darunter, wenn teilweise oder total nichtentkoppelte Schaltelemente eingesetzt werden.
Die Anzahl der Zugriffe des Rechners 1 zur Matrix 6 ergibt sich aus der Größe 2 hoch x. Werden Schaltelemente mit ähnlicher Schalthäufigkeit zusammengefaßt und jeweils eine solche Gruppe bei einem Zugriff des Rechners 1 angesprochen und existieren Gruppen mit verschiedener Schalthäufigkeit, so wächst die Anzahl der Zugriffe nicht proportional zur Anzahl der Gruppen.
Figur 2 verdeutlicht die zeitlichen Abläufe beim Zugiiff der Rechnerschaltungen 1 zur Matrix 5. Diese zeitlichen Abläufe entsprechen den Signalfolgen beim Zugriff der Zentraleinheit der Rechnerschaltung 1 auf einen Speicherblock. So beginnt ein jeder Zugriff der Rechnerscholtung 1 zur Matrix 5 diimil, daß diese dio Adreßsignale A auf den Rechnerbus 9 und damit auf den Teil dos Adreßbusses 2 legt. Sobald diese Adreßsignale stabil sind, wird dies durch ein entsprechendes Signal angezeigt, welches hier als Freigebesignal 4 an don Eingangsblock 3 geführt wird. Damit wird die von der Rechnerschaltung 1 generierte Information auf die Zeilenleitungen Z1 bis ZN gelegt. Da die Adreßsignals AK bis AL zur Gruppe der Adreßsignale A gehören, liegt die Selektionsinformation, welche Leitungen der Spaltenleitungen S1 bis SM ausgewertet worden sollen, bereits am Ausgnngsblock 7. Dadurch wrd die Zeit, welche vorgeht, bis eine gültige Information an den Ausrjangsstufen innerhalb des Ausgfcngsblockes 7 anliegt, durch die Signalverzögorungszeit des Eingangsnlockes 3 und der Eingangsstufen dos Ausgfingsblockes 7, insbesondere der der Matrix 5, bestimmt. Die somit gewonnene Information wird nun durch das vor. der Rechnerschaltung 1 stamniorde Freigabesignal 6, welches die Bereitschaft der Rechnerschaltung 1 zur Datenübei nuhme kennzeichnet, auf den Datenbus 8 gelegt und durch die Rechnerscheltung 1 durch die Flanke eines ihr eigenen Signals ü in ein vorgesehenes Rogister geladon. Nachdem die Information nun von der Rechnerschaltung 1 übernommen worden ist, werden die einzelnen Freigabesignale 6 und 4 sowie die Adroßsignale A inaktiv und verfüg bar für eine andere Aktivität der Rechnerschaltung 1.
Ist es erforderlich, daß mehrere Rechnerschaltungon 1 Zugriff zur Matrix 5 haben, so wird eine Lösung realisiert, wie sie Figur beispielsweise für 2 Rechnerschaltungen zeigt. Dabei wird jede Rechnr rschaltung über d.»n ihr eigenen Bus 91 bis 92, don jeweiligen Adreßbus 71 bzw. 22. den Datenbus 81 bzw. 82 an den entsprechenden £iny?l/oblock 31 bzw. 32 und don Ausgebeblock 71 bzw. 72 geführt, dio «i.'cjlnen Adreß- und Dateniignale A11 bis A1N bis DIP bzw. A21 bis A2N und 021 bis D2P ebenso entsprechend.
Ubor die Freigabeleitungen41 und 61 bzw. 42 und 62 wird dann ein Signalablauf wie oben beschrieben realisiert. Dabei greift jeweils nur eine Rechnerschaltung 1 zur durch die Zoilonloitungen Z1 bis ZN und Spaltenleitungen S1 bis SM determinierten Matrix 5 zu.

Claims (4)

1. Anordnung zur Kopplung einer Matrixanordnung von Schaltelementen an ein sequentielles Schaltwerk bzw. Rechner, wobei jedes Schaltelement mit einem seiner Anschlüsse mit einer der spaltenförmig angeordneten Leitungen und den anderen Anschluß mit einer der zeile tförmig angeordneten Leitungen verbunden ist und dieses Schaltelement ein Ansteuersignal in Abhängigkeit des Zustandes des Schaltelementes entweder mindestens von der angesteuerten Leitung der Matrix zu einer der nicht angesteuerten und höchstens auch umgekehrt leitet oder keine Verbindung zwischen den Leitungen herstellt, und das sequentielle Schaltwerk, welches über einen Bus verfügt, welcher Adreß- und Steuersignale zur Verfugung stellt und Datensignale aufnehmet) kann, dadurch gekennzeichnet, daß die Adreßsignale (A 1 bis AN) des Adreßbusses (2) des sequentiellen Schaltwerkes (1) über einen Eingangsblock (3) nur dann zur Matrix (5) geleitet werden, wenn ein Zugriff des sequentiellen Schaltwerkes (1) zur Matrix (5) durch ein Freigabesignal (4) erfolgt und dieses Freigabesignal (4) den entsprechenden Datenpfad im Eingangsblock (3) aktiviert, und die durch den Zustand der Schaltelemente in der Matrix geprägte Information vollständig oder selektiert durch Adreßsignale (AK bis AL) teilweise auf den Datenbus (8) des sequentiellen Schaltwerkes (1) gelegt wird, wenn dazu neben den Adreßsignalen (A 1 bis AN) und dem Freigabesignal (4) em weiteres Freigabesignal (6) durch das sequentielle Schaltwerk gebildet wird und dieses Freigabesignal (6) den Datenweg im Ausgangsblock (7) schließt.
2. Anordnung nach Anspruch 1, dt durch gekennzeichnet, daß der Eingangsblock (3) durch Gatterschaltkreise mit offenem Kollektorausgang gebildet wird.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgangsblock (7) durch eine Multiplexerschaltungsanordnung gebildet wird.
4. Anordnung nach Purkt 1 bis 3, dadurch gekennzeichnet, daß mehr als ein sequentielles Schaltwerk (1) mit der Matrix (5) verbunden werden, wobei die Knotenpunkte der Zusammenführung der Schaltungsanordnung an den Ausgängen des Eingangsblockes (3) eingangsseitig der Matrix (5) und an den Eingängen des Ausgangsblockes (7) ausgangsseitip der Matrix (5) liegen.
DD30945387A 1987-11-26 1987-11-26 Anordnung zur kopplung einer matrixanordnung von schaltelementen DD265011A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD30945387A DD265011A1 (de) 1987-11-26 1987-11-26 Anordnung zur kopplung einer matrixanordnung von schaltelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD30945387A DD265011A1 (de) 1987-11-26 1987-11-26 Anordnung zur kopplung einer matrixanordnung von schaltelementen

Publications (1)

Publication Number Publication Date
DD265011A1 true DD265011A1 (de) 1989-02-15

Family

ID=5594241

Family Applications (1)

Application Number Title Priority Date Filing Date
DD30945387A DD265011A1 (de) 1987-11-26 1987-11-26 Anordnung zur kopplung einer matrixanordnung von schaltelementen

Country Status (1)

Country Link
DD (1) DD265011A1 (de)

Similar Documents

Publication Publication Date Title
DE102016108208B4 (de) Arraysubstrat, berührungsanzeigefeld und ansteuerungsverfahren für ein arraysubstrat
DE69031861T2 (de) Programmierbare logische Schaltung mit Multifunktionseingangspin
DE68923541T2 (de) Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden.
DE3109705C2 (de)
DE2332772C2 (de) Schaltungsanordnung zur prioritätsabhängigen Freigabe von Einrichtungen, denen unterschiedliche Prioritäten zugeordnet sind, für eine Einbeziehung in Datenübertragungsvorgänge
DE69015792T2 (de) Grundkarte mit Ausgleich.
DE3710813A1 (de) Datenverarbeitungssystem sowie verfahren dafuer
DE3788617T2 (de) Vektordatenverarbeitungssystem mit einer E/A-Steuerung für jeden Vektordatenprozessor und einer anderen E/A-Steuerung für mindestens einen anderen Vektordatenprozessor.
DE2706807C2 (de) Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale
EP0178424B1 (de) Zellenstrukturierter digitaler Multiplizierer mit semisystolischem Aufbau
DE102008030514A1 (de) Verfahren und Vorrichtung zur Anbindung von Speichervorrichtungen
DE2364253A1 (de) Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE1275608B (de) Zugriffschaltung fuer Speicheranordnungen
DD265011A1 (de) Anordnung zur kopplung einer matrixanordnung von schaltelementen
DE2210541B2 (de) Polaritäts-Halteverriegelungsanordnung mit Eingangs-Verknüpfungsschaltungen
EP1191453B1 (de) Vorrichtung zur Auswahl und Weiterleitung von empfangenen Unterbrechungsanfragen gemäss konfigurierbarer Konditionen
DE69902315T2 (de) Gerät zur Kommunikation zwischen einem Neuronalen Netzwerk und einem Benutzersystem über einen Bus
DE3611557C2 (de)
DE2503102C3 (de)
DE4014748C2 (de)
EP1288966B1 (de) Steuerregister
DE2718473A1 (de) Schaltungsanordnung zur signaluebertragung
DE3826266C2 (de)
DE2846041C2 (de) Schaltungsanordnung zur Ausführung von vermittlungstechnischen Aufgaben in einer Vermittlungsanlage, insbesondere einer Fernschreib- Nebenstellenanlage

Legal Events

Date Code Title Description
IF04 In force in the year 2004

Expiry date: 20071127