DD266436A1 - Systembuserweiterung zur kopplung multimasterfaehiger mehrrechnersysteme - Google Patents

Abstract

Die Erfindung betrifft eine Systembuserweiterung, die eine Kopplung multimasterfaehiger Mehrrechnersysteme gewaehrleistet und insbesondere als Schnittstelle zwischen raeumlich getrennt zueinander angeordneten Systembestandteilen wirkt. Jedem der zu verdoppelnden Systembusse ist ein als Empfaenger und Sender von Adressen, Daten, Kommandos und Statussignalen dienendes Erweiterungsmodul zugeordnet, zwischen denen eine Kabelverbindung besteht. Die Uebertragung erfolgt ohne Veraenderungen, so dass beide Busseiten eine logische Einheit bilden und diese wie auch jene Seite fuer sich multimasterfaehig bleibt. Fig. 2

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eino in der digitalen Datenverarbeitung elniotzbaro Systombuskopplung für multimastorfähige Mohrrochnorsystomo, die Insbosondoro als Schnittstelle zwischen räumlich gotrennt zueinander angeordneten Systembostandteilen wirkt.

Charakteristik der bekannten technischen Lösungen Für viele Anwendungsgebiete ist es üblich und erforderlich, einen Rochnor mit anderen Rochnorn oder Datonstntioncn zu

vorbinden.

Das kann, wie z. B. in DD-WP 208254 beschrieben, über eine sorlollo Schnittstelle erfolgen, die jedoch den Nachteil eines hohen Zeitaufwandes besitzt oder die Verbindung wird durch eine Buskopplung hergestellt. Bekann! sind Kopplungen zwischen Mastoreinheiten auf einor und Slave- bzw. Mastoreinhoiton auf clnr andoron Bussoito. Die

bekannten technischen Lösungen haben als Ziel, durch ihre Busparamotor (wie z.B. Buslast, begrenzte Busarbitrago)

beschränkte Bussysteme zu orweitern, um entweder durch Ankopplung woiloror Ressourcen die Leistungsfähigkeit von

Rechnersystemen zu erhöhen und/odor oine bessere Anpassung von Bus- bzw, Rochnersystomon an don technologischen odor

technischen Einzelfall zu ermöglichen. Su sieht das DD-WP 231672 eino technische Lösung vor, bei dor ein am Systembus oinor

Mastorkasoltu steckender und Einholten zur Staubbildung und zur Verlängorungsaktiviorung onthaltonder Busornpfängor über

ein Übertragungskabol mit einem am Systembus der Slavokasette stockenden und Einhoiton zur Stutusübo'rnahmc, zur

Synchronisation und ßussteuorung enthaltenden ßustreiber verbunden ist. Das Übertragungskabol führt Multiploxloitungon lür Daton und Adreosen, Intorruptloitungon, Statusleitungen, oine Vorlä:>gorungs-Aktiviorungs-Loitung, eino Datonfreigabesteuerloitung und eino Busziigrifis-Quittungs-LeiUirr- Von Nachteil ist es, daß mit dieser technischen Lösung lediglich oino dopplung zwischen dor Masterkasotto auf dor oinon und dor Slavekasotte auf der anderen Seite realisiort werden kann. ' Weiterhin ist eine Schaltungsanordnung zur Kopplung systemfremder Mikroprozessoren an ein vorgogobonos ßussystom

bekannt (DD-WP 237923), bei der ein Datenaustausch ühor einen Zweitorspoichor sowohl durch Stouorsignalo von oinom mit dom vorgegebenen Bussystem verbundenen Interface als auch von einem mit don systemfremden Mikroprozessoren

verbundenen Interface erfolgt. Eine Einzelschaltung liefert je nach Anforderung Bestätigungssignalo an dio Bussystome und oin

Kommandosignal an den Zwoitorspeicher, wobei das Bostätigungssignal für das vorgegebene Bussystom als Aufrufsignal für

einen Dekoder zur Interruptbildung für einen bestimmten systemfremden Mikroprozessor dient.

Nachteilig wirkt sich hierbei die Zwischenspeicherung der Daton aus. Damit wird der Datenaustausch insgesamt verzögert und

die für don Datenaustausch zur Vorfügung stehende Zeit eingeschränkt. Ein weiterer Nachteil Mögt in dem für die softwaromäßigo

Einbindung dor Kopplungsanordnung in das gesamte Rechnersystem notwendigen Aufwand. Kopplungslösungen, wo Rechnereinheiten über Peripherieprozessoren verbunden sind (DE-AS 2924899), weisen diese Nachteile ebenfalls auf, wobei zusätzliche Unterbrochungen die Zeitbilanz weitor verschlechtern. Allen technischen Lösungen gemeinsam ist der Nachteil, daß entweder die Mastereinheiten dor zu erweiternden Systembusse

keinen direkten, ungehinderten Zugriff auf die Ressourcen der Einhoiton der jowoils entlegenen Bussoito besitzen, oder daß nur die Mastereinheit einer Busseite die Ressourcen der andoron Bussoito nutzen knnn, wobei auf der anderen Eussoite keine

Masterolnhoit vorhanden sein darf. Ziel dor Erfindung

Das Ziel der Erfindung besteht darin, die Leistungsfähigkeit multimasterfähigor Rechnersysteme untor Nutzung vortoilhoftor Buseigenschaften bei Gewährleistung geringer Vorarboitungszoiten zu erhöhen,

-2- 2U6 436

Darlegung des Wesens du' Erfindung

Dot Ei iindung liegt die Aufgabe zugrunde, räumlich getrennte multlmnstorfähljo Systembusse, bei dunen Intorruptorbolt und Buserbltratlon vorgesehen sind und Busübertragungen nach dem Master/Slave-Handshake-Prlnzlp erfolgen, zu elnorn funktionell einheitlich arbeitenden multlmosterfi higen Systembus zu koppeln und einen dlrekton, ungehinderten Zugriff der Masterefnhoiten einer joden Dusseite auf dio Rossourcon dor jeweils anderen Busseite zu gewährleisten. Die Aufgabo wird durch oino Systembuserwoltorung zur Kopplung multimastorfählgor Mohrrochnorsystome golösl, auf deron räumlich voneinander gotronn'on Systembussen ein Masterzugriff zur Adroß-, Daton- und Kommandoübortiagung on einen Slave durch Busarbitration erfolgt, Erflndungsgomäß ist jodom Systombus oln als 'Jondo· und Empfangsoinhoit von Adrosson, Daten, Kommandos und Statussignalon dienendes Erwoitorungsmodul zugeordnet, doron Kopplung übor oin Übertragungskabel erfolgt. Ooi jedem Erwoitorungsmodul ist oln B'isarbitrageblock vorgosohon, cior taktmäßig vorsorgt durch olnon Busgoneratorblock olnersoits übor joden Systombus charakterisiorondo Bussoltonhorrschaftloitungon mit oinom Kommandosteuerungs· und Quittungsslgiialblock, von dom SignnlloKungon zu oinom Dotonübertragungsblock ausgohon und andererseits eine den zum Erwoitorungsmodul zugeordneten Systombus chorakterisiorondo, nogiorto Busseitenhorrschaftsleitung mit einem Adroßübortragungsblock verbundon ist.

Außerdem ist ein Block zur Übertragung von Statussignalon vorgosohon, von dom oino Vorbindung sowohl zum Kommandosteuorungs- und Quittungssignalblock als auch zum Busarbitragoblock bostoht. In oinom Übortragungszyklii3 ormittoln dio Busorbitrageblöcko der beidon Erwoiterungsmodulo aus don Busnnfoiderungssignalon bolder Systembusse und deren vorolngostollton Priorität ivorkopplung das jowoiligo Erlaubnissignal für die Erlangung der Bushorrschaft dos dazugehörenden Masters, woboi jodor Busarbitragoblock für don ihm zugoordnoton Systembus die Erlaubnis ortnilt. Aus don Erloubnissignalon dos gesamten Systembussos und aus dor Kenntnis über dio Lago des Sendtiortes der Busanfordorungssignale dor sich um die nachfolgende Bushorrschaft bowerbondon Mastor wird oin Bussnitonherrschaftsslgnal (lobildot. Übor das Bussoitonhorrschaftssignal, das vom jowoiligon Busarbitragoblock goliofort wird, wird dio Richtung der im Adreßübortragungsblock vorhandenen Adreßtroiber goschaltot. Dio Schaltung erfolgt Immer in Richtung der mastorabgewandton Soito dos entstandenen einheitlichen Systembusses, unabhängig davon, auf wolchor Soito sich dor Slave befindet. In dio gleiche Richtung werden im Datenübortragungsblock vorhandono Datentr: !bor geschaltot. Für dio Kommando- und Qulttungssignalübortragung übornimmt die Systembusorwoiterung gogonübor dom Master die Rollo des Slave und gegenüber dem Sla»e die dos Masters. Dio Übertragungsrichtung wird In Richtung der mastorabgowanclton Soito geschaltet, wobei dio Kommnndos in Abhängigkeit vom Zustand dos Datonübortragungsblockos ontwodor direkt woitorgogobon wordon, oder dio Woitorgabo wird vorzögort.

Liogt ein Losokommando odor oin Untorbrochungsquittungssignal vor, was durch don Kommandosto iorungs- und Quittungssignalblock analysiort wird, so wird dio Datoiiübortragungsrichtung dos Datonübortragungslilockos auf dor mastorabgow'andten Seite in entgogongosotzto Richtung umgeschaltet, woboi dor Datonübortragunysblock clor mastorzugowandton Seite inaktiv gesetzt wird. Während diosor Umschaltung ist die Woitorgabo dos Losokommandos gosporrt und nach erfolgter Umschaltung wird dio Sperrung aufgehoben. Die Untorhrochungsquittungssignolo des Mastors wordon ungehindert an die mastorabgowandte Seito übertragen. Schroibkommandos wordon unmittelbar wohurgo^bon. Handelt os sich um ein Schreibquittungssignal, so wird dessen Wouerloitung an dio mesterzugowandto Soito aktiviert und durchgeführt. Vom Kommandosteuerungs- und Quittungsignalblock der mastorabgewondton Soito wird das Senden eines Quittungssignalos durch einen auf der masterabgowandten Seite bof indlichon Slave, der von olner vom Mnotor gosondeton Adresse angesprochen wird, übernrüft. Ein empfangenes Quittungssignal wird zwischengospoichert und in Abhängigkeit des vom Mastor gosendoton Kommandos ausgewertet, bevor die Weiterleitung an die mastorzugewondto Soito erfolgt. Beim Empfang des Qulttungssigrui ios für oin Lesekommando oder ein Unterbrechungsquittungssignal werden mit Einlaufen dos Quittungssignales alle auf dom mastorabgewandton Datenbus liegondon Daten im Datenübertragungsblock der mastorabgowandton Soito zwischongespeichert und die Datenübertragungsblöcke beider Seiten für den Datentransport von dor mastorabgewandten zur masterzugowandten Soito aktiviert. Nachdom sich auf dor Datonloitung der mastorzugowandton Soito oin statischer Zustand eingestellt hat, wird dio Weiterleitung dos Quittungssignals an dio mastorzugowandto Seito aktiviert und durcngoführt. Vom Kommandosteuorungs- und Quittungssignalblock dor mastorabgewandton Soito werdon die Kommandosignalo, dio von dor ' mastorzugowandton zur masterabgowandton Soito übortragon wordon, für dio abgowandta Seite inaktiv gesetzt. Nach Inaktivwordon der Kommandos vom Master sotzt dor Kommandostouorungs- und Quittungssignalblock das Quittungssignal auf der masterzugewandten Seito inaktiv und dor Grundzustand der Erwoitorungsmodulo wird hergestellt.

Ausfuhrungsbelsplel

Die Erfindung soll anhand der schomatischen Zeichnung und bezogen auf den multimastorfählgon IEEE 796- Bus, der alle wesentlichen funktionollon und zeitspozlf ischen Forderungen des AMS-Busses erfüllt, näher t-rlöutert wordon. Die Zeichnungen zeigen:

Fig. 1: die Verbindung zweier erweiterter Systembusse Fig. 2: ein Blockschaltbild eines Erwoitorungsmc duls, wie es jedem Systembus zugoordnot ist Fig. 3: ein Blockschaltbild des Kommandosteuorungs· und Quittungssignalblockes

Die Vorbindung zweier erweiterter Systembusse SB 1 und SB2 erfolgt gemäß Fig. 1 durch oine Erweiterung mit Erwoiterungpnodulen EM1 und EM 2, die übor ein Kabel K miteinander verbundon sind. Jeder der Erweiterungsmodulo EM1, EM 2 ist wie in Fig. 2 dargestellt aufgebaut.

Ein Adreßübortragungsblock 1 beinhaltet tristatofähigo, bidirektionale Troiber, dio oinorsoits an Adroßleitungen /ADRO... 17 des zugeordneten Systembusses geschalten und andererseits mit Adreszloitungon / eADRO... 17 dos Übortragungskabol K vorbunden sind. Die RichtungsoingF.iige von im Adreßübertragungsblock 1 vorgosohonen Adroßbustroiborn sind über eine modulinterne Leitung eines inverson Busseitenhorrschaftssignals /IMSFRx mit einom Busarbitragoblock 4 verkoppelt. Ein Datenübertragungsblock 2 enthält jewoils ein erstes tristatofähiges Datentroiborpaar und ein zweites tristato- und latchfähigos

Dotonirolberpaor. Die Trlstatefiteuerolngänge dos ereion Datontrolborpaoros eincl mit elnor Clgnalleltung /IOE1 vorbundon. Während an den Trlstatesteuarelngängen des zweiten latchfählgon Datentrelberpaaros cine Signalloitung /IOE2 angeschlossen Ist, liegt an dossen '.atchstouoreingang eine modullnterno Leitung eines Signals /IXACKx an. Durch Signallaitungon /IOE1, /IOE2

und die Leitung /IXACKx verbunden sind ein Kommandosteuerungs- und Quittungssignalblock 3 und der

Ontenübertragungsblock 2. Der Busarbitrageblock des dem jeweiligen Syetemous zugeordneten Erwoltorungsmoduls Ist mit

don zum Jeweiligen Systembus gehörenden Rusloltungon /BUSY, /CBRQ, /BR^r.O„, BPRN_n mit η » 1,..., 4 vorbunden. Außerdom bectnht eine Verbindung übor modulinterne Taktloltungen /IEICLK und IBCLK zu einem Bustaktgonoratorblock 6 und über eine

/ilMIT-Leltung zu elnor Inltlallslorungsstufeln eineni Block " zur Übergabe divorsor Signale. Dor Busarbitrogoblock 4 spolst die

Leitungen IMSTRx, /IMSTMx, IMS TRy und /IMSTRy sowie dl« zum anderen Erwoiterungsmodul gohenden Leitungen eMSTPx,

oCBRQx und /eBREQ1x...4x und fragt dlo Eingangsleitungen /oBRE/)1y...4y, eMSTRy und eCBRQy, die übor dos Kabol K mit dom anderen Erwoltorungsmodul verkoppelt sind, ab.

Dor Bustaktgoneratorblock 5 bostoht aus einem Bustoktgonoiator, dor mit einem Muttortaktgonorator gokoppelt Ist. Dor Bustektgonorator ist vorbundon mit oinor Bustaktleitung /BCLK sowie mit dom Busarbitragoblock 4. Dor Ausgang dos Muttertaktgenerator«) ist über eine Signalverzögerungsoinholt mitdorn Bustaktgonoraior dos gleichen Erwoiterungsmoduls und

übor das Kabol K, Leitung /eXTACx/y, mit dem Eingang dos anderen Erweltorüngsmoduls vorbundon.

Dor Block 8 zur Übergabe diverser Signale ist bussoitig mit den Busslgnalloltungon /INH1, /INH2, /INTO — /INT7, /CCLK

verbunden, die In vorolngestollter Richtung getrieben, an das andere Erweiterungsmodul geführt sind. Die Busleitung /INIT !st obonfalifl am Block 6 angoschalton, woboi im Block β oIiig intorno Boreitstellung von /UNIT und das eigenständig erkannt»

Weitorreichon dos Initialisiurung-Slgnols entweder von dor busleitung zur Kabolloitung /ölNITx oder von der /oliMITy — Kabelleitung zur Busleitung /INIT ei folgt. Der Kommandontouorungf - und Quittungssignalblock 3 hotitoht, wlt> in Fig. 2 dargostollt, aus einer Kommandosignaloi lgangsstufe 7, einem trlstatofähigem Kaboltreibor 8 für die Kommandosignale, oinorn Iristatofähigen Busausgangstreiboi 9 für die Kcnmnndosignale, eine Kommandosignal-Ent- und Verriegelungsstufe 1ü für die Kommandosignale, einem tristatefilhlgon Qulttungsslgnal-Eln- und Aursgongstreibor 11 und einer dazugehörigen Trlstate*'analsteuorung 12, oinem Zwischenspeicher 13 für dos Quittungssignal /XACK, Ein- und Ausgangskabeltroiber 14 für

das Qulttungssign&l /eXACKy bzw. /eXACKx, einer Busabsuhaltstufe 15 für das Quittungssignal, einer Stufe 1 β zur Bildung dor

Tristatestouorungssignalo /IOE1, /IOE2 für den Datenübertragurigjblock 2 mit einem /INTA-Signalzwischenspoicher und elnor Rücksetzetufo 17 für den /INTA-Slgnaliwischenspolcher und für den Zwlschonspuichoi 13. Die Kommandoslgnaleingengsstufo 7 Ist eingangsüoitlg mit den Sienalloitungon /MHDC, /lORC, /MWTC, /IOWC, /LOCK, und

/INTA des zugeordneten Systembusses verbunden. DIo Signale /iMRDC·, /ilORC·, /IMWTC*, /ilOWC», /iLOCK* und /IINTA* dieser Stufe stellen das jeweilige Ergebnis dor logischen Verknüpfung mit dom Signal iMSTRx dar. Dio logischen Funktionen

/iMROC* ·= /MRDC \//iMSTRx

/IlORC¹· = /IORC\/ /iMSTRx

/iMWTC* m /MWTCV/iMSTRx

/IIOWC* = /IOWC \//iMSTRx

/ILOCK· » /LOCK \//iMSTRx

/IINTA» = /INTA \/ /iMSTRx

Dio Signalleitungen /IMRDC", /IMWTC*, /ilORC* und /HNTA* sind an dom Kaboltreibor 8 und an der Busabschaltstufe 1ß

angeschlossen. Die Signalloitung /ILOCK* verbindet dio Kommandoslgnalolngangstufe 7 nit dom Kobeltioiber 8. Das Signal /BHEN führt direkt an don Kabeltreiber 8. Während der Tristateeingang des Kabeltreibers 8 mit der Signalleitung /iMSTRx verbunden ist, sind die Ausgänge mit den bidiroktionalen Leitungen /eMRDC, /olORC, /olNTA, /oBHFN, /oLOCK, /oMWTC und /elOWC verschalten, Auf jedem Erweiterungsmodul EM1, EM 2 erfolgt ein Abgriff von diesen bidirektionalen Leitungen. So ist der Eingang dor Rücksetzstufe 17 mit den Leitungen /oMWTC, /elOWC, /eMRDC, /elORC und /elNTA borchalton. Eingänge der

Kommando-Ent-und Verrlogolungsstufe 10 sind mit den gleichen Leitungen wie die Rücksotzstufe 17 verbunden. Weitere Signalleltungen der Stufe 10 sind:

— eine Signalleitung für dao zwischengespoicherto Quittungssignal IXACKx sowie desson nogiortos Signal /iXACKx

— eine Signalleitung für eine allgomeiho Loseanforderung /iRD

— oine Signalleitung /IOE1 des Tristetesteuorslgnals des Datentrelborpaares.

DIo Ausgänge der Kommando-Ent- und Verrlogolungsstufe 10 sind mit don Signalleitungen /IMRDC, /ilOWC, /IMWTC, /ilOWC, /MNTA und /iLOCK, die zum tristatofähigon Busausgangstreiber 9 führen, verbunden. Weitere Eingangsgrößen dos Busausgangstreibers 9 sind /oBHEN und dio Signalloitung des negierten Bussoitenhorrschaftsslgnals /iMSTRy, welche die Herrschaft eines Masters dos jowciio anderen Systembusses charakterisiert. Ausgongseitig ist der Busausgangstroiber 9 mit den Busloltungon /BHEN, /LOCK, /MRDC, /lORC, /INTA, /MWTC und /IOWC des zugeordneten Systembussos verbunden. Die Stufe 16 zur Bildung der Tristatesteuersignale für den Datenübortragungsblock 2 ist elngangssoitig verbunden mit den bidirektionalen Leitungen /eMRDC, /elORC und /elNTA, mit den Bussoitenhorrschaftsleitungen, für die Signale iMSTRx und iMSTRy, die vom Busarbitrageblock 4 geliefert werden, der Signalleitung für IXACKy vom Eingangskaboltroiber 14 und der Rücksetzleitung /IRS für don /INT A-Zwlschenspeicher. Das Signal IXACKy ist das vom jeweils anderen Erweiterungsmodul gespeicherte und gelieferte Quittungssignal, Die Ausgänge der Stufe 16r<ir Bildung der Tristatosteuorsignale sind mit den Signalleitungen /iOE1, /IOE2, /IRDI, /iRD verkoppelt. Während die Signalleitung /ΪΟΕ2 zum Datenübertragungsblock führt, ist die Signalleltung /iOt:i einerseits am Datonübertragungsblock 2 und andererseits an die Kommando-Ent- ur,d Verriegelungsstufe lOangeschlossen. Die Leitung des allgemeinen Lesokommandos (/iRD = /eMRDC Λ/elORC) führt ebenfalls an die Stufe 10. Die Loitung des Signals/iRDI mit/iRDI = /iRD A/olNTAistmitderTrlstatesignalsteuorung "2 verbunden. Der tristatefähige Quittungssignal-Ein- und Ausgangstreiber 111st zum einen mit der Systembusleitung /XACK des zugeordneten Systembusses gekoppelt und steht zum anderon ausgangsseltlg überdie Leitung /IXACK mit dem Zwischenspeicher 13 für dab Quittungssignal und olngangsseltig mit don Signalleitungen iMSTRx, IXACKy und dor IQAB-Loltung, die von dor Busabschaltstufe 15 kommt, in Verbindung. Der Tristateeingang des Quittungsslgnal-Ein- und Ausgangstreibers 11 ist übor dio Leitung /iCs mit der Trhtatnsignalsteuerung 12 verschalten, Neben dor Eingangsloltung /iRDI existieren oino IXACKy-

Elngangsleltung, dlo vom Ein· und Ausgnngskaboltrelber 14 für Üulttungsslgnolo kommt und die IMSTRy t-lngangsleltung. Der Rücksetzulngang des Zwischenspeichers 13 für das Quittungssignal /IXACK Ist mit der Signalloltung /IRS verschalton. Die logische Verknüpfung der Eingangssignal der Stufe 16 zur Bildung de. Trlstatestouorslgnale für die Oatontrelber Ist nobon

don bereits beschriebenen Verkopplungnn für /IRDI und /IRD In Tabelle 1 angogebon.

In dor Kommando-Ent- und Vorrlogolungsstufo 10 orfol^t olno Ableitung dor Kommandosperr- bzw. -frolgabesignulo und die Woitorgabo nach folgenden Qloichungon:

/IMWTC = /oMWTC \/ /IXACKx ^ΛΙΟΕ1

/ilOWC «/olOWC \/ /iXACKx^Al0E1

/IMRDC = /eMRDC \/ (IXACKx \/ IRD)

/HORC =/elORC \/ (IXACKx \/IRD)

/!INTA "/elNTA \/ IXACKx

In der Rücksotzstufo 17 erfolgt eine logische Vorkopplung nach der Gleichung

/IRS = /UNIT ^Λ //oMRDC ^Λ /olORC ^Λ /oMWTC ^Λ /olOWC ^Λ /elNTA) In der Busabschaltstufe erfolgt eine logische Verknüpfung nach

iQ_AU = (/IMWTC* ^Λ / iMRDC» ^Λ / IlOWC ^Λ / ilORC» ^Λ / ilNTA»)

Im IiIn- und Ausgangstrelber 11 erfolgt eine Verknüpfung von (IQab α iXACKy) bovor das Signal an don Eingangdos Qulttungssignal-Eln-uncl Ausgangstcoibors 11 gelegt wird. Inder Tristatesignalsteuerung 12 erfolgen die logischen Verknüpfungen

/ICS --= ((/iRDI ^Λ iXACKy) \/ iXACKy)) \/ IMSTRy.

Die Leitungen /oMRDC, /elORC, /oMWTC, /olOWC, /olNTA, /oBHEN und /oLOCK dor Erweitorungsmodule EM1 und EM2 sind

übet das Kabel K miteinander vorbundon.

Bevor eine Übertragung übor die durch die miteinander vorbundonon Erweitorungsmodule EM1, EM 2 gebildoto Koppolstollo

ausgeführt wird, geben die Master für einen Buszugriff dlo Rusanforderungssignalo BREQ_n mit η ~ 1x,...,4x, 1y,..., 4y fm den

Busarbitragoblock 4 eines jeden Buserweiterungsmoduls EM1, EM 2. Dazu worden z.B. die Busanforuorungssignnlo aus dom Systembus SB 1 zum einon an dessen Busarbitrageblock 4 zum anderen über das Kabel K zum Busarbitragoblock des Erweiterungsmoduls EM 2 geführt. Entsprechend einer Prloritätenverkopplung, die in jodom der Busarbitrageblöcke re&lisiort

ist, orhält dor Master mit der höchsten Priorität dlo Erlaubnis für die Erlangung der Bushorrschaft, die über die

Systembussignalleitung /BPRN_n mit η = Ι,.,.,Ί an den zugehöronden Master vermittelt wird. Daboi vergibt dor Buoarbitrageblock 4 nur die Erlaubnis für die Erlangung dor Busherrschaft für die Mastor am Systembus SB 1 und dor aiidoro Busarbitrageblock für den Systembus SB2. Aus den Signalen /BPRN_n des gosamton Systembussos wird das Bussoiiüiihorrschaftssignal iMSTRx durch den Busarbitrageblock 4 für don Systembus SB 1 und don anderen Busa, rbitragoblock

für don Systembus SB 2 erzeugt. Dieses Signal wird über das Kabel K zum jeweils anderen Erwoitorungsmodul geführt. In bozug auf das jeweils andere Erweitungsmodul stellt das Signal iMSTRx das Signal iMSTRy dar. Das Signal iMSTRx wird in jodom

Erwoiterungsmodul EM1, EM 2 in Verbindung mit dem inaktivon Bussignal /BUSY und mit dom Taktsignal /iBCLK in den

jeweiligen Zustand geschalton. Mit dem Umschalten der Bussoitonhorrschaftssignalo auf den Erweitorungsmodulen EM1, EM 2 wird die Richtung der Adreßtroiber umgoscholton, so daß dio Adroßtroibo - dio Adrosson vom Master zur masterabgowandten

Seite weiterleiten können. Dio Datontroibor werden entsprechend Tabelle 1 geschalton, so daß sich obenfalls dio Datontroiber ,

vom Master aus gesehen in Schreibflußrichtung einstellen.

Im KommandosteuorungB- und Quittungssignalblock 3 ist in Abhängigkeit vom Signal iMSTRx die Kommandosignaleingangsstufe 7 geöffnet (bzw. gesperrt) und der Kabeltreibor 8 befindet sich nicht im Tristatezustand (bzw. im Tristatezustand). Um die weitere Funktionsweise besser orläu lern zu könnon, soll der Master sich an dem Systembus SB 1 befinden. Die Zustände

in dem Erweiterungsmodul EM1 sind folgende:

Die Kommandosignalolngangsstufe 7 Ist geöffnet und der Kabeltreibor 8 ist im aktiven Zustand. Dortristatefähigo Busausgangstroiber 9 befindet sich im Tristdtezustand. Die Zustände dieser drei Stufen ändern sich so lange nicht, bis die Bussoitenherrschaft wechselt. Der Quittungssignaltreiber beflndot sich im Tristatezustond. Der Zwischenspeicher 13 ist mit inaktivem Quittungssignal

beschrieben, was durch die Rücksetzstufe 17 bei inaktiven Signalen /oMRDC, /olORC, /oMWTC, /elOWC und /elNTA durch das

Signal /iRS eingeschrieben wird. Für diese Busseitenherrschaft bleibt der Zwischenspeicher 13 in diesem Zustand, Der Zustand der Kommando-Ent- und Verriegelungsstufo 10 Ist uninteressant, Ja eine Rückwirkung dor Kommandos auf don Systembus SB 1 durch den Tristatezustand des ßusausgangstroibers 9 unterbunden wird. Auf dem Systembus SB2 bestehen folgende Zustände: Die Kommandosignnloingangsstufe 7 ist durch das Signal iMSTRx dos Erweiterungsmoduls EM 2 gesperrt. Der Kabeltreiber 8

befindet sich im Tristatozustand. Die Rücksetzstufe hält bei aktivem Signal /iRS den Zwischenspeicher 13 auf inaktivem

Quittungsslgnalzustiind. Der Quittungssignol-Ein- und Ausgäbet» iber 11 ist aus dem Tristatezustand geschaltet und stellt eine Eingangsstufe in bezug auf den Systembus SB2 dar. Der Busausgangstreiber 9 ist ebenfalls aus dem Tristatezustand

genommen. Die Kommando-Ent- und Verriegelungsstufe 10 ist für /elNTA-Kommendos geöffnet, für Schreibkommandos /eMWTC, /elOWC gonau dann gesperrt, wenn der Datenübertragungsblock 2 noch nicht stabil in die Schroibrlchtung umgeschaltet hat. Sonst ist die Stufe 10 für die Schroibkommandos geöffnet. Für Lesekommandos /eMRDC, /elORC ist die

Stufe 10 stete gesperrt. Die Zustände der Kommandoslgnaleingangsstufo 7, des Kabeltrelb-ve 8, Jt Tristbtoelngangeu die Qulttungesignalelngangstreibers 11 und des Tristste Einganges des Busausgangstreibers ^r reiben für die eingestellte Busseltenherrschaft bis zum nächsten Bueseltenwechjel bestehen. Die so eingestellten Zustände stellen den Ausgangszustund

Legt ler Master nach / ,dressenausgabo und gegebenenfalls Datenausgabe (bei Schrolbkommandos) ein Kommindonignal auf den Systembus SB ι, ι ο wird dieses Signal über die Eingangsstufe 7 und den Kabeltreiber 8 des Erweitorungsmoduls EM1 auf die entsprechende KommundololUing, «.'o über das Kabel K mit dem Erwoiteurngsmoduls EM 2 verbundun Ist, übertragen. Auf dom Erweiterungsmodul EM1 erfolgt in dor Stufe 16 zur Bildung der Tristatestouorsignale für die D' tontrolber dlo Analyse der Kommandos nach Schreib-, Lese- oder /eINTA-Kommandos.

Bei einem Schreibkommando verbleiben die Tristatesignalo im Zustand nach Tabelle 1. Handelt os sich um das ersto /oINTA· Kommando eines /uINTA-Zyklusses, so wird os in der Stufe 16 zwlschengospoichert. Aus dem zwischengospelcherten /oINTA· Signal wird das Trietateslgnal, das die Schrolbrichtung charakterisiert, inaktiv geschalten, d. h. der Datenübertragungsblock 2 des Erweiterungsmoduls EM1 befindet sich systembusseltig und kabelseitlg im Trlstatezustand.

Handelt es sich um ein Lesokommando, so erfolgt die gleiche Reaktion in bezug auf die Tistateslgnale der Datontreiber wie bei dem /eINTA-Kommando. Auf dom Erweitorungsmodul EM 2 erfolgt in der Stufe zur Bildung der Trlstatestouer signalo für die Datentrelbor ebenfalls die Analyse des Kommandos, wobei dieselben Vorgänge wie auf dem Frweiterungsmodul EM1 ablaufen.

Die Rücksetzstufon dor boiuVn Erweiterungsmodule EM 1, EM 2 sind In Inaktiven Zustand (/iRS Ist inaktiv).

Ist adressenmäßig kein Slave am Systembus SB2 angesprochen, so erfolgt nach Wegnahme dor Kommandos die Einstellung des Ausgangszustandes.

Ist adressenmäßig ein Slavo am Systembus SB2 angesprochen, soführt er das Kommando aus und legt das Qulttungssl<jnal auf don Systembus SB 2. Der Ein- und Ausgangstreiber 11 empfänQt das Quittungssignal, leitet es weiter zum Zwischenspeicher 13 und von dort über den Qulttungsslgnalaupgangstrolber 11 zum Erweitourngsmodul EM1. Das zwischongospelcherte Quittungssignal sperrt die Kommando-Ent- und Verriegelungestufo 10, d.h. die Kommandosignalleitungen /iMRDC, /ilORC, /IMWTC, /ilOWC und /IINTA werden mit dem Inaktiven Zustand der Kommandos belegt. Dor Slave kann das Quittungssignal wegnehmen.

Bei einem Schreibkommando wird das Quittungssignal über den Eingangskaboltreibor des Erweitorungsmoduls EM1 vom Erweiterungsmodul EM 2 übernommen und unverzögert nach Aktivwerdon des Tristateausganges des Quittungssignaltreibers 11 an don Mastor weitorgeleitet. Mit der Wegnahme dos Kommandos durch den Master gehen die Erweiterungsmodule EM1, EM 2 in ihren Ausgangszustand.

Handelt es sich um ein /eINTA- oder Lesekommando, so werden mit dem Aktivwerden des Quittungssignals die vom Slave gesendeten Daten in den latchfählgen Datentroibern des Erwoiterungsmoduls EM 2 zwischengespeichort. Mit Einlaufon des Quittungssignals auf dem Erweiterungsmoduls EM1 wird in der Stufe 16 zur Bildung der Tristatesteuersignale für dio Dotentreiher das entsprechende Tristnteslgnal aus dom inaktiven Zustand genommen.

Das Quittungssignal geht ebenfalls an die Trlstateslgnalstouerung 12 für den Quittungssignaltreiber 11. Hier erfolgt olno Verzögerung des Aktivwerdens von /ICS, bis die Datentreiber stabil in die Dotenrichtung zum Master geschalten und dio Daten sich stabil auf dem Systembus SB 1 eingestellt haben. Mit dem Aktivwerdon dos Signals /iCS ist der Ablauf wie beim Schreiben.

Claims (1)

1. Systembuserweiterung zur Kopplung multimasterfähiger Mehrrochnersysteme, auf deren räumlich voneinander getrennte Systembusse ein Masierzugriff zur Adreß-, Daten- und Kommandoubertragung an einen Sieve durch Busarbitration erolgt, gekennzeichnet dadurch, daß jedem Systembus ein als Sonde- und Empfangseinheit von Adressen, Daten, Kommandos und Statussignalen dienendes
   Erweiterungsmodul zugeordnet ist, zwischen denen eine Kopplung über ein Übertragungskabel
   erfolgt, und bei jedem Erweitc rungsmodul ein Busarbitrageblock, der taktmäßig versorgt durch einen Busgeneratorblock einerseits über jeden Systembus el irakterisierende Bussoitenherrschaftloitungen mit einem Kommandosteuerungs- und Quittungssignalblock, von dem Signalleitungen zu einem
   Datonübertragungsblock ausgehen und andererseits eino den zum Erwoiterungsmodul zugeordneten Systembus charakterisierende, negierte Bussoitenherrschaftleitu.ng mit einem
   Adreßübertragungsblock verbunden und ein ein Block zur Übertragung von Statussignalen
   vorgesehen ist, von dem eine Verbindung sowohl zum Komrnandosteuerungs- und
   Quittungssignalblock als auch zum Busarbitrageblock besteht.

   Hierzu 3 Seiten Zeichnungen