DD268336A1 - Verfahren zur herstellung von isolationsgebieten - Google Patents
Verfahren zur herstellung von isolationsgebieten Download PDFInfo
- Publication number
- DD268336A1 DD268336A1 DD31171787A DD31171787A DD268336A1 DD 268336 A1 DD268336 A1 DD 268336A1 DD 31171787 A DD31171787 A DD 31171787A DD 31171787 A DD31171787 A DD 31171787A DD 268336 A1 DD268336 A1 DD 268336A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- polysilicon layer
- layer
- silicon nitride
- regions
- nitride layer
- Prior art date
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung von Isolationsgebieten zur Trennung aktiver Bereiche einer hochintegrierten Schaltung auf Silizium-Einkristall-Substraten. Das erfindungsgemaesse Verfahren ist dadurch gekennzeichnet, dass auf ein Siliziumsubstrat, welches mit einer durch thermische Oxydation erzeugten duennen Siliziumdioxidschicht bedeckt ist, nacheinander eine erste Polysiliziumschicht durch LP-CVD-Verfahren aufgebracht werden, dass anschliessend die zweite Polysiliziumschicht strukturiert und danach vollstaendig oxidiert wird, dass die Siliziumnitridschicht danach strukturiert wird, wobei die oxidierte zweite Polysiliziumschicht als Hilfsmaske dient, und dass im Anschluss daran eine Kanalstopperimplantation und nach Entfernen der oxidierten zweiten Polysiliziumschicht die Erzeugung der Isolationsgebiete durch eine thermische Oxydation durchgefuehrt werden.
Description
Hierzu 1 Seite Zeichnungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Isolationsgebieten zur Trennung aktiver Bereiche einer hochintegrierten Schaltung auf Silizium-Einkristall-Substraten.
Zur Herstellunb von Isolationsgebieten zur Trennung aktiver Bereiche, z. B. Transistoren, einer hoch- oder höchstintegrierten Schaltung auf der Basis der LOCOS (local oxidation of siliconl-Technik, bei der im wesentlichen mit einer Oxydationsmaske die Isolationsgebiete thermisch oxidiert werden, sind eine Vielzahl von Verfahren (EP-PS 197198, DE-PS 3133841, DE-PS 3031170, DE-PS 3135815 u.a.) bekannt.
Bei einem durch N. Matsukowa (IEEE Transaction on Electron Devices 29/1982/S.561) beschriebenen sogenannten SEPOX (selektive Polysiliziumoxydationl-Verfihren wird zunächst auf einem gereinigten Siliziumsubstrat eine Oxidschicht erzeugt und eine 300...600nm dicke Pclysiliziumschicht durch ein LP-CVD-Verfahren aufgebracht. Danach wird eine Siliziumnitridschicht mit einer Dicke von 100...200nm durch ein LP-CVD-Verfahren abgeschieden und nach Aufbringen einer Lackmaske durch ein reaktives lonenätzverfahren strukturiert. Im Anschluß daran wird die Lackmaske entfernt und eine Kanalstopperimplantation, bei CMOS-Technologien über weitere Lackmasken, durchgeführt. Hiernach werden durch eine thermische Oxydation die Isolationsgobiete, die aus dem aufgebrachten Polysilizium wachsen, erzeugt. Abschließend werden die Siliziumnitrid- und die Polysiliziumschicht wieder entfernt und durch eine Oxidüberätzung die aktiven Bereiche freigelegt. Nachteilig an diesem Verfahren, welches durch die in der aufgebrachten Polysiliziumschicht erfolgenden Bildung der Isolationsgebiete ein ungestörtes Siliziumsubstrat gewf ·-''listet, sind die auftretende Kantenverschiebung zwischen Fotolackmaske und dem erzeugten Isolationsgebiet sowie ie relativ große Verringerung der Transistorkanalbreite. Ein weiterer Nachteil ist, daß die im weiteren Herstellungsprozeß einer integrierten Schaltung durchzuführenden Strukturierungen der Nachfolgeebenen infolge der sehr hohen Buckel der erzeugten Isolationsgebiete stark fehlerbehaftei sind. Bei Vermeidung der Kantenverschiebung und zur Einschränkung der relativ großen Einengung der Kanalbreite der Transistoren ist ein modifiziertes LOCOS-Verfahren (»Nikkei Mikron Device" Spring [1985] S.37) bekannt, bei dem auf einem gereinigten Siliziumsubstrat zunächst eine Siliziumoxidschicht erzeugt und mit einer durch ein LP-CVD-Verfahren abgeschiedenen Siliziumnitridschicht bedeckt wird.
Anschließend wird die Siliziumnitridschicht über eine aufgebrachte Lackmaske durch reaktives lonenätzen strukturiert. Nach dom folgenden Entfernen der Lackmaske wird durch ein LP-CVD-Verfahren eine zweite Siliziumnitridschicht abgeschieden und danach zur Spacerherstellung (Siliziumnitridschicht verbleibt an den Kanten der ersten Siliziumnitridschicht) durch eine RIE-
Ätzung strukturiert. Hiernach ei'olgen eine Kanalstopperimplantation und die Erzeugung der Isolationsgebiete durch eine Oxydation. Abschließend werden die Siliziumnitridschicht einschließlich der Spacer entfernt und durch eine Oxidüberätzung die aktiven Gebiete freigelegt.
Für die beschriebene Spacerherstellung ist es erforderlich, daß zumindest 200nm aufgebracht werden. Dadurch treten an der Kante des Isolationsgebietes (Feldoxidkante) nachteilige Spannungen und Versetzungen auf, die zu einem hohen Leckstrom führen. Ein Leckstromniveau von etwa 1 η A/cm2, wie es für hoch- und höchstintegrierte Schaltkreise unbedingt notwendig ist, ist mit diesem modifizierten LOCOS-Verfahren nicht realisierbar.
Das Ziel der Erfindung ist ein Verfahren zur Herstellung von Isolationsgebieten zur Trennung aktiver Bereiche einer hochintegrierten Schaltung mit einem Leckstromniveau von etwa 1 η A/cm2auf einem Silizium-Einkristall-Substrat, bei dem eine Kantenverschiebung stark eingeschränkt und eine Verringerung der Kanalbreite von kleiner 0,4 μτη erreicht wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Isolationsgebteten zur Trennung aktiver Bereiche einer hochintegrierten Schaltung zu schaffen, bei dem die Isolationsgebiete durch eine lokale Oxydation aus dem Siliziumsubstrat über eine dünne Oxydationsmaske erzeugt werden, wobei die Kanten der Isolationsgebiete gegenüber den durch eine Lackmaske vorgegebenen Strukturmaßen nur geringe Verschiebungen aufweisen.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß auf einem Siliziumsubstrat eine 10. ..100nm dicke Siliziumdioxidschicht erzeugt und anschließend eine erste Polysiliziumschicht mit einer Dicke von 50... 150nm durch ein LP-CVD-Verfahren abgeschieden werden. Im Anschluß daran werden durch LP-CVD-Verfahren eine Siliziumnitridschicht mit einer Dicke von 100... 200nm und darüber eine 200...700 nm dicke zweite Polysiliziumschicht abgeschieden. Hiernach werden eine die aktiven Bereiche der herzustellenden hochintegrierten Schaltung bedeckende Lackmaske aufgebracht und die zweite Polysiliziumschicht durch ein Trockenätzverfahren strukturiert, wobei eine Kantenverschiebung von kleiner 0,05Mm auftritt. Nach Entfernen der Lackmaske erfolgt eine vollständige Oxydation der zweiten Polysiliziumschicht. Die derart erzeugte Oxidschicht weist gegenüber der ursprünglichen Polysiliziumschicht eine annähernd 1,8mal größere Schichtdicke auf. Gleichzeitig mit dieser Vergrößerung der Schichtdicke werden die durch die Trockenätzung freigelegten Gebiete der Siliziumnitridschicht um ungefähr di > Dicke der zweiten Polysiliziumschicht verkleinert.
Anschließend an die Oxydation der ^weiten Polysiliziumschicht wird die Siliziumnitridschicht durch ein Trockenätzyerfahren strukturiert. Dabei dient die erzeugte dicke Oxidschicht als Ätzmaske. Die erste Polysiliziumschicht wird bei dieser Ätzung der Siliziumnitridschicht angeätzt, verhindert jedoch einen Ätzangriff des Siliziumsubstrats.
Im Anschluß daran wird eine Kanalstopperimplantation ausgeführt, wobei die dicke Oxidschicht einen sicheren Schutz der aktiven Gebiete gegenüber der Implantation gewährleistet und somit eine große Verringerung der Kanalbreite verhindert. Hiernach wird die dicke Oxidschicht durch ein naßchemisches Ätzverfahren vollständig entfernt, wobei die erste Polysiliziumschicht als sicherer Schutz gegenüber Oxidunterätzungen dient, und die Isolationsgebiete durch eine thermische Oxydation der nicht durch die Siliziumnitridschicht bedeckten Gebiete mit einer Dicke von etwa 500...800nm erzeugt. Dieser Oxydationsprozeß entspricht dem Standard-LOCOS-Verfahren, wobei die Polysiliziumschicht zuerst oxidiert wird. Der Vogelkopf wächst dabei nur geringfügig über die ursprüngliche Lackmaskenkante hinaus (geringe Kantenverschiebung). Die Vorteile des weichen Überganges vom aktiven Gebiet zum Isolationsgebiet (geringer Leckstrom) bleiben erhalten. Abschließend werden die Siliziumnitridschicht und die erste Polysiliziumschicht entfernt und durch eine Oxidüberätzung die aktiven Gebiete freigeätzt.
Das erfindungsgemäße Verfahren zur Herstellung von Isolationsgebieten zur Trennung aktiver Bereiche einer hochintegrierten Schaltung auf einem einkristallinen Siliziumsubstrat soll nachstehend anhand eines Ausführungsbeispiels näher erläutert werden.
In der dazugehörigen Zeichnung zeigen
Fig. 1: den Schichtaufbau nach Polysiliziurrcchicht-Strukturierung
Fig. 2: den Schichtaufbau nach vollständiger Oxydation der Polysiliziumschicht Fig. 3: die Kanalstopperimplantation
Fig.4: den Schichtaufbau nach Erzeugen der Isolationsgobiete.
Wie in Fig. 1 durgestellt, wird zunächst auf einem Siliziumsubstrat 1 eine 30nm dünne Siliziumdioxidschicht 2 durch eine Oxydation erzeugt und anschließend werden nacheinander durch LP-CVD-Verfahren eine erste Polysiliziumschicht 3 mit einer Dicke von 100 nm, eine 150 nm dicke Siliziumnitridschicht 4 und eine zweite 400 nm dicke Polysiliziumschicht 5 abgeschieden. Im Anschluß daran wird in bekannter Weise eine Lackmaske 6 aufgebracht und die zweite Polysiliziumschicht 5 durch reaktives lonenätidn mittels eines SFe-CI-Gemisches trockengeätzt. Dabei tritt eine Kantenverschiebung auf, die weniger als 0,1 pm beträgt.
Nach i'em Entfernen der Lackmaske 6 wird die zweite Polysiliziumschicht 5, wie in Fig. 2 dargestellt, durch eine H2-O2-Verbrennung bei einer Temperatur von 10000C vollständig thermisch oxidiert, wobei die Siliziumnitridschicht 4 die Oxydation begrenzt. Die derart gebildete Oxidschicht 7 ist 1,8mal dicker als die ursprüngliche Polysiliziumschicht 5. Gleichzeitig mit dem Anwachsen der Schichtdicke verkleinern sich die durch das reaktive lonenätzen freigelegten Gebiete. Nachfolgend wird durch
ein weiteres reaktives Ätzen unter Verwendung der Oxidschicht 7 als Ätzmaske die Siliziumnitridschicht 4 strukturiert. Die unterder Siliziumnitridschicht 4 befindliche erste Polysiliziumschicht 3 schützt dabei das Siliziumsubstrat vor einem eventuellen
dient die erste Polysiliziumsthicht als Schutz gegen Unterätzungen.
entfernt und durch e. 9 Oxidüberätzung, die die dünne Siliziumdioxidschicht 2 beseitigt, die aktiven Bereiche freigelegt.
Claims (2)
1. Verfahren zur Herstellung von Isolationsgebieten zur Trennung aktiver Bereiche einer hochintegrierten Schaltung, bei dem im wesentlichen auf einem Siliziumsubstrat eine Mehrfachschicht ausbracht und durch eine Ätzung strukturiert wird und anschließend in den geätzten Bereichen der Mehrfachschicht durch eine lokale Oxydation die Isolationsgebiete erzeugt werden, gekennzeichnet durch den Ablauf folgender Verfahrensschritte
a) [erzeugen einer 10... 100nm dicken Siliziumdioxidschicht
b) Abscheiden einer Polysiliziumschicht mit einer Dicke von 50... 150 nm durch ein LP-CVD-Verfahron
c) Abscheiden einer Siliziumnitridschicht durch ein LP-CVD-Verfahren mit einer Dicke von 1OO...2OOnm
d) Abscheiden einer zweiten 200. ..700nm dicken Polysiliziumschicht durch ein LP-CVD-Verfahren
e) Aufbringen einer die aktiven Bereiche bedeckenden Lackmaske
f) Strukturieren der zweiten Polysiliziumschicht durch ein Trockenätzverfahren
g) Entfernen der Lackmaske
h) Vollständiges Oxidieren der strukturierten zweiten Polysiliziumschicht
i) Strukturieren der Siliziumnitridschicht, wobei die oxidierte Polysiliziumschicht als Hilfsmaske dient
j) Implantation von Kanalstoppern
k) Entfernen der vollständig oxidierten Polysiliziumschicht mit einem naßchemischen Ätzverfahren I) Oxidieren der nicht von der Siliziumnitridschicht bedeckten Bereiche zur Herstellung der Isolationsgebiete
m)Entfernen der Siliziumnitridschicht und der ersten Polysiliziumschicht n) Oxidüberätzung zum Freilegen Her aktiven Bereiche
2. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß das Strukturieren der zweiten Polysiliziumschicht und der Siliziumnitridschicht durch ein reaktives lonenätzen ausgeführt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD31171787A DD268336A1 (de) | 1987-12-30 | 1987-12-30 | Verfahren zur herstellung von isolationsgebieten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD31171787A DD268336A1 (de) | 1987-12-30 | 1987-12-30 | Verfahren zur herstellung von isolationsgebieten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD268336A1 true DD268336A1 (de) | 1989-05-24 |
Family
ID=5596144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD31171787A DD268336A1 (de) | 1987-12-30 | 1987-12-30 | Verfahren zur herstellung von isolationsgebieten |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD268336A1 (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4036999A1 (de) * | 1990-08-18 | 1992-02-20 | Samsung Electronics Co Ltd | Isolierverfahren fuer halbleiterbauelemente |
| DE4129665A1 (de) * | 1991-01-22 | 1992-07-30 | Samsung Electronics Co Ltd | Verfahren zur herstellung eines bauteilisolationsbereiches in einem halbleiterbauelement |
| DE19507279A1 (de) * | 1994-11-11 | 1996-05-15 | Gold Star Electronics | Isolierverfahren für Halbleiterbauelemente |
-
1987
- 1987-12-30 DD DD31171787A patent/DD268336A1/de not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4036999A1 (de) * | 1990-08-18 | 1992-02-20 | Samsung Electronics Co Ltd | Isolierverfahren fuer halbleiterbauelemente |
| DE4129665A1 (de) * | 1991-01-22 | 1992-07-30 | Samsung Electronics Co Ltd | Verfahren zur herstellung eines bauteilisolationsbereiches in einem halbleiterbauelement |
| DE19507279A1 (de) * | 1994-11-11 | 1996-05-15 | Gold Star Electronics | Isolierverfahren für Halbleiterbauelemente |
| DE19507279B4 (de) * | 1994-11-11 | 2005-10-13 | Goldstar Electron Co., Ltd., Cheongju | Verfahren zum Bilden eines isolierenden Bereichs in einem Halbleiterbauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69231655T2 (de) | Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat | |
| DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
| DE4109184C2 (de) | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils | |
| EP0005166B1 (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen | |
| DE3136009A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
| DE2923995A1 (de) | Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie | |
| DE4441542A1 (de) | Halbleitervorrichtung mit einer SOI-Struktur und Verfahren zu deren Herstellung | |
| DE3825701A1 (de) | Verfahren zur herstellung eines bipolaren transistors | |
| EP0453644A2 (de) | Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern | |
| EP0656651A2 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung | |
| DE69017140T2 (de) | Isolation für integrierte Schaltungsanordnung. | |
| DE19900610A1 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür | |
| EP0014303B1 (de) | Verfahren zum Herstellen von integrierten MOS-Schaltungen in Silizium-Gate-Technologie | |
| DE4446850C2 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
| EP0166893B1 (de) | Trockenätzverfahren | |
| EP0855088B1 (de) | Verfahren zum erzeugen einer grabenisolation in einem substrat | |
| DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
| DE4320062A1 (de) | Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip | |
| DE19859090B4 (de) | Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken | |
| DD268336A1 (de) | Verfahren zur herstellung von isolationsgebieten | |
| EP0197198A1 (de) | Verfahren zum Herstellen einer die aktiven Bereiche einer hochintegrierten CMOS-Schaltung trennenden Isolation | |
| DE69611632T2 (de) | Planare Isolation für integrierte Schaltungen | |
| DE60120897T2 (de) | Herstellung eines CMOS-Kondensators | |
| EP0257328A1 (de) | Verfahren zur Stabilisierung von pn-Übergängen | |
| DE4447148C2 (de) | Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |