DD270180A1 - Temperieranordnung - Google Patents

Abstract

Temperierungsanordnung zur Realisierung von Umgebungstemperaturen bei zu beanspruchenden Integrierten Schaltkreisen in der Halbleiterfertigung beim Burn-In, bei Zuverlaessigkeitsuntersuchungen und zur Qualitaetssicherung. Die Aufgabe, die Temperierung zur thermischen Beanspruchung von Integrierten Schaltkreisen zu realisieren, wird dadurch geloest, dass in die IS-Sockel in geeigneter Form Temperierquellen angeordnet werden. Durch hermetische thermische Abdeckungen entstehen Miniaturwaermekammern, worin zur Ueberwachung der Temperaturbedingungen sich Temperatursensoren befinden. Durch diese Anordnung werden die zur Realisierung der Schaltkreisfunktionen erforderlichen peripheren passiven und aktiven Bauelemente keinen hohen thermischen Beanspruchungen ausgesetzt, da sie von der Temperiereinheit getrennt angeordnet sind.

Description

Tj'tel der Erfindung:

Temperieranordnung Anwendungsgebiet der Erfindung

Die Temperieranordnung ist anwendbar in der Halbleiterfertigung, insbesondere für die Realisierung höherer Temperaturen im Bereich von 100 ⁰C bis 150 ⁰O beim Burn-In und bei der Zuverlässigkeitsuntersuchung elektronischer Bauelemente hinsichtlich der Beständigkeit gegen elektrisch-thermisohe Dauerlast und elektrisch-thermische Lastwechsel.

Stand der Technik

Gegenwärtig gibt es drei Möglichkeiten, die thermische Beanspruchung der elektronischen Bauelemente während des Burn-In und der Zuverlässigkeitsuntersuchungen zu realisieren:

1. Belastung bei Raumtemperatur von 25 ⁰O, wobei sich allein durch die elektrische Belastung der Leistungsumsatz auf dem Chip des elektronischen Bauelementes die maximale Chiptemperatur von

125 ⁰C bis 150 ⁰C erreichen läßt. _N

2. Temperierung der zu belastenden elektronischen Bauelemente einschließlich der zur Realisierung der elektrischen Belastung notwendigen peripheren elektronischen Bauelemente in einer Wärmekammer.

3. Temperierung der zu belastenden elektronischen Bauelemente in einer Wärmekammer, wobei die für die elektrische Punktion erforderlichen Bauelemente sich außerhalb der Wärmekammer befinden und über geeignete Durchführungen eine elektrische Verbindung untereinander erfolgt.

Das erste Verfahren ist hauptsächlich bei Leistungsbauelementen anwendbar, bei denen die maximale Chiptemperatur mit einer Raumtemperaturbelastung erzielt werden kann. Hierbei besteht der Mangel darin, daß beim überwiegenden Teil der zu belastenden Integrierten Schaltkreise, die gezielt.für eine leistungsarme Punktion entwikkelt werden, die maximale Chiptemperatur durch don höchstmöglichen Leistungsumsatz auf dem IS-Chip keinesfalls zu erreiohen ist.

2 7 O 1 8 Ö 3

Auch das zweite Verfahren, das gegenwärtig hauptsächlich angewendet wird, hat seine Grenzen. Der Mangel besteht darin, daß die passiven und aktiven peripheren Bauelemente, hauptsächlich Kondensatoren sowie Transistoren, Dioden und Integrierte Schaltkreise, einen oberen Grenzwert des Betriebstemperatur>ereiches von 85 ⁰O (Kondensatoren), 100 ⁰C (Transistoren, Dioden) und 7O⁰O bzw. 85 ⁰C (Integrierte Schaltkreise) aufweisen und damit nicht liber 100 ⁰G Umgebungstemperatur an die zu belastenden Integrierten Schaltkreise herangeführt werden kann. Damit wird in den meisten Fällen nicht die maximale Ohiptemperatur der zu belastenden Integrierten Schaltkreise erreicht.

Der dritten Variante haftet der Mangel an, daß zwischen dem zu belastenden Integrierten Schaltkreis in der Wärmekammer und der peripheren Beschaltung mit passiven und aktiven Bauelementen außerhalb der Wärmekammer durch die erforderlichen relativ langen elektrischen Verbindungen Undefinierte Belastungszustände durch Schwin· gen entstehen können, die häufig zur Zerstörung der zu belastenden Integrierten. Schaltkriese führen. Der größte Nachteil besteht jedoch darin, daß das Herausführen der Anschlüsse der zu belastenden IS mit hoher Anschlußzahl aus der Wärmekammer technisch für eine umfangreiche Belastungsanlage kaum lösbar ist. Deshalb kann diese Belastungsvariante bei Integrierten Schaltkreisen nicht angewendet werden.

Ziel der Erfindung

Ziel der Erfindung ist es, eine höhere Qualität der Belastung der Bauelemente zu erreichen, konkretere Belastungsbedingungen zu schaffen,um geringere Abweichungen von der Solltemperatur zu erzielen.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, durch eine separate lokale Temperierung der zu belastenden Integrierten Schaltkreise unter forcierenden Bedingungen bei Zuverlässigkeitsuntersuchungen und Burn-In sowie Qualitätsprüfungen höhere Umgebungstemperaturen im Bereich von 10O⁰C bis 15O⁰C bei gleichzeitigem Einsatz der für eine elektrische Beanspruchung erforderlichen peripheren passiven und aktiven Bauelemente realisieren zu können»

Dabei soll die Temperierung der zu belastenden Integrierten Schaltkreise in diesem Temperaturbereich definiert und reprodi;-ziertbar sein und die peripheren Bauelemente sollen einer möglichst gerirgen thermischen Belastung unterhalb 85⁰C ausgesetzt sein·

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die IS-Sockel der thermisch-elektrische zu beanspruchenden Integrierten Schaltkreise mit einer elektronisch geregelten Temperierquelle versehen werden.

Die lokale Temperierung erfolgt direkt am zu temperierenden Bauelement durch ein geeignetes temperaturgeregeltes elektronisches Heizelement. Dieses befindet sich im Sockel des integrierten Schaltkreises. Über dem Sockel ist eine isolierende Abdeokung ' angeordnet.

Ausführungsbeispiel

Die Erfindung soll an einem Beispiel erläutert v/erden (Figur I)₀ Auf einer Leiterplatte 7 befindet sich der IS-Sockel 2 mit einer darin integrierten Teraperierquelle 3, die z. B, als Widerstandsheizer ausgeführt ist. Der IS-Sockel 2 wird mit dem zu belastenden Integrierten Schaltkreis 1 bestückt, wobei ein guter Y/ärtaekontakt zwischen Integriertem Schaltkreis 1 und Temperierquelle 3 herzustellen ist· Auf diese Anordnung wird eine thermisch-isolierende Abdeckung 5 in Haubenform gebracht, die zwei Punktionen erfüllt:

1.Es entsteht eine hermetische thermische Abschirmung zur Steigerung des thermischen Wirkungsgrades der so entstehenden Miniaturwärmekamraer·

2. Die Abdeckung 5 dient zur Aufnahme des Temperatursensors 4 und zur elektrischen Kontaktierung das Sensors zur Leiterplatte 7s wobei mit der Kontaktierung gleichzeitig eine Lagefixierung der Abdeckung 5 vorgenommen wird·

Der Temperatursensor 4 und der Widerstandsheizer der Temperierquelle 3 sind mittels einer elektronischen Regeisohaltung so miteinander verknüpft, daß innerhalb der thermisch isolierenden Abdeckung 5 für den zu belastenden Integrierten Schaltkreis 1 reproduzierbare konstante thermische Verhältnisse hergestellt v/erden. Damit sind Chiptemperaturen bis 15o°0 für den entsprechend zu belastenden Integrierten Schaltkreis 1 möglich· Diese Anordnung beinhaltet den Vorteil, daß die zur Realisierung der elektrischen Punktion der Schaltung erforderlichen peripheren Bauelemente 6, die sich auf gleicher Leiterplatte 7 außerhalb der thermisoh isolierenden Abdeckung befinden, keiner hohen Umgebungstemperaturbeanspruchung ausgesetzt sind. Daraus ergibt sich eine wesentliche Erhöhung der Standzeit und der Zuverlässigkeit der Leiterplatte 7«

Claims (2)

Patentanspruch

1. Temperieranordnung fUr die Realisierung der thermischen Beanspruchung elektronischer Bauelemente während elektrisoh-therraischer Belastungen und Burn-In gekennzeichre t dadurch, daß sich auf einer Leiterplatte (7) ein Sockel (2) mit einer darin integrierten Temperierqueile (3) befindet, wobei der Sockel (2) mit einem zu belastenden integrierten Schaltkreis (1) bestückt ist und daß sich liber dem Schaltkreis (1) eine thermisch isolierende Abdeckung (5), in der ein Temperatursensor (4) angeordnet ist, befindet, die mittels Halterungs- und Kontaktstift (8) mit der Leiterplatte (7) verbunden ist«

2. Temperieranordnung nach Punkt 1 gekennzeichnet dadruch, daß die Temperierquelle (3) und der Temperatursensor (4) lokal vertauscht angeordnet sind, oder sich gemeinsam oberhalb oder unterhalb vom integrierten Schaltkreis (1) befinden.

Hierzu 1 Seite Zeichnungen