DD281076A1 - Verfahren zur herstellung eines mehrebenensubstrates - Google Patents
Verfahren zur herstellung eines mehrebenensubstrates Download PDFInfo
- Publication number
- DD281076A1 DD281076A1 DD32709789A DD32709789A DD281076A1 DD 281076 A1 DD281076 A1 DD 281076A1 DD 32709789 A DD32709789 A DD 32709789A DD 32709789 A DD32709789 A DD 32709789A DD 281076 A1 DD281076 A1 DD 281076A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- anof
- layer
- regions
- aluminum
- layers
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000009413 insulation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 45
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000004922 lacquer Substances 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000003973 paint Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 230000001464 adherent effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004814 ceramic processing Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung eines Mehrebenensubstrates, insbesondere fuer Multichipmodule mit einem Schichtentraeger aus Keramik und darauf angeordneten feinstrukturierten und eng tolerierten Leiterzuegen aus Aluminium und Isolationsbereichen aus durch anodische Oxydation unter Funkenentladung (ANOF) erzeugten keramischen Schichten. Hierfuer sieht die Erfindung vor, dass auf einer ANOF-Schicht zunaechst erste Al-Bereiche angeordnet und durch eine weitere ANOF-Schicht allseitig ueberdeckt werden, dass auf gleicher Ebene zwischen den ersten Al-Bereichen und den ANOF-Isolationsstegen zweite Al-Bereiche angeordnet und mit einer ANOF-Schicht ueberdeckt werden und dass die ANOF-Deckschichten sowohl der ersten als auch der zweiten Al-Bereiche Via-Anschluesse aufweisen, die plangleich mit den umgebenden ANOF-Schichten mit Aluminium ausgefuellt sind.
Description
Hierzu 1 Seite Zeichnungen
Die Erfindung betrifft ein Verfahren zur Herstellung eines Mehrebenensubstrates, insbesondere für Multichipmodulo mit einem Schichtenträger aus Keramik und darauf angeordneten feinstrukturierten und eng tolerierten Leiterzügen aus Aluminium und Isolationsbereichen aus durch anodische Oxydation unter Funkenentladung (ANOF) erzeugten keramischen Schichten.
Charakteristik des bekannten Standes der Technik
Zur Herstellung von Mehrebenensubstraten für Multichipmodule kommen verschiedene Arten von Werkstoffen und Verfahren zum Einsatz.
Es ist bekannt, mit Dickschicntleiterzügen bedruckte ,grüne" Keramiklagen übereinander zu schichten und anschließend einem Sinterprozeß zu unterziehen (Mehrschichtkeramikträger: Basis für das TCM - in Sprechsaal, 114(1981 )12).
Neben Problemen bei der Keramikverarbeitung sind Dickschichtleiterzügen hinsichtlich der minimal erreichbaren Strukturbreiten eindeutig Grenzen gesetzt.
Ej ist auch bekannt, Leiter· und Isolationsebenen eines solchen Moduls auf eine beroits gebrannte und glasierte Keramikplatte aufzubringen. Die Leiterzüge aus Aluminium werden in Dünnschichttechnik aufgebracht und über Ätzverfahren strukturiert. Als Dielektrikum dient fotostrukturierbarer Lack. Die erhabenen Leiterzüge führen dazu, daß die aufgebrachte Fotolackschicht eine relativ hohe Welligkeit aufweist, was den Aufbau auf line geringe Ebenenzahl beschränkt.
Gemäß DE 1809919 ist es bekannt, eloxiertes Aluminium als Dielektrikum für die Herstellung vor. Substraten zu verwenden. Eine aus Aluminium bestehende Platte wird hart eloxiert und versiegelt. In Dünnschichttechnik werden nun die Aluminiumleiterzüge aufgebracht und zur Passivierung oberflächig eloxiert. Aus DD-WP 153308 ist es bekannt, eine aus Aluminium bzw. einer Aluminiumlegierung oder Eisen bzw. einer Eisenlegierung bestehende Substratplatte in einem wäßrigen, alkalifreien Elektrolyten durch cnodische Oxydation unter Funkenentladung (ANOF) mit einer isolierenden AI2O3-Schicht zu beaufschlagen.
Die Dickschichtleitervtrukturen werden anschließend aufgedruckt. Nach diesem Verfahren ist ein Bedrucken von Schaltkreisträgern mi.' feinstrukturierten Leiterverbindungen auf einer harten, verschleißfesten und gut isolierenden Schicht gegeben.
Ziel der Erfindung
Es ist das Ziel der Erfindung, ein Verfahre' zur Herstellung eines Mehrebenensubstrates vorzuschlagen, das einen einfachen und kostengünstigen Schichtaufbau ermöglicht, Prozesse zum Abbau von Welligkeiten vermeidet und herkömmliche Verbindungstechnologien zuläßt.
Der Erfindung liegt die Aufgabe zugrunde, durch Einsatz eines einheitlichen Werkstoffsystems einen homogenen Werkstoffverbund herzustellen, der bei einem Aufbau mit mehreren Leitschichten auf der Außenebene weitestgehend plan ist und haftfeste Isolierschichten mit wählbarer Mikrorauigkeit zwischen eng tolerierten Leiterzügen gewährleistet. Erfindungsgemäß wird die Aufgabe durch die im kennzeichnenden Teil der Patentansprüche angegebenen Verfahrensschritte gelöst.
Das Wesen der Erfindung besteht in der Erkenntnis, daß mit dem ANOF-Verfahren haftfeste Isolationsschichten mit hoher Variabilität bezüglich Schichtstärke, Shorehärte und Mikrorauhigkeit erzielbar sind, die sich gut für den Aufbau von N'ultichipmodulen eignen. Durch die aufeinanderfolgende Herstellung erster und zweiter Leiterbereiche in einer Leiterebene und die einfache Via-Bildung lassen sich hochfeinstrukturierte Leiterzüge erzeugen. Der Grundaufbau ist folgender:
a) Ganzflächige Beschichtung des Trägers mit
aa) einer CrNi-Haftschicht und nachfolgende ganzflächige Beschichtung der CrNi-Haftschicht mit einer Aluminiumschicht. (Bei einem Substrat aus Aluminium bzw. einer Al-Legierung oder Eisen bzw. einer Fe-Legierung entfallen diese Schritte).
ab) einer ANOF-Schicht
b) Aufbringen einer Leitschicht durch
ba) ganzflächiges Aufbringen einer Aluminiumschicht
bb) Beschichten mit Fotolack und Strukturierung des Negativbildes
bc) Ätzen der maskierten Aluminiumschicht und Lackentfernung
bd) Beschichten mit Fotolack und Strukturierung der Via-Anschlüsse auf den ersten Al-Bereichen
be) Beschichtung der Aluminiumoberfläche mit einer ANOF-Schicht und Lackentfernung
bf) ganzflächiges Aufbringen einer Aluminiumschicht
bg) Auftrag einer Lackschicht als Ausgleichsschicht bh) Einebnungsätzen von Lack- und Aluminiumschicht.
c !Aufbringen der Via-Ebene durch
ca) Beschichten mit Fotolack und Strukturierung der Via-Anschlüsse der ersten und der zweiten Al-Bereiche mit Positivleiterbild
cb) Beschichtung der noch offenen Aluminiumoberfläche mit einer ANOF-Schicht und Lackentfernung
cc) ganzflächiges Aufbringen einer Aluminiumschicht und einer Lackausgleichschicht
cd) Einebnungsätzen von Lack- und Aluminhimschicht bis auf die Höhe der umgebenden ANOF-Schicht.
In der Zeichnung sind die Verfahrensschritte a bis c dargestellt. Ausgangspunkt ist ein ebener Keramikträger 1 oder ein Träger aus einem ähnlichen Material, welcher ganzflächig in Dünnschichttechnik mit einer CrNi-Schicht 2 als Haftschicht und anschließend mit einer Al-Schicht 3 versehen wird. Die Al-Schicht 3 wird in einem geeigneten Elektrolyten mit einer ANOF-Schicht 4 überzogen. Anschließend wird wieder ganzflächig mit Al beschichtet. Auf diese Al-Schicht 5 wird eine Fotorlackschicht 6 aufgebracht und mit dem gewünschten Negativleiterbild strukturiert (a-bb). Unter der strukturierten Fotolackschicht 6 befinden sich soäter die ersten Al-Bereiche 7. Die so maskierte Al-Schicht 5 wird anschließend geätzt, so daß Gräben für die zweiten Al-Bsreirlie 8 entstehen. Nach Entfernung des Fotolackes und einer erneuten Beschichtung mit Fotolack werden die Via-Anschlüsse uif den ersten Al-Bereich 7 mit Positivleiterbild strukturiert (bd). Im Anschluß wird die gesamte Al-Oberfläche mit einer weiteren ANOF-Schicht 9 versehen, so daß die Al-Bereiche 7 auch vertikal durch ANOF-Isolationsstege I begrenzt werden. Der Fotolack kann nun entfernt werden (be). Nun kann der gesamte Träger mit Al und anschließend mit einer Lackausgleichschicht versehen werden (bf-bg). Es schließt sich ein Ätzschritt zur Einebnung der zweiten Al-Bereiche 8 (Leiterzüge) und der Via-Anschlüsse 10 der ersten Al-Sereiche 7 an (bh). In der so entstandenen 1. Loitebene werden die Via-Anschlüsse 10 der zweiten Al-Bereiche 8 und die Via-Anschlüfse 10 der ersten Al-Bereiche 7 mit einer Fotolackmaske abgedeckt (ca). Die unmaskierte Oberfläche der zweiten Al-Bereiche 8 wird mit einer isolierenden ANOF-Schicht 11 überzogen (cb), welche jetzt die gleiche Höhe haben muß wie die umgebende ANOF-Schicht 9. Nach Entfernung des Fotolackes werden wieder ganzflächig Al und anschließend eine Lackausgleichschicht aufgebracht (cc). Das nachfolgende Einebnungsätzon muß so geschaltet werden, daß das in den Vias 10 befindliche Al eben mit den umgebenden ANOF-Schichten 9,11 abschließt (cd). Damit ist die 1. Via-Ebene fertig
Der weitere Schichtaufbau erfolgt analog dem bisher gesagten, beginnend beim Verfahrensschritt b.
Claims (3)
1. Verfahren zur Herstellung eines Mehrebenensubstrates, insbesondere für Multichipmodule mit einem Schichtenträger aus Keramik und darauf angeordneten feinstrukturierten und eng tolerierten Leiterzügen aus Aluminium und Isolationsbereichen aus durch anodische Oxydation unter Funkenentladung (ANOF) erzeugten keramischen Schichten, dadurch gekennzeichnet, daß auv einer ANOF-Schicht (4) zunächst erste Al Bereiche (7) angeordnet und durch eine weitere ANOF-Schicht (9) allseitig überdeckt werden, daß auf gleicher Ebene zwischen den ersten Al-Bereichen (7) und den ANOF-isolationsstegen (I) zweite Al-Bereiche (8) angeordnet und mit einer ANOF-Schicht (11) überdeckt werden und daß die ANOF-Deckschichten sowohl der ersten als auch der zweiten Al-Bereiche (7,8) Via-Anschlüsse (10) aufweisen, die plangleich mit den umgebenden ANOF-Schichten (9,11) mit Aluminium ausgefüllt sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verfahrensschritte wiederholt und Abschirmebenen vorgesehen werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mehr als zwei Leitebenen hergestellt werden.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32709789A DD281076A1 (de) | 1989-03-31 | 1989-03-31 | Verfahren zur herstellung eines mehrebenensubstrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32709789A DD281076A1 (de) | 1989-03-31 | 1989-03-31 | Verfahren zur herstellung eines mehrebenensubstrates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD281076A1 true DD281076A1 (de) | 1990-07-25 |
Family
ID=5608073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD32709789A DD281076A1 (de) | 1989-03-31 | 1989-03-31 | Verfahren zur herstellung eines mehrebenensubstrates |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD281076A1 (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492933A3 (en) * | 1990-12-17 | 1993-03-03 | Nchip, Inc. | Multichip module |
| WO1995008841A1 (en) * | 1993-09-20 | 1995-03-30 | Labunov Vladimir A | Process for making multilevel interconnections of electronic components |
| US5661341A (en) * | 1994-07-25 | 1997-08-26 | Microcomponents And Systems Ltd. | Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method |
-
1989
- 1989-03-31 DD DD32709789A patent/DD281076A1/de not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492933A3 (en) * | 1990-12-17 | 1993-03-03 | Nchip, Inc. | Multichip module |
| WO1995008841A1 (en) * | 1993-09-20 | 1995-03-30 | Labunov Vladimir A | Process for making multilevel interconnections of electronic components |
| US5661341A (en) * | 1994-07-25 | 1997-08-26 | Microcomponents And Systems Ltd. | Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
| DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
| DE19645854A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
| DE2709986A1 (de) | Verfahren zum herstellen von koplanaren schichten aus duennen filmen | |
| DE3874785T2 (de) | Duennfilmkondensator. | |
| DE3623093A1 (de) | Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten | |
| WO1995026122A1 (de) | Folienleiterplatten und verfahren zu deren herstellung | |
| EP0620702A2 (de) | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung | |
| EP0168509A1 (de) | Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens | |
| DE2313106A1 (de) | Verfahren zum herstellen eines elektrischen verbindungssystems | |
| EP0549791A1 (de) | Mehrlagenleiterplatte und verfahren zu ihrer herstellung | |
| DE2432719A1 (de) | Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage | |
| DE69005225T2 (de) | Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung. | |
| DE4432725C1 (de) | Verfahren zur Herstellung eines dreidimensionalen Bauteils oder einer Bauteilgruppe | |
| EP0105189B1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
| DE3544539A1 (de) | Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung | |
| DE2251829A1 (de) | Verfahren zur herstellung metallisierter platten | |
| DD281076A1 (de) | Verfahren zur herstellung eines mehrebenensubstrates | |
| WO1998041070A1 (de) | Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen | |
| DE2804602C2 (de) | Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung | |
| DE4437963C2 (de) | Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung | |
| EP0249834A2 (de) | Herstellung von Feinstrukturen für die Halbleiterkontaktierung | |
| DE2720109A1 (de) | Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens | |
| DE102018207127B4 (de) | Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |