DD281661A5 - CIRCUIT ARRANGEMENT FOR DETECTING TURNING POINTS OF ANY POSSIBLE MEASUREMENT RATE - Google Patents
CIRCUIT ARRANGEMENT FOR DETECTING TURNING POINTS OF ANY POSSIBLE MEASUREMENT RATE Download PDFInfo
- Publication number
- DD281661A5 DD281661A5 DD32244288A DD32244288A DD281661A5 DD 281661 A5 DD281661 A5 DD 281661A5 DD 32244288 A DD32244288 A DD 32244288A DD 32244288 A DD32244288 A DD 32244288A DD 281661 A5 DD281661 A5 DD 281661A5
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- data output
- shift register
- subtractor
- hold
- latch
- Prior art date
Links
- 238000005259 measurement Methods 0.000 title description 2
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 230000002123 temporal effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 230000003111 delayed effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002011 dioses Chemical class 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Die Erfindung betrifft eine Schaltungsanordnung zum Erkennen von Wendepunkten beliebiger Meszwertverlaeufe mit zeitlicher Zuordnung derselben, insbesondere bei schnell veraenderlichen Prozessen, bei denen analoge elektrische Signale anstehen. Einem Sample und Hold 1 sind ein A/D-Umsetzer 2 nachgeschaltet, der direkt sowie ueber ein Schieberegister 3 mit einem Subtrahierer 4 verbunden ist, der wiederum zu einen direkt, zum anderen ueber ein zweites Schieberegister 5 mit einem Komparator 6 gekoppelt ist, dessen Datenausgang auf den Takteingang eines Auffangregisters 8 geschaltet ist. Mit dem Dateneingang des Auffangregisters 8 ist der Datenausgang eines Zaehlers 7 verbunden, der, wie der Sample und Hold und die Schieberegister, mit einem Taktgenerator 9 gekoppelt ist. Am Datenausgang des Auffangregisters steht der Zeitpunkt des Wendepunktes an. Figur{Wendepunkt; Meszwertverlauf; Zuordnung, zeitlich; Sample und Hold; A/D-Umsetzer; Substrahierer; Schieberegister; Komparator; Zaehler; Auffangregister}The invention relates to a circuit arrangement for detecting inflection points of arbitrary Meszwertverlaeufe with temporal assignment of the same, especially in fast veraenderlichen processes in which analog electrical signals are pending. A sample and hold 1 are followed by an A / D converter 2 which is connected directly and via a shift register 3 to a subtractor 4, which in turn is coupled to a comparator 6 directly to a comparator 6 via a second shift register 5 Data output is connected to the clock input of a latch 8. Connected to the data input of the latch 8 is the data output of a counter 7 which, like the sample and hold and the shift registers, is coupled to a clock generator 9. At the data output of the catch register is the time of the inflection point. FIG {inflection point; Meszwertverlauf; Assignment, temporally; Sample and hold; A / D converter; subtractor; Shift register; comparator; Counter; Latch}
Description
28 \ 6628 \ 66
Schaltungsanordnung zum Erkennen von Wendepunkten beliebiger MeßwertverläufeCircuit arrangement for detecting inflection points of arbitrary measured value profiles
IULe Erfindung betrifft eine Schaltungsanordnung zum zeitlich zugeordneten Erkennen von Wendepunkten beliebiger Meßvertverläufe beim Vorliegen elektrischer Meßsignale, instesondere bei der Auswertung von Indikatordiagrammen an Kolbendampfmasohinen·IULe invention relates to a circuit arrangement for temporally associated detection of inflection points of any Meßvertverläufe in the presence of electrical measurement signals, especially in the evaluation of indicator diagrams of Kolbendampfmasohinen ·
Bekannt ist eine softwaremäßige Ermittlung von Wendepunkten beliebiger Meßwertverläufe· Nachteile sind, da ein Rechner erforderlich ist, hohe Kosten und eine geringe Verarbeitungsgeschwindigkeit· Letzter Nachteil macht insbesondere für schnellablaufende Prozesse die Anwendung unmöglich· Die Lage der Wendepunkte ist außerdem erst nach Ablauf der gesaaten Punktion erkennbar* Weiterhin ist der Einsatz von Analogdifferenzierschaltungea bekannt (ze B. Kühne1, C«: Lineare «nd nichtline are Analogschaltungen mit Operationsverstärkern, Militärverlag der DDR, 1. Auflage 1982; DE-PS 220 363 6), Analogdifferenzierer sind ungenau und lassen keine zeitliche Zuordnung von Wendepunkten zu«Disadvantages are that a computer is required, high costs and a low processing speed. Last disadvantage makes the application impossible especially for fast-running processes The location of the turning points is also recognizable only after expiry of the seeded puncture * Furthermore, the use of analog differentiating circuits is known (eg B. Kuehne 1, C ": linear and non-linear analog circuits with operational amplifiers, military publishing house of the GDR, 1st edition 1982, DE-PS 220 363 6), analog differentiators are inaccurate and leave no temporal Assignment of turning points to «
Ziel der Erfindung ist es, eine Schaltungsanordnung zu schaffen, mit der bei verringertem Bauelementeaufwand, gesteigerter Auswertegeschwindigkeit sowie hoher Genauigkeit und Zuverlässigkeit Wendepunkte bei Meßwertverläufen ermittelt werden können·The aim of the invention is to provide a circuit arrangement with which, with reduced component expenditure, increased evaluation speed and high accuracy and reliability, inflection points can be determined in the case of measured value curves.
Der Erfindung liegt die teohnisohe Aufgabe zugrunde, eine Schaltungsanordnung zu entwickeln, mit der bei Meßwertverläufen schnell veränderlicher analoger Signale Wendepunkte mit zeitlicher Zuordnung ermittelt und ausgewählt werden können·The invention is based on the teohnisohe object to develop a circuit arrangement with the inflection of rapidly varying analog signals inflection points can be determined and selected with temporal assignment ·
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß einem Sample und Hold ein Analog-Digital-Umsetzer nachgeschaltet ist, dessen Datenausgang einerseits direkt mit einem Subtrahierer, andererseits über ein Schieberegister mit dem zweiten Dateneingang dioses Subtrahierers verbunden ist· Der Datenausgang des Subtrahierers ist wiederum zum einen direkt, zum anderen über ein zweites Schieberegister, mit einem Komparator gekoppelt· Der Datenausgang des !Comparators ist auf den Takteingang eines Auffangregisters geschaltet, dessen Dateneingang mit dem Datenausgang eines Zählers verbunden ist· Die Takteingänge des Sample und Hold, der beiden Schieberegister und des Zählers sind mit einem Taktgenerator verbunden.According to the invention the object is achieved in that a sample and hold an analog-to-digital converter is connected, the data output is connected on the one hand directly to a subtractor, on the other hand via a shift register with the second data input dioses subtractor · The data output of the subtractor is again to one directly to the other via a second shift register, coupled to a comparator · The data output of the! Comparator is connected to the clock input of a latch whose data input is connected to the data output of a counter · The clock inputs of the Sample and Hold, the two shift registers and the counter are connected to a clock generator.
Das Singangsignal, das als analoges elektrisches Signal ansteht, gelangt auf den Eingang des Sample und Hold und wird über den Takteingang mit dem vom Taktgenerator stammenden Takt getaktet· über den Ausgang des Sample, und Hold gelangt das «malog getaktete Signal an den Eingang des fnalog-Digltal-Umsetzer, welcher an seinem Datenausgang ein Binärwort zur Verfügung stellt, das dem Wert, welcher am Eingang des A/D-Umsetzers anliegt, entspricht· Dieses Binärwort gelangt an den Dateneingang des Schieberegisters, das ebenfalls getaktet wird, so daß am Datenausgang das um die Zeitdauer eines Taktes verzögerte Signal anliegt, um auf einen Dateneingang des Subtrahierers zu gelangen· Am zweiten Dateneingang des Subtrahieren liegt das unverzögerte, vom A/D-Umsetzer kommende Signal an und wird von der am Datenausgang des Schieberegisters anliegenden Information abgezogen und diese Differenz am Datenausgang des Subtrahierers bereitgestellt· Diese Information wird mit dem nachfolgenden Schieberegister wiederum um einen Takt verzögert* Die am Datenausgang des Schieberegisters anliegende Information wird mit der am Datenausgang des SubtrahierersThe sound signal, which is pending as an analogue electrical signal, arrives at the input of the sample and hold and is clocked via the clock input with the clock coming from the clock · over the output of the sample, and hold reaches the «malog clocked signal to the input of the fnalog -Digltal converter, which provides a binary word at its data output, which corresponds to the value which is applied to the input of the A / D converter, · This binary word is applied to the data input of the shift register, which is also clocked, so that at the data output At the second data input of the subtract, the instantaneous signal coming from the A / D converter is present and is subtracted from the information present at the data output of the shift register Difference at the data output of the subtractor provided · This information is used with the following n Shift register again delayed by one clock * The information applied to the data output of the shift register is transferred to the data output of the subtractor
anliegenden Information mittels des !Comparators verglichen. Der vom Taktgenerator kommende Takt wird mit dem Zähler gezählt, so daß an seinem Datenausgang der momentane Zählerstand zur Verfügung steht· Ist ein Wendepunkt erreicht, wird im Auffangregister dieser Zeitwert duroh den am Datenausgang des Kbmparators erscheinenden Impuls gespeichert. Damit steht am Datenausgang des Auffargregisters der Zeitpunkt zur Verfügung, zu dem der Wendepunkt erschien und kann weiter verarbeitet werden· Die Schaltungsanordnung ist in der Lage jeden beliebigen Wendepunkt mit seinem Zeitwert zu erkennen und zu speichern*applied information by means of the! Comparator compared. The clock coming from the clock generator is counted with the counter so that the current counter reading is available at its data output. If a turning point has been reached, this time value is stored in the latch by the pulse appearing at the data output of the collimator. Thus, at the data output of the on-aggregate, the time is available at which the inflection point appeared and can be processed further · The circuit arrangement is capable of recognizing and storing any inflection point with its time value *
Bs ist auch möglich, die zeitliche Zuordnung von Extremwerten sowie die Art der Extremwerte zu erfassen, wenn der Dateneingang des zweiten Schieberegisters direkt mit dem Datenausgang des A/D-Umsetzers verbunden ist· Am Datenausgang des Subtrahierers liegt die erste Ableitung des Eingangss ignals an·Bs is also possible to detect the temporal assignment of extreme values and the type of extreme values when the data input of the second shift register is directly connected to the data output of the A / D converter · At the data output of the subtractor is the first derivative of the input signal
Die Erfindung soll nachstehend anhand einer ELgur, die die Schaltungsanordnung zeigt, näher erläutert werden*The invention will be explained in more detail below with reference to an ELgur which shows the circuit arrangement *
Einem Sample und Hold 1 sind ein Analog-Digital-Umsetzer 2 nachgeschaltet, der direkt sowie über ein Schieberegister 3 mit einem Subtrahierer 4 verbunden ist, der wiederum einmal direkt, zum anderen über ein zweites Schieberegister 5 mit einem Komparator 6 gekoppelt ist, dessen Datenausgang DO auf den Takteingang C eines Auffangregisters 8 geschaltet ist. Mit dem Dateneingang DI des Auffangregist3rs ist der Datenausgaog eines Zählers 7 verbunden. Die Takteingänge C des Sample und Hold 1, der Schieberegister 3 und 5 sowie des Zählers 7 sind mit einem Taktgenerator 9 gekoppelt.A sample and hold 1 are followed by an analog-to-digital converter 2, which is connected directly and via a shift register 3 to a subtractor 4, which in turn is coupled directly to a comparator 6 via a second shift register 5, whose data output DO is connected to the clock input C of a latch 8. The Datenausgaog a counter 7 is connected to the data input DI of the Auffangregist3rs. The clock inputs C of the sample and hold 1, the shift registers 3 and 5 and the counter 7 are coupled to a clock generator 9.
Hit jedem Takt wird im Sample und Hold 1 das analoge Eingangssignal I^ abgetastet und gespeichert. Das am Ausgang 0 des Sample und Hold erscheinende Signal wird im Analog-Digital-Umsetzer 2 in ein 10 Bit breites Wort umgesetzt. Diese digitale Information wird mit dem Schieberegister 3 für die Zeitdauer eines Taktes verzögert.Hit each clock in Sample and Hold 1, the analog input signal I ^ scanned and stored. The signal appearing at the output 0 of the sample and hold is converted in the analog-to-digital converter 2 into a 10-bit-wide word. This digital information is delayed by the shift register 3 for the duration of one clock.
28 f 66 28 f 66
Die am Datenausgang DO des Analog-Digital-Umsetzers 2 anliegende Information wird mit Hilfe des Subtrahierers 4 von der am Datenausgang DO des Schieberegisters 3 anliegenden Information abgezogen und die Differenz an Datenausgang des Subtrahierers 4 bereitgestellt· Diese Information wird mit dem zweiten Schieberegister 5 wiederum einen Takt verzögert· Mittels des !Comparators 6 werden die vom Schieberegister 5 und vom Subtrahierer 4 anliegenden Informationen verglichen. Der Takt wird mit dem Zähler 7 gezählt und liegt als Zeitwert am Datenausgang DO des Zählers 7 an· Ist ein Wendepunkt erreicht, wird im Auffangregister θ dieser Zeitwert durch den am Datenausgang vom Komparator 8 erscheinenden Impuls gespeichert· Am Datenausgang DO des Auffangregisters θ steht damit als Ausgangsaignal 0 der Zeitpunkt zur Verfügung, zu dem der Wendepunkterschienen ist·The information present at the data output DO of the analog-to-digital converter 2 is subtracted from the information present at the data output DO of the shift register 3 with the aid of the subtractor 4 and the difference is provided to the data output of the subtractor 4 · This information is the second shift register 5 again Clock delayed · By means of the comparator 6, the information applied by the shift register 5 and the subtracter 4 is compared. The clock is counted with the counter 7 and is present as a time value at the data output DO of the counter 7. If a turning point is reached, this time value is stored in the latch θ by the pulse appearing at the data output from the comparator 8. At the data output DO of the latch θ is thus as the output signal 0, the time at which the inflection point rail is
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32244288A DD281661A5 (en) | 1988-12-01 | 1988-12-01 | CIRCUIT ARRANGEMENT FOR DETECTING TURNING POINTS OF ANY POSSIBLE MEASUREMENT RATE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32244288A DD281661A5 (en) | 1988-12-01 | 1988-12-01 | CIRCUIT ARRANGEMENT FOR DETECTING TURNING POINTS OF ANY POSSIBLE MEASUREMENT RATE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD281661A5 true DD281661A5 (en) | 1990-08-15 |
Family
ID=5604451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD32244288A DD281661A5 (en) | 1988-12-01 | 1988-12-01 | CIRCUIT ARRANGEMENT FOR DETECTING TURNING POINTS OF ANY POSSIBLE MEASUREMENT RATE |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD281661A5 (en) |
-
1988
- 1988-12-01 DD DD32244288A patent/DD281661A5/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998048284A2 (en) | Method for detecting the direction of rotation of a wheel by means of hall probes | |
| DE2537264C3 (en) | Circuit arrangement for recognizing the zero crossings of signals | |
| DE2216349B2 (en) | Analog-digital converter for bipolar input signals | |
| DE3329242A1 (en) | CIRCUIT ARRANGEMENT FOR CHECKING THE DISTANCE OF RECTANGLE SIGNALS | |
| DE3642771A1 (en) | METHOD AND DEVICE FOR MEASURING THE MEASURING SIZE OF A MEASURING OBJECT | |
| DE4426713A1 (en) | Method for measuring the phase jitter of a data signal | |
| DE3533467C2 (en) | Method and arrangement for the interference-free detection of data contained in data signals | |
| DD281661A5 (en) | CIRCUIT ARRANGEMENT FOR DETECTING TURNING POINTS OF ANY POSSIBLE MEASUREMENT RATE | |
| EP0942564A2 (en) | Method for detecting a pulsed signal | |
| DE69123397T2 (en) | Integrating voltage-frequency converter | |
| DE102016119244B4 (en) | Time to digital converter | |
| DE2702581C2 (en) | Method and circuit arrangements for frequency detection | |
| DE19653189C2 (en) | Analog signal rectangular signal converter with offset compensation | |
| DE3700987C2 (en) | Device for detecting an electrical voltage for processing in a microcomputer | |
| DE602004010672T2 (en) | CIRCUIT ARRANGEMENT AND METHOD FOR OBTAINING AN OUTPUT SIGNAL, AND SPEED MEASUREMENT DEVICE EQUIPPED WITH SUCH A CIRCUIT ARRANGEMENT | |
| EP0629048A2 (en) | Analog-digital conversion device for signals of different levels | |
| EP0141122B1 (en) | Circuit arrangement for measuring short time intervals | |
| DE2020187C3 (en) | Circuit arrangement for the interference-free detection of zero crossings of sine-like signals | |
| DE4020219A1 (en) | Mean value device for electronic measuring appts. - uses shift register outputs controlling sample-and-hold circuits coupled to adder | |
| DE2263824A1 (en) | METHOD AND DEVICE FOR ANALYSIS OF TIME INTERVALS | |
| DD284537A5 (en) | CIRCUIT FOR THE DIGITAL FORMATION OF THE QUADRATED AND / OR ARITHMETIC AVERAGE VALUE | |
| DE10163651A1 (en) | Circuit arrangement for testing an analog-to-digital converter | |
| DD227580B1 (en) | CIRCUIT ARRANGEMENT FOR DETECTING ANALOG INPUT SIGNALS IN ANALOG / DIGITAL IMPLEMENTATION | |
| DD288257A5 (en) | CIRCUIT ARRANGEMENT FOR CONVERTING POLAR COORDINATES INTO CARDICAL COORDINATES | |
| DE2343478A1 (en) | PROCEDURE FOR READING THE CONTENTS OF A BINARY COUNTER UNambiguously |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |