DD286918A5 - Verfahren zur ableitung eines n-phasigen taktsystems aus einem ein-phasen-takt - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zur Ableitung eines n-phasigen Taktsystems aus einem Ein-Phasen-Takt, wobei aufgabengemaesz das Frequenzverhaeltnis des Eingangstaktes TE zu jedem beliebigen Ausgangstakt T 1 bis T n moeglichst gering ist und die Verzoegerungszeiten moeglichst kurz sind. Erfindungsgemaesz werden n Perioden des Eingangstaktes TE zu einem Zyklus Y mit m2 n Zustaenden Z 1 bis Z m zusammengefaszt. Jedem Zustand Z 1 bis Z m ist eine Speicheradresse zugeordnet, unter der der folgende Zustandswechsel registriert wird. Waehrend der Gueltigkeit einer der ersten n und jeder weiteren n-ten Speicheradresse wird ein Impuls des gleichen Ausgangstaktes T 1 bis T n ausgegeben. Aus dem Speicherinhalt wird die naechstfolgende Speicheradresse abgeleitet und eingestellt. Fig. 1{Taktsystem, n-phasig; Zyklus; Speicheradresse; Speicherinhalt; Zustandswechsel; Impuls; Eingangstakt, einphasig; Ausgangstakt; Zustand; Periode; Verzoegerungszeit; Frequenzverhaeltnis}

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein Verfahren zur Ableitung eines n-phasigen Taktsystems aus einem Ein-Phasen-Takt, wie es für Laborzwecke sowie kleine und mittlere Serien, für die eine spezielle monolithisch integrierte Lösung ökonomisch unverfetbar ist, angewendet wird.

Übliche Taktgeneratoren liefern einphasige und bei zueinander komplementären Ausgängen gegenphasige Taktsignale. Insbesondere für ladungsgekoppelte und ausgewählte rechentechnische Strukturen werden je loch mehrphasige Taktsysteme benötigt. Durch die bestehende Forderung nach höherer Verarbeitungsgeschwindigkeit werden im zunehmendem Maße die durch die gewählte Bauelementetecbnologie vorgegebenen zeitlichen Grenzparameter ausgeschöpft.

Charakteristik des bekannten Standes der Technik

Es ist bekannt, im wesentlichen ein binäres Bitmuster, das jeden logischen Zustand mindestens einmal aufweist, in einem mehrstufigen Schieberegister mit parallelen Ausgängen umlaufen zu lassen, vgl. DE-OS 2912440, H03K-5/15. An jedem der parallelen Ausgänge wird eine Phase eines mehrphasigen Taktsystems abgegriffen. Mit jedem Impuls des Schiebetaktes wird das Bitmuster um eine Registerstufe verschoben. Die kürzeste erreichbare Impulsdauer einer jeden Phaso ist damit gleich der Periodendauer das Schiebetaktes, das heißt., bei einem n-phasigen Taktsytem und einem umlaufenden Bitmuster mit genau zwei Zustandswechseln beträgt die Frequenz der Signale jeder einzelnen Phase genau den 2nten Teil der Frequenz des Schiebetraktes. Darüber hinaus ist die Ausgabe eines Ausgangsimpulses einer Phase erst möglich, wenn die zugehörige Registerstufe den Inhalt der vorgeschalteten Registerstufe übernommen hat. Damit ist die Grenzfrequenz der Anordnung maßgeblich durch den maximal zulässigen Schiebetakt bestimmt, der die Verzögerungszeiten innerhalb der Registerstufen berücksichtigt, die deutlich größer sind als die Verzögerungszeiten von Grundstrukturen der gleichen Bauelementetechnologie.

Ziel der Erfindung

Es wird angestrebt, einen Ein-Phasen-Takt in ein n-phasiges Taktsystem zu überführen.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein n-phasiges Taktsystem aus einem Ein-Phasen-Takt abzuleiten, wobei das Frequenzverhältnis des Ein-Phasen-Taktes zu jeder beliebigen Phase des n-phasigen Taktsystems 'nöglichst gering ist und die Verzögerungszeiten zwischen zusammengehörigen Impulsflanken möglichst kurz sind.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß für ganzzahlige η > 2 joweils η Perioden des Ein-Phasen-Taktes, im folgenden Eingangstakt genannt, zu aufeinanderfolgenJo Zyklen zusammengefaßt werden. Jeder Zyklus wird in m = 2 η Zustände eingeteilt, denen jeweils eine Speicheradresse zugeordnet wird. Je.ier Zustandswechsel der Eingangsfrequenz wird unter der aktuellen Speicheradresse registriert. Während der Gültigkeit jeder der ersten η Speicheradressen eines Zyklus wird jeweils ein Impuls eines anderen Ausgangstaktes des n-phasigen Taktsystems ausgegeben. Mit jeder n-ten aufeinanderfolgenden Speicheradresse wird während deren Gültigkeitsdauer periodisch ein weiterer Impuls des gleichen

Ausgangstaktes ausgegeben. Aus dem Speicherinhalt wird die nächstfolgende Speicheradresse abgeleitet und eingestellt. Durch die konkrete Zuordnung von aktueller und nächstfolgender Speicheradresee wird ein geschlossener Umlauf der Speicheradressen innerhalb eines Zyklus erzielt, der nur durch den Einfluß systemfremder Störer verlassen werden kann. Nach der Einstellung der nächstfolgenden Speicheradresse wird bis zur Erkennung des nächsten Zustandswechsels des Eingangstaktes gewartet.

In weiterer Ausgestaltung der Erfindung wird mit jedem Zustandswechsei des Eingangstaktes nur ein Element des Speicherinhalts geändert. Mit dieser Maßnahme wird selbst die kurzzeitige Ableitung und Einstellung falscher Speicheradressen verhindert. Darüber hinaus wird der Speicherinhalt auf unzulässige Werte geprüft, bei deren Auftreten der Speicherinhalt auf einen beliebigen zulässigen Wert geändert wird. Dieser Schritt erfolgt regelmäßig nur bei der Inbetriebsetzung eines nach dem erfindungsgemäßen Verfahren arbeitenden Frequenzteiler, in deren Verlauf der Speicherinhalt einen statistischen Wert annimmt.

Auiführungsbeltplol

Die Erfindung soll anhand eines Ausfünrungsoeispiels für η - 3, also ein dreiphasiges Taktsystem, näher erläutert werden. Dazu zeigen

Fig. 1: eine allgemeine Darstellung der Signalverläufe an einem n-phasigen Taktsystem mit einem Eingangstakt TE und

nAusgangstaktenTI bisTn, Fig. 2: eine Darstellung der Signalverläufe an einem dreiphasigen Taktsystem mit den Bestandteilen

a) Darstellung der Signalverläufe des Eingangstaktes TE und der drei Ausgangstakte T1 bis T3,

b) Darstellung der Gültigkeitsdauer der Speicheradressen A1 bis A6bezogen auf den Eingangstakt TE und

c) Darstellung eines dreielementigen Speicherinhalts bezogen auf den Eingangstakt TE.

Erfindungsgemäß werden über η Perioden des Eingangstaktes TE aufeinanderfolgende Zyklen Y gebildet, die gemäß Fig. 1 in m = 2n dauergleiche Zustände ZI bis Zm eingeteilt werden. Jedem Zustand ZI bis Zm wird eine Speicheradresse zugeordnet. Jeder Zustandswechsei des Eingangstaktes TE wird unter der aktuellen Speicheradresse registriert. Während der Gültigkeit jeder der ersten η Speicheradressen eines Zyklus Y wird jeweils ein Impuls eines anderen Ausgangstaktes T1 bis Tn des nphasigen Taktsystems ausgegeben. Mit jeder η-ten aufeinanderfolgenden Speicheradresse wird für deren Gültigkeitsdauer periodisch ein weiterer Impuls des gleichen Ausgangstaktes T1 bis Tn ausgegeben. Aus dem Speicherinhalt wird die nächstfolgende Speicheradresse abgeleitet und eingestellt.

Gemäß Fig. 2 werden für ein dreiphasiges Taktsystem über drei Perioden des Eingangstaktes TE die aufeinanderfolgenden Zyklen Y gebildet, die gemäß Fig.2a) in sechs Zustände Z1 bis Z6 eingeteilt werden. Jedem Zustand Z1 bis Z6 wii J eine Speicheradresse zugeordnet, deren Gültigkeit Al bis A6 innerhalb eines Zyklus Y in Fig. 2b) dargestellt ist. Jeder Zustandswechsei der Eingangsfrequenz fe wird unter der aktuellen Speicheradresse registriert. Zum Vergleich zeigt Fig.2c) einen Zeitverlauf des Spoicherinhalts mit aen Elementen AX, AY und AZ. Mit jedem Zustandswechsei des Eingangstaktes TE ändert sich ein Element des Speicherinhalts. Während der Gültigkeit jeder der ersten drei Speicheradressen Al bis A3 eines Zyklus Y .vircl jeweils ein Impuls eines anderen Ausgangstaktes T1 bis T3 ausgegeben. Mit jeder dritten aufeinanderfolgenden Speicheradresse wird für die Dauer deren Gültigkeit A1 und A4 beziehungsweise A2 und A5 beziehungsweise A3 und A6 periodisch ein weiterer Impuls des gleichen Ausgabetaktes T1 beziehungsweise T2 beziehungsweise T3 ausgegeben. Aus dem Speicherinhalt AX, AY und AZ wird die nächstfolgende Speicheradresse abgeleitet und eingestellt. Bei der erfindungsgemäßen Lösung ist die minimale Ausgangsimpulsbreite gleich der Eingangsimpulsbreite, und die Verzögerungszeit zwischen dem Zustandswechsei des Eingangstaktes TE und dem zugehörigen Zustandswechsei eines der Ausgangstakto T1, T2 oder T3 wird im wesentlichen durch die Zeit für die Erkennung eines Zustandswechsels bestimmt. Die Ausgabe eines Impulses des entsprechenden Ausgangstal tes T1, T2 oder T3 erfolgt parallel zur Registrierung des Zustandswechsels des Eingangstaktes TE.

Claims (3)

1. Verfahren zur Ableitung eines n-phasigen Taktsysterns aus einem Ein-Phasen-Takt für ganzzahlige η > 2, dadurch gekennzeichnet, daß

- in jedem aufeinanderfolgenden Zyklus (Y) jeweils m = 2 η aufeinanderfolgende, dauergleiche Zustände (Z 1 bis Zm) des Eingangstaktes (TE) ausgewertet werden, denen jeweils eine Speicheradresse zugeordnet wird,

- jeder Zustandswechsel des Eingangstaktes (TE) unter der aktuellen Speicheradresse registriert wi^rd,

- während der Gültigkeit jeder der ersten η Speicheradressen eines Zyklus (Y) jeweils ein Impuls eines anderen Ausgangstaktes (T 1 bis Tn) ausgegeben wird,

- mit jeder η-ten aufeinanderfolgenden Speicheradresse für die Dauer deren Gültigkeit periodisch ein weiterer Impuls des gleichen Ausgangstaktes (T1 bis Tn) ausgegeben wird und

- aus dem Speicherinhalt die nächstfolgende Speicheradresse abgeleitet und eingestellt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mit jedem Zustandswechsel des Eingangstaktes (TE) jeweils nur ein Element des Speicherinhalts geändert wird.

3. Verfahren nach Anspruch 1 oder den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Speicherinhalt auf unzulässige Werte geprüft wird, bei deren Auftreten der Speicherinhalt auf einen beliebigen zulässigen Wert geändert wird.