DD288261A5 - Mehrschichtanschlusskontaktierung fuer duenn- und dickschichtwiderstaende - Google Patents

Abstract

Mit der Erfindung wird eine Mehrschichtanschluszkontaktierung fuer Duennschicht- und Dickschichtchipwiderstaende einschlieszlich Seiten- und Fuszkontakt vorgestellt. Das Mehrschichtsystem besteht aus einer hochrategesputterten Haftschicht aus bekannten Schichten Cr, CrNi oder Ti, einer ebenfalls hochrategesputterten Keimschicht aus einer Fe-Legierung von 5-1 000 nm, bevorzugt FeNi, FeCo oder FeSi, die die nachfolgende chemisch-reduktive Abscheidung von NixPy- oder NixBy-Schichten von 3-5 mm als Diffusionssperre mit hoher Abscheidungsrate katalysiert. Den Abschlusz bildet eine tauchbelotete PbSn-Schicht von 20 mm oder eine stromlose abgeschiedene Sn-Schicht von 0,1-1 mm. Die Eigenschaften der Mehrschichtanschluszkontaktierung entsprechen hoechsten Anforderungen an SMD-Bauelemente.{Duennschicht- und Dickschichtchipwiderstaende; Mehrschichtanschluszkontaktierung; Seiten- und Fuszkontakt; Haftschicht; Keimschicht; Fe-Legierung; Diffusionssperre; SMD-Bauelemente}

Description

Hierzu 1 Seite Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung bezieht sich auf eine Mehrschichtanordnung zur Kontaktierung von Dünnschicht- oder Dickschichtwiderstandsschichten einschließlich der Seiten- und Fußkontakte. Die Erfindung ist Im Bereich Elektrotechnik/ Elektronik anwendbar.

Charakteristik des bekannton Standes der Technik Mehrschichtanordnungen zur Kontaktierung von Chipwiderständen sind bekannt. Die Art der eingesetzten Schichten steht mit

dem Herstellungsverfahren des Chipwiderstandes im Zusammenhang. Edelmetallegierungspasten, z. B. AgPd werden bei

Chipwiderstandsproduzenten (ζ. B. MURATA ERIE, NORTH AMERICA) nur für geringe Anforderungen an die Ableglerfestigkeit

bzw. niedrige Löt-Arbeitstemperaturon und geringe Lötzeiten genutzt; für höhere Ansprüche sind galvanisch abgeschiedene

Ni-Diffusionssperrschichten mit abschließenden galvanischen PbSn-Schichten erforderlich. Bevorzugt bei den in Dünnschichttechnik hergestellten Chipbauelementen werden Anschlußkontaktierung mit Seiten- und Fußkontakt mit dem Hochratesputterverfahren hergestellt. Im DD 23883A1 werden binäre oder ternäre Cu-Legierungen z.B. CuSn, CuNiSn von 50ηην-200μΓη beschrieben. Um eine SMD-gerechte zuverlässige Lötung der Bauelemente zu sichern, muß die Kontaktschicht noch belotet werden. Dünne Schichten

legieren dabei ab. Bei dicken Schichten besteht die Gefahr, daß Risse an den Ecken und Kanten der Bauelemente auftreten, was zur Reduzierung der Haftfestigkeit der Kontaktschichten und zur Verminderung der Zuverlässigkeit bzw. zu Ausschuß führt.

Die beloteten Bauelemente genügen häufig nicht den hohen geometrischen Toleranzforderungen für die automatische Bestückung. Für die genannten speziellen ternären Cu-Legierungen sind die Targetkosten sehr hoch, so daß eine rationelle Fertigung der Bauelemente nicht möglich ist. Falls wie beschrieben auch ein galvanisches Verfahren für die Cu-Legierung

genutzt werden soll, muß auf die Keramikkante und für den Fußpunkt noch selektiv eine Leitschicht aufgebracht werden. Für die speziellen Cu-Legierungen stehen keine galvanischen Elektrolyse zur Verfügung.

Die in DD 214963 ebenfalls beschriebene gesputterte CuNi-Schicht von 0,5-2μηι ist löttechnisch nicht verarbeitbar. Im EP 0191538 wird die Mehrschichtanordnung 200ACr, 1 um NiV durach Hochratesputtem und darauf 2μιτι galvanisch Ni und

6μπι galvanisch PbSn oder Sn dargelegt. Der für das NiV benötigte Ätzschritt mit konzentrierter HNO₃ + 5%ige HCI ist nicht umweltfreundlich, aufwendig und kann die Zuverlässigkeit der Chipwiderstände verringern. Galvanisch aufgebrachtes Ni wird häufig als Diffusionssperre auch auf Edelmetallpastenschichten genutzt. Die dabei eingesetzten Schichtdicken von 2-5 pm sichern nicht die Korrosionsfestigkeit und Elektromigration des genutzten Mehrschichtsystems an der Seitenkante (Turn, J.C;

Owen, E. L.; Plating 1974 11, S. 1015-1018). Für das galvanische Abscheidungsverfahren wird eine Kontaktierung benötigt, was

aufwendig ist.

In DE 3705279A1 wird ein 3-Schichtenfilm für Chipwiderstände vorgestellt, der in Dünnschichttechnik hergestellt wird. Er

besteht aus bekannten Haftschichtmetallen, wie z. B. Cr, CrNi, Ti, aus einer Lötsperre aus Ni, NiCr, AgNi oder SnNi und eine:

lötbaren Schicht aus Ag, PbSn oder Sn, wobei die Anschlußelektroden eine C-Form aufweisen sollen.

Nachteilig ist, daß die Anschlußkontakte an dio Widerstandsschicht In Ätztechnik hergestellt werden, was zur Verringerung der Zuverlässigkeit der Bauelemente führen kann. Ag als lötbare Schicht besitzt zwar als einzige der angeführten Schichten eine

hohe spezifische elektrische Leitfähigkeit, löst sich jedoch in vielen handelsüblichen Lotwerkstoffen, z. B. LSn 60 auf, so daß die

Gefahr des Ablegierens besteht. Durch Ag₂S-Fremdschichtbildung ist die Lagerfähigkeit der Bauchelemente begrenzt. Mit komplizieren Verfahren, Dickschichtpastendruck, ehem.-reduktiver Abscheidung und galvanischer Abscheidung werden die Mehrschichtenanordnungen AgPd-Keimschicht Ni_xPy-Ni-PbSn oder AgPd-Palladiumkeimschicht - Ni_xPy - PbSn oder AgPd- Paüadiumkeimschicht- Ni_xP_y-tauchbeloteten PbSn abgeschieden (z.B. DD 224993).

Dabei wird die AgPd-Pastenschlcht nur als Anschlußkontakt zur Widerstandsschicht eingesetzt. Die Pd-Keimschicht katalysiert den Beginn der NI_XP_Y-Abscheidung. Die Verwendung des chemisch-reduktiven Verfahrens erfordert die zusätzliche Abdeckung der isoliert gestalteten Teile des Bauelementes. Der Abdecklack wird ebenfalls mit Pd bekeimt, auch zum Teil mitmetallisiert, ist aber nicht haftfest und muß wieder abgelöst werden. Das bedeutet eine aufwendige Herstellung.

Ziel der Erfindung

Ziel der Erfindung ist eine Mehrschichtanordnung, die die rationelle Kontaktierung von Dünnschicht- oder Dickschichtwiderständen in Chipform einschließlich der Seiten- und Fußkontakte gewährleistet.

Darlegung des Wesens der Erfindung Aufgabe der Erfindung ist es, eine Mehrschichianordnung aus Haftschicht, Diffusionssperre und lötbarer Schicht anzugeben, die

auf der Dünnschichtwiderstandsschlcht oder den Dickschichtwiderstands-Anschlußkontaktschichten und derTrägerkeramikgut haftet, die Zuverlässigkeit und Korrosionsfestigkeit des Chipwiderstandes gewährleistet, deren Lötbarkeit den höchsten

Anforderungen der SMD-Technik genügt und bei der beim Löten oder Beloten kein Ablegieren oder eine Verminderung der Haftfestigkeit der Schichten auftritt. · Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zur Sicherung der Abscheidung einer Ni_xPy oder Ni_xB_y-Schicht als Diffusionssperre auf einer bekannten durch Hochratesputtern hergestellten Haftschicht aus Cr, CrNi oder Ti eine Keimschicht

eingefügt wird, die die nachfolgende Abscheidung von Ni_xPy- oder Ni_xB_y-Schichten katalysiert. Als dafür geeignet werden 5nm-1 OOOnm einer Fe-Legierungsschicht hochrategesputtert, bevorzugt aus FeNi, FeCo oder FeSi, die mit hoher

Abscheidungsrate den Beginn der chemisch-reduktiven Abscheidung katalysieren. Die Zusammensetzung der Eisenlegierung

ist 70% Fe und 30% Legierungsmetall.

Eine gesplitterte Pd-Keimschicht wäre ebenfalls geeignet, jedoch ist die Verwendung von Edelmetall durch die Verluste in der Sputteranlage und auf den Gestellen nicht rationell. Ni_xPy oder Ni„B_y-Schichten sind ausgezeichnete Diffusionssperren bereits

bei Schichtdicken von 3-5 pm. Sie können unter Verwendung eines organischen Flußmittels mit PbSn-Loten zuverlässig mit

Schichtdicken bis zu 20μ belotet werden. Bei dem Einlöten des Chipwiderstandes tritt auch bei 260°C und 10s keine Ablegierungserscheinung oder Verminderung der Haftfestigkeit auf. Die Mehrfachlötbarkeit ist gesichert. Bei hohen Anforderungen an die geometrischen Toleranzen des Chipwidersiandes kann anstelle der Tauchlot- oder Schwallotschicht aus einer PbSn-Legierung auch eine stromlose Sn-Schicht von 0,1-1 μιτι auf die chemisch-reduktive Ni-Schicht

abgeschieden werden, die ohne zusätzliches Beloten lötbar ist.

Durch die niedrigen Temperaturen bei der Abscheidung der Schichten wird die Zuverlässigkeit der Widerstandsschicht nicht

negativ beeinflußt.

Durch die Nutzung des Trommel- bzw. Glockenverfahrens nach der Chipvereinzelung werden auch die Seitenkanten des Chips

mit dem zunächst offenliegenden metallischen Meh'schichtsystem mit dem 3-5Mm starken Nl_xP_y- oder Ni_xPy oder Ni_xBy

Schichten bedeckt und so vor Korrosion und bei Funktion des Chipwiderstandes vor Elektromigration geschützt. Ausfuhrungsbeispiele

Die erfindungsgemäße Lösung wird anhand der erprobten Mehrschichtanschlußkontaktierungen für Dickschicht- und Dünnschichtchipwiderstände dargelegt. Figur 1 zeigt die Anordnung für den Dickschicht-, Figur 2 für den Dünnschichtwiderstand.

Ausführungsbeispiel 1 Das AI₂O₃-Substrat 1 trägt die Widerstandsschicht auf Basis von RuO₂ 2 und die AgPd-Kontaktschichten 4, die im Großsubstratverband siebgedruckt werden. Nach dem Abdecken 5 der Widerstandsschicht und der rückseitigen isolierenden Flächen wird im Streifenverband die Keramikkante mit Umgriff auf die AgPd-Fläche und zum Fußpunkt mit einer ca. 20nm dicken CrNi-Haftschicht 6 und anschließend einer 150nm dicken FeNi-Keimschicht 7 durch Hochratesputtern bedeckt. Der

nachfolgende Liftprozeß erfolgt im Streifenverband. Die Streifen werden zu Chips vereinzelt. Die Haftfestigkeit der

Mehrcchichtanschlußkontaktierung beträgt S 900 N/cm². Ein Zuverlässigkeitstest über 500 Betriebsstunden zeigt keine Ausfälle. Die Korrosionsfestigkeit und die Elektromigrationsfestigkeit wird nachgewiesen. Mit der Benetzungswaage werden Benetzungskräfte >200 10~^sN/cm² bei Beneuungszeiten von 0,7 s gemessen. Ein dreimaliger Ablegierungstest zur Ermittlung der Reparaturlötbeständigkeit bei 235⁰C (1-3min) ergab eine gute Ablegierfestigkeit. Die Benetzungskräfte konnten weiterhin >2G0 · 10"⁶N/cm² bei Benetzungszeiten zwischen 0,5 und 0,8s

gemessen werden.

Ausführungsbeispiel 2 Der Aufbau des Chipwiderstandes entspricht dem Ausführungsbeispiel 1 bis auf die Widerstandsschicht 3, die Diffusionssperre 8 und die Tauchbelotungsschicht 9. Schicht 2 in Figur 2 stellt eine hochrategesputterte Widerstandsschicht aus einer Legierung auf der Basis von Ni-Cr-Al dar. Nach der Beschichtung einer Ni_xB_y-Schicht 8 von ca. 4pm als Diffusionssperre erfolgt die Beschichtung mit ca. 0,6pm Sn 9. Die Eigenschaften der Mehrschichtanschlußkontaktierung entsprechen den Eigenschaften der Mehrschichtanschlußkontaktierung

des Ausführungsbeispieles 1, bis auf die Haftfestigkeit, die mit >800 10~⁶N/cm gemessen wurde. Die geometrischen

Toleranzen des Chipwiderstands sichern die automatische Bestückung.

Claims (3)

1. Mehrschichtanschlußkontaktierung für Dünn- und Dickschichtchipwiderstände auf Koramikträgern, dadurch gekennzeichnet, daß sich auf der hochrategesputterten 10-100 nm dicken Haftschicht aus Chrom oder einer Chromlegierung eine ebenfalls vermittels Hochratesputtem aufgetragene 5-1 OOOnm dicke katalytisch wirkende Keimschicht aus einer Eisenlegierung befindet und darauf eine chemisch-reduktiv abgeschiedene 9-5pm dicke Diffusionssperrschicht aus einer Ni_xPy- oder Ni_xBy-Legierung aufliegt, an die sich wiederum eine weichlötbare 0,1-20pm dicke stromlose oder galvanische oder durch Tauchbelotung abgeschiedene Sn- oder PbSn-Schicht anschließt.

2. Mehrschichtanschlußkontaktierung für Dünn- und Dickschichtchipwiderstände auf Keramikträgern nach Anspruch 1, dadurch gekennzeichnet, daß die Eisenlegierung eine FeNi-, FeCo- oder FeSi-Legierung z. B. mit den Zusammensetzungen 70% Fe, 30% Legierungsmetall ist.

3. Mehrschichtanschlußkontaktierung für Dünn- und Dickschichtchipwiderstände auf Keramikträgern nach Anspruch 1, dadurch gekennzeichnet, daß die Ni_xPy- oder Ni_xB_y-Schicht die Legierungsgehalte 1-12% P und 0,1 bis 5% B aufweisen.