DD295439B5 - Schaltungsanordnung fuer einen steuerbaren Taktoszillator - Google Patents

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Oszillatorschaltung mit in Stufen umsteuerbarer Frequenz, wie sie zur jitterarmen Taktrückgewinnung in Regeneratoren für digitale Signale, insbesondere PCM-Signale, bei der Übertragung auf Kabeln und anderen Übertragungsmedien mit geringem Nutz/Stör-Abstand verwendet wird. Die Oszillatorschaltung ist dabei Bestandteil einer weitgehend aus digitalen Elementen bestehenden Phasenregelschleife, in welcher die mittlere Oszillatorfrequenz auf die Bittaktfrequenz des zu regenerierenden digitalen Signals nachgeregelt wird.

Charakteristik des bekannten Standes der Technik

Für die Regenerierung digitaler Signale wird der Bittakt des bei der Übertragung verzerrten und gestörten Empfangssignals benötigt, um neben einer Amplitudenentscheidung auch eine Zeitentscheidung durchführen zu können und die regenerierten Impulse wieder möglichst phasenjitterfrei im ursprünglichen Zeitrahmen rückzugewinnen.

Eine einfache Taktrückgewinnung besteht aus Gleichrichter, Taktfilter und Begrenzerverstärker, vgl. Mayo, J. S.: A Bipolar Repeater For Pulse Code Modulation Signals, The Bell System Technical Journal 41 (1962), Heft 1, Seite 25-97. Eine solche Anordnung hat aufgrund der nur geringen Güte der üblicherweise als Taktfilter verwendeten LC-Schwingkreise nur eine geringe Jitterunterdrückung und ist daher für redundanzarme Leitungscodes mit theoretisch unbegrenzter Pausenlänge im digitalen Signal ungeeignet. Hierbei muß ein Verlust an zulässigem Nutz/Stör-Abstand und damit an maximal erreichbarer Regeneratorfeldlänge in Kauf genommen werden.

Hohe äquivalente Güten zur Überbrückung großer Pausenlängen bei redundanzarmen Leitungscodes sind mit Taktrückgewinnungsschaltungen erreichbar, die Phasenregelkreise, sogenannte PLL-Schaltungen, enthalten, vgl. Kohlschmidt, R.: Zum Einsatz von PLL-Schaltungen zur Taktrückgewinnung in PCM- Regeneratoren, Nachrichtentechnik Elektronik 30 (1980), Heft 7, Seiten 273-278. Mit dem Verfahren gemäß DD-WP 278 459 und der Schaltungsanordnung gemäß DD-WP 278 460 wird zur Unterdrückung der hierbei möglichen Jitterverstärkung bei der Kettenschaltung von Regeneratoren und der Pulsdichteabhängigkeit analog arbeitender PLL-Regelschleifen die Frequenz eines steuerbaren Oszillators in Abhängigkeit von einer festgestellten Taktvoreilung beziehungsweise Taktnacheilung erniedrigt beziehungsweise erhöht. Bei ausreichend hoher Frequenzkonstanz kann der Oszillator auch in genügend kleinen diskreten Frequenzstufen im erforderlichen Bereich umgeschaltet werden.

Bekannt ist eine Oszillatorschaltung, deren Frequenz zwischen einem oberen und einem unteren Wert variierbar ist, indem ein Ziehkondensator innerhalb einer Periodendauer, die sehr viel kleiner als die Zeitkonstante des als Frequenznormal verwendeten Schwingquarzes ist, zu- und abgeschaltet wird und das Tastverhältnis des Umschaltvorganges kontinuierlich geändert werden kann, vgl. DE-OS 3 036 785. Diese Erfindungsanmeldung enthält jedoch keinen Hinweis zu einer Anwendung innerhalb einer Phasenregelschleife. In der Praxis zeigte sich, daß beim Zu- und Abschalten des Ziehkondensators unzulässige Phasensprünge auftreten. Weiterhin würden bei großen Pausenlängen im digitalen Empfangssignal die Umschaltzeiten nicht mehr sehr viel kleiner als die Zeitkonstante des Schwingquarzes sein, so daß sich vorübergehend die Maximal- beziehungsweise Minimalfrequenz und damit relativ große Phasenabweichungen einstellen.

Es ist weiterhin bekannt, den zurückgewonnenen Bittakt aus dem Takt eines nichtsynchronisierten, frei schwingenden Oszillators abzuleiten (DE-PS 3 604 834). Die Oszillatorfrequenz beträgt hierbei ein Vielfaches des Nennwertes der Bitfrequenz und wird mit einer steuerbaren Teilerschaltung auf diesen herabgesetzt. Mit einem Phasendiskriminator wird dessen Teilerverhältnis gesteuert. Ein derartiges Verfahren erfordert allerdings digitale Bauelemente, deren Arbeitsgeschwindigkeit ein Mehrfaches der zu übertragenden Bitrate entsprechen muß. Darüber hinaus sind Phasensprünge unvermeidbar, die nur mit hohem Schaltungsaufwand reduziert werden können.

Nach einem weiteren Verfahren (EP 0 275 406) liegt die Oszillatorfrequenz beim Nennwert der Bitfrequenz. In Abhängigkeit vom Ausgangssignal eines Phasendiskriminators wird der zurückgewonnene Bittakt durch Umschaltung zwischen verschiedenen, parallel verfügbaren Phasenlagen der Oszillatorspannung abgeleitet. Auch dieses Verfahren hat den Nachteil, daß Phasensprünge unvermeidbar sind.

Ziel der Erfindung

Es wird eine Oszillatorschaltung angestrebt, deren Taktfrequenz exakt mit dem momentanen Mittelwert der Bitfrequenz des empfangenen digitalen Signals übereinstimmt, um eine weitgehend fehlerfreie Signalregenierung zu gewährleisten.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Oszillatorschaltung mit in Abhängigkeit von Steuersignalen innerhalb vorgegebener Grenzen umsteuerbarer Oszillatorfrequenz zur Taktrückgewinnung in Regeneratoren für digitale Signale anzugeben, die unter Verwendung eines Schwingquarzes als Frequenznormal eine hohe Eigenkonstanz der Momentanfrequenz aufweist. Dabei sind durch die Umsteuervorgänge hervorgerufene Phasensprünge innerhalb zulässiger Grenzen zu halten und bei fehlenden Steuersignalen die zuletzt eingestellte Momentanfrequenz möglichst genau beizubehalten.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß eine Oszillatorschaltung vorgesehen ist, deren frequenzbestimmendes Element eine Reihenschaltung aus einem Schwingquarz und einer Kapazitätsdiode ist. Die Katode der Kapazitätsdiode ist dabei mit einem Anschluß des Schwingquarzes und ihre Anode mit einem Masseanschluß verbunden. Die Katode der Kapazitätsdiode ist über einen hochohmigen Längswiderstand mit den Ausgängen je eines Zweiges für die Erhöhung und eines Zweiges für die Erniedrigung der Oszillatorfrequenz verbunden. An diesen Punkt ist ein Speicherkondensator angeschaltet, der über einen Widerstand mit Masse verbunden ist. Der Zweig für die Erhöhung der Oszillatorfrequenz weist eine erste Impulsformerstufe mit nachgeschaltetem Ladenetzwerk auf. Der Zweig für die Erniedrigung der Oszillatorfrequenz besteht aus einer zweiten Impulsformerstufe mit nachgeschaltetem Entladenetzwerk. Die Impulsformerstufen weisen jeweils einen Eingang und einen Ausgang auf.

Das Ladenetzwerk besteht aus mindestens einem Koppelkondensator, mindestens einer Serienschaltung von jeweils einer ersten und einer zweiten Gleichrichterdiode und mindestens einem Ladekondensator. Ein Anschluß jedes Koppelkondensators ist mit dem Ausgang der ersten Impulsformerstufe verbunden. Der andere Anschluß jedes Koppelkondensators ist mit der Anode der jeweils ersten und der Katode der jeweils zweiten Gleichrichterdiode verbunden. Die Katode der jeweils ersten Gleichrichterdiode ist an einen Anschluß jeweils eines Ladekondensators angeschlossen.

Das Entladenetzwerk besteht in einer ersten Variante aus einem Transistor in Basisschaltung, einem Koppelkondensator und einer Gleichrichterdiode. Der Koppelkondensator ist zwischen den Ausgang der zweiten Impulsformerstufe und den Emitter des Transistors geschaltet und die Gleichrichterdiode ist der Basis-Emitter-Diode des Transistors antiparallelgeschaltet.

In einer zweiten Variante besteht das Entladenetzwerk aus einem Transistor in Emitterschaltung, in dessen Kollektorkreis ein Widerstand geschaltet ist.

Ausgehend von einer eingestellten Spannung über der Kapazitätsdiode ist eine dementsprechende Frequenz am Ausgang der Oszillatorschaltung abgreifbar. Ist die Oszillatorfrequenz größer als die momentane Bitfrequenz des empfangenen digitalen Signals, werden von einem Phasendiskriminator ausgegebene Impulse zur Erniedrigung der Oszillatorfrequenz an den entsprechenden Steuereingang des steuerbaren Taktoszillators angelegt. Jeder Impuls wird im Entladenetzwerk in eine stufenförmige Entladung der Ladekapazität und des Speicherkondensators umgesetzt und damit die Spannung über der Kapazitätsdiode reduziert. Die daraus resultierende Vergrößerung der Sperrschichtkapazität führt zu der gewünschten Erniedrigung der Oszillatorfrequenz.

Ist die Oszillatorfrequenz kleiner als die momentane Bitfrequenz des empfangenen digitalen Signals, werden Impulse zur Erhöhung der Oszillatorfrequenz erzeugt, die mit der Ladeschaltung die Spannung über der Kapazitätsdiode erhöhen. Die somit verringerte Sperrschichtkapazität führt zur gewünschten Vergrößerung der Oszillatorfrequenz.

Enthält das zu übertragende Digitalsignal vorübergehend keine Taktinformation, zum Beispiel bei einer längeren Folge von Nullen, werden keine Impulse erzeugt und die Spannung über der Kapazitätsdiode und damit die Oszillatorfrequenz werden beibehalten.

Das Wesen der Erfindung besteht zusammengefaßt darin, in entsprechende Steuersignale umgesetzte positive und negative Phasendifferenzen zwischen dem Bittakt eines empfangenen digitalen Signals und einer erzeugten Oszillatorfrequenz in eine Spannungsvariation über einer Kapazitätsdiode, die als steuerbarer Ziehkondensator eines quarzstabilisierten Oszillators wirkt, umzusetzen sowie in der Art und Weise ihrer Realisierung.

Ausführungsbeispiel

Die Erfindung wird nachstehend anhand mehrerer Ausführungsbeispiele näher erläutert. Die dazu erforderlichen Zeichnungen zeigen

Fig. 1: eine Prinzipdarstellung der erfindungsgemäßen Oszillatorschaltung Fig. 2: Schaltbilder ausgeführter Entladenetzwerke

a) mit Transistor in Basisschaltung

b) mit Transistor in Emitterschaltung

Fig. 3: Schaltbilder ausgeführter Ladenetzwerke

a) Grundschaltung

b) mit Spannungsvervielfachung

c) mit linearisierter Spannungsvervielfachung

Erfindungsgemäß ist gemäß Fig. 1 eine Oszillatorschaltung OZ vorgesehen, deren frequenzbestimmendes Element eine Reihenschaltung aus einem Schwingquarz Q und einer Kapazitätsdiode CD ist. Die Katode der Kapazitätsdiode CD ist dabei mit einem Anschluß des Schwingquarzes Q und ihre Anode mit einem Masseanschluß verbunden. Die Katode der Kapazitätsdiode CD ist über einen hochohmigen Längswiderstand RL mit den Ausgängen je eines Zweiges für die Erhöhung und eines Zweiges für die Erniedrigung der Oszillatorfrequenz verbunden. An diesem Punkt K ist ein Speicherkondensator CS angeschaltet, der über einen Widerstand RS mit Masse verbunden ist. Der Zweig für die Erhöhung der Oszillatorfrequenz weist eine erste Impulsformerstufe IFL mit nachgeschaltetem Ladenetzwerk L auf. Der Zweig für die Erniedrigung der Oszillatorfrequenz besteht aus einer zweiten Impulsformerstufe IFE mit nachgeschaltetem Entladenetzwerk E. Die Impulsformerstufen IFL und IFE weisen jeweils einen Eingang H und N und einen Ausgang Hl und Nl auf. Das Entladenetzwerk E besteht in einer ersten Variante gemäß Fig. 2 a aus einem Transistor T in Basisschaltung, einem Koppelkondensator C 4 und einer Gleichrichterdiode DE. Der Koppelkondensator C 4 ist zwischen den Ausgang Nl der zweiten Impulsformerstufe IFE und den Emitter des Transistors T geschaltet und die Gleichrichterdiode DE ist der Basis-Emitter-Diode des Transistors T antiparallelgeschaltet.

In einer zweiten Variante besteht das Entladenetzwerk E gemäß Fig. 2 b aus einem Transistor T in Emitterschaltung, in dessen Kollektorkreis ein Widerstand RC geschaltet ist.

Steigt die Oszillatorfrequenz über den Momentanwert der Bitfrequenz werden in einem Phasendiskriminator Impulse erzeugt, die an dem Steuereingang N für die Erniedrigung der Oszillatorfrequenz eingespeist werden. Mit jedem Impuls wird der Transistor T kurzzeitig geöffnet und über den Längswiderstand RL die Spannung an der Kapazitätsdiode CD um eine Stufe verringert. Deren Sperrschichtkapazität verringert sich und die Oszillatorfrequenz nimmt zu.

Besonders vorteilhaft ist das Entladenetzwerk E gemäß Fig. 2 a. Mit einem Stromverstärkungsfaktor von annähernd eins des Transistors T in Basisschaltung ist die Entladecharakteristik prinzipbedingt weitgehend linear.

Das Ladenetzwerk L besteht in einer sehr einfachen Ausführung gemäß Fig. 3 a aus einem Koppelkondensator C 1, einer Serienschaltung von einer ersten und einer zweiten Gleichrichterdiode D 1 und D 2 und einem Ladekondensator CL 1. Ein Anschluß des Koppelkondensators C 1 ist mit dem Ausgang Hl der ersten Impulsformerstufe IFL verbunden. Der andere Anschluß des Koppelkondensators C 1 ist mit der Anode der ersten und der Katode der zweiten Gleichrichterdiode D 1 und D verbunden. Die Katode der ersten Gleichrichterdiode D 1 ist an einen Anschluß des Ladekondensators CL 1 angeschlossen. Die Anode der zweiten Gleichrichterdiode D 2 und der andere Anschluß des Ladekondensators CL 1 sind mit dem Masseanschluß verbunden.

Sinkt die Oszillatorfrequenz unter den Momentanwert der Bitfrequenz werden in einem Phasendiskriminator Impulse erzeugt, die an dem Steuereingang H für die Erhöhung der Oszillatorfrequenz eingespeist werden. Mit jedem Impuls wird die Spannung an dem Ladekondensator CL 1 und am Speicherkondensator CS um eine Stufe erhöht. Damit erhöht sich über den hochohmigen Längswiderstand RL auch die Spannung an der Kapazitätsdiode CD. Die Sperrschichtkapazität verringert sich und die Oszillatorfrequenz nimmt zu. Durch die Hochohmigkeit des Längswiderstandes RL wird eine gleitende Annäherung der Spannung über der Kapazitätsdiode an die sprunghaft korrigierte Spannung des Ladekondensators CL 1 erzielt und damit Phasensprünge bei sprunghafter Frequenzänderung vermieden. Der zusätzlich zum Ladekondensator CL 1 vorhandene Speicherkondensator CS mit in Serie geschaltetem Widerstand RS bewirkt einen Einschwingvorgang zur Verbesserung der dynamischen Stabilität des gesamten Regelkreises.

Durch abwechselndes Laden und Entladen des Ladekondensators CL 1 und des Speicherkondensators CS pendelt die Oszillatorfrequenz um den gewünschten Mittelwert entsprechend der Bitfrequenz des empfangenen Signals. Beim Einsatz dieses Taktoszillators in der Taktrückgewinnung von Regeneratoren ist impulsmusterabhängig für eine gewisse Zeit kein Korrektursignal für die Oszillatorfrequenz ableitbar. Während dieser Zeit wird mit dem Ladekondensator CL 1 und dem Speicherkondensator CS die Spannung über der Kapazitätsdiode weitgehend konstantgehalten, so daß die momentane Oszillatorfrequenz beibehalten wird.

Durch die Dimensionierung der Koppel-, Lade- und Speicherkapazitäten wird die Anzahl und Größe der Spannungs- und Frequenzstufen bestimmt.

Die Figuren 3 b und 3 с zeigen zwei erweiterte Ladenetzwerke L, die basierend auf der Schaltungsanordnung gemäß Fig. 3 а als Spannungsvervielfacher ausgeführt sind. Sie weisen jeweils drei einpolig zusammengeschaltete Koppelkondensatoren C bis C 3, drei paarweise in Serie geschaltete Gleichrichterdioden D 1 bis D 6 und drei im Sinne einer Spannungssummation in Reihe geschaltete Ladekondensatoren CL 1 bis CL 3 auf. Darüber hinaus ist in dem Ladenetzwerk L gemäß Fig. 3 с eine Z-Diode ZD zwischen den Ausgang K und Masse geschaltet.

Insbesondere bei niedrigen Betriebsspannungen sind diese Ladenetzwerke L vorteilhaft. Die maximale Spannung über den Ladekondensatoren CL 1 bis CL 3 beträgt bei den gewählten Ausführungsformen die dreifache Betriebsspannung abzüglich der Summe aller Flußspannungen der Gleichrichterdioden D 1 bis D 6, so daß der Variationsbereich der Kapazitätsdiode CD voll ausgenutzt werden kann. Dementsprechend vergrößert sich der Verstimmbereich der Oszillatorfrequenz. Die exponentialfunktionsartige Ladecharakteristik wird zweckmäßigerweise durch die zu den Ladekondensatoren CL 1 bis CL 3 parallelgeschaltete Z-Diode gemäß Fig. 3 с linearisiert, so daß möglichst gleichgroße Spannungs- und Frequenzstufen realisiert werden. Sämtliche Dioden einschließlich der Kapazitätsdiode können auch umgepolt werden, wenn zugleich anstelle des npn-Transistors T ein pnp-Transistor eingesetzt wird.

Claims (5)

1. Schaltungsanordnung für einen steuerbaren Taktoszillator, insbesondere einen Quarzoszillator, der Bestandteil einer Phasenregelschleife zur Taktrückgewinnung in Regeneratoren für digitale Signale ist, wobei die Oszillatorfrequenz wiederholt in Stufen derart zwischen höheren und niederen Werten umgeschaltet wird, daß ihr langzeitiger Mittelwert über eine große Anzahl von Bits exakt mit der Bitfrequenz des digitalen Signals übereinstimmt und die Umschaltung der Frequenz jeweils dann erfolgt, wenn eine positive oder negative Phasenabweichung festgestellt wird, dadurch gekennzeichnet, daß

- eine Oszillatorschaltung (OZ) vorgesehen ist, deren frequenzbestimmendes Element eine Reihenschaltung bestehend aus einem Schwingquarz (Q) und einer Kapazitätsdiode (CD) ist, wobei deren Katode mit einem Anschluß des Schwingquarzes (Q) und deren Anode mit einem Masseanschluß verbunden ist,

- ein Ladenetzwerk (L) und ein Entladenetzwerk (E), denen jeweils eine Impulsformerstufe (IFL, IFE) mit jeweils einem Eingang und einem Ausgang (HI, Nl) vorgeschaltet ist, ausgangsseitig mit einer Serienschaltung aus Speicherkondensator (CS) und Widerstand (RS) sowie mit einem Anschluß eines gemeinsamen hochohmigen Längswiderstandes (RL) verbunden sind, dessen anderer Anschluß an die Katode der Kapazitätsdiode (CD) angeschlossen ist,

- der Eingang der dem Ladenetzwerk (L) vorgeschalteten Impulsformerstufe (IFL) ein Steuereingang für die Erhöhung der Oszillatorfrequenz (H) ist und

- der Eingang der dem Entladenetzwerk (E) vorgeschalteten Impulsformerstufe (IFE) ein Steuereingang für die Erniedrigung der Oszillatorfrequenz (N) ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß

- das Ladenetzwerk (L) aus mindestens einem Koppelkondensator (C 1 bis C 3), mindestens einer Serienschaltung von jeweils einer ersten und einer zweiten Gleichrichterdiode (D 1/ D 2 bis D 5/D 6) und mindestens einem Ladekondensator (CL 1 bis CL 3) besteht,

- ein Anschluß jedes Koppelkondensators (C 1 bis C 3) mit dem Ausgang (Hl) der Impulsformerstufe (IFL) verbunden ist,

- der andere Anschluß jedes Koppelkondensators (C 1 bis C 3) mit der Anode der jeweils ersten Gleichrichterdiode (D 1, D 3, D 5) und der Katode der jeweils zweiten Gleichrichterdiode (D 2, D 4, D 6) verbunden ist und

- die Katode der jeweils ersten Gleichrichterdiode (D 1, D 3, D 5) mit einem Anschluß jeweils eines Ladekondensators (C 1 bis C 3) verbunden ist.

3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zwischen den Ausgang der Ladeschaltung (L) und den Masseanschluß eine Z-Diode (ZD) geschaltet ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß

- das Entladenetzwerk (E) einen Koppelkondensator (C 4), eine Gleichrichterdiode (DE) und einen Transistor (T) in Basisschaltung aufweist,

- der Koppelkondensator (C 4) zwischen den Ausgang (Nl) der Impulsformerstufe (IFE) und den Emitter des Transistors (T) geschaltet ist und

- die Gleichrichterdiode (DE) der Basis-Emitter-Diode des Transistors (T) antiparallelgeschaltet ist.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Entladenetzwerk (E) ein Transistor (T) in Emitterschaltung ist, in dessen Kollektorkreis ein Widerstand (RC) geschaltet ist.