DE102015218218A1 - Method for producing a bonded SiC wafer and bonded SiC wafer - Google Patents

Method for producing a bonded SiC wafer and bonded SiC wafer Download PDF

Info

Publication number
DE102015218218A1
DE102015218218A1 DE102015218218.5A DE102015218218A DE102015218218A1 DE 102015218218 A1 DE102015218218 A1 DE 102015218218A1 DE 102015218218 A DE102015218218 A DE 102015218218A DE 102015218218 A1 DE102015218218 A1 DE 102015218218A1
Authority
DE
Germany
Prior art keywords
sic
wafer
layer
bonded
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015218218.5A
Other languages
German (de)
Other versions
DE102015218218B4 (en
Inventor
Yoshihiro Koga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE102015218218A1 publication Critical patent/DE102015218218A1/en
Application granted granted Critical
Publication of DE102015218218B4 publication Critical patent/DE102015218218B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Es wird ein gebondeter SiC-Wafer (100) bereitgestellt, bei welchem ein Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist. Der gebondete SiC-Wafer (100) beinhaltet ein Trägersubstrat (22), eine auf dem Trägersubstrat (22) ausgebildete isolierende Dünnschicht (24) und eine auf der isolierenden Dünnschicht (24) ausgebildete aktive Schicht (12). Sowohl das Trägersubstrat (22) als auch die aktive Schicht (12) sind durch SiC-Schichten gebildet. Der gebondete SiC-Wafer (100) hat einen Durchmesser von 200 mm oder mehrThere is provided a bonded SiC wafer (100) in which a device manufacturing process has a high degree of freedom and in which a leakage current after forming a device isolation region is low. The bonded SiC wafer (100) includes a supporting substrate (22), an insulating thin film (24) formed on the supporting substrate (22), and an active layer (12) formed on the insulating thin film (24). Both the carrier substrate (22) and the active layer (12) are formed by SiC layers. The bonded SiC wafer (100) has a diameter of 200 mm or more

Description

TECHNISCHES GEBIET TECHNICAL AREA

Diese Offenbarung betrifft ein Verfahren zur Herstellung eines gebondeten SiC-Wafers und einen gebondeten SiC-Wafer. This disclosure relates to a method for producing a bonded SiC wafer and a bonded SiC wafer.

HINTERGRUND BACKGROUND

Siliziumcarbide (SiC) umfassen β-SiC mit einer Kristallstruktur vom kubischen Typ (auch bezeichnet als „3C-SiC“) und α-SiC mit einer Kristallstruktur vom hexagonalen Typ. Im Falle von α-SiC existieren verschiedene Arten von Kristallstrukturisomeren von 6H-, 4H- und 2H-Typ, abhängig von unterschiedlichen Wiederholungsperiodizitäten der gestapelten Anordnung von Si und C. SiC weist eine große Bandlücke von 2,2 eV bis 3,3 eV auf, weshalb erwartet wird, dass es als Halbleitermaterial für verschiedene Arten von Halbleiterbauteilen dienen kann. Silicon carbides (SiC) include β-SiC having a cubic-type crystal structure (also referred to as "3C-SiC") and α-SiC having a hexagonal-type crystal structure. In the case of α-SiC, various types of crystal structure isomers of 6H, 4H and 2H type exist depending on different repetition periodicities of the stacked arrangement of Si and C. SiC has a large band gap of 2.2 eV to 3.3 eV Therefore, it is expected to serve as a semiconductor material for various types of semiconductor devices.

Die JP 2006-228763 A offenbart ein Verfahren zum Karbonisieren einer Si-Oberflächenschicht eines SOI-Substrats (SOI: „Silicon on Insulator“), welches die Si-Oberflächenschicht und eine eingebettete isolierende Schicht aufweist, wodurch die Si-Schicht in eine einkristalline SiC-Dünnschicht umgewandelt wird, und bei welchem darüber hinaus eine einkristalline SiC-Schicht epitaktisch auf der einkristallinen SiC-Dünnschicht gewachsen wird. The JP 2006-228763 A discloses a method of carbonizing a Si surface layer of an SOI (SOI) substrate having the Si surface layer and an embedded insulating layer, thereby converting the Si layer into a SiC single crystal thin film, and US Pat in which, moreover, a monocrystalline SiC film is grown epitaxially on the monocrystalline SiC thin film.

TECHNISCHES PROBLEM TECHNICAL PROBLEM

Ein Wafer, welcher gemäß der oben genannten Technik erhalten werden kann, hat ein aus Silizium bestehendes Trägersubstrat, eine eingebettete isolierende Schicht auf dem Trägersubstrat und eine einkristalline SiC-Schicht (aktive Schicht) auf der eingebetteten isolierenden Schicht. Bei Durchführung eines Herstellungsprozesses zur Herstellung eines Halbleiterbauteils in der einkristallinen SiC-Schicht des Wafers würde das Silizium des Trägersubstrats schmelzen, wenn die Prozesstemperatur den Schmelzpunkt von Silizium (1414°C) überschreitet. Daher ist der Freiheitsgrad des Herstellungsprozesses bei dem Wafer eingeschränkt. Darüber hinaus ist ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs in dem Halbleiterwafer vorzugsweise soweit wie möglich minimiert. A wafer which can be obtained according to the above-mentioned technique has a supporting substrate made of silicon, an embedded insulating layer on the supporting substrate, and a monocrystalline SiC (active layer) layer on the buried insulating layer. When performing a fabrication process to fabricate a semiconductor device in the SiC monocrystalline layer of the wafer, the silicon of the carrier substrate would melt when the process temperature exceeds the melting point of silicon (1414 ° C). Therefore, the degree of freedom of the manufacturing process is limited to the wafer. In addition, leakage current after formation of a device isolation region in the semiconductor wafer is preferably minimized as much as possible.

Angesichts der obigen Probleme wäre es daher hilfreich, einen gebondeten SiC-Wafer bereitzustellen, bei welchem der Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist. Es ist weiterhin hilfreich, ein Verfahren zur Herstellung eines solchen gebondeten SiC-Wafers bereitzustellen. Therefore, in view of the above problems, it would be helpful to provide a bonded SiC wafer in which the device manufacturing process has a high degree of freedom and in which a leakage current after forming a device isolation region is low. It is also helpful to provide a method of making such a bonded SiC wafer.

ZUSAMMENFASSUNG SUMMARY

Gemäß der vorliegenden Erfindung wird ein Wafer bereitgestellt, bei welchem sowohl ein Trägersubstrat als auch eine aktive Schicht durch SiC-Schichten gebildet sind, und eine isolierende Schicht zwischen ihnen ausgebildet ist. Da das Trägersubstrat nicht aus Silizium besteht, ist bei diesem Wafer die Prozesstemperatur des Bauteilherstellungsprozesses nicht auf Temperaturen unterhalb des Schmelzpunkts von Silizium begrenzt. Da SiC eine höhere thermische Leitfähigkeit aufweist als Silizium, dissipiert der Wafer darüber hinaus besser Wärme aus Selbsterwärmungsprozessen als ein Wafer, welcher ein Trägersubstrat aus Silizium aufweist, was zu einem reduzierten Leckstrom führt.According to the present invention, there is provided a wafer in which both a support substrate and an active layer are formed by SiC layers, and an insulating layer is formed between them. Because the carrier substrate is not silicon, the process temperature of the device fabrication process is not limited to temperatures below the melting point of silicon in this wafer. Moreover, since SiC has a higher thermal conductivity than silicon, the wafer better dissipates heat from self-heating processes than a wafer having a silicon supporting substrate, resulting in a reduced leakage current.

Es wurden seitens des Erfinders verschiedene Studien durchgeführt, um einen Wafer bereitzustellen, bei welchem sowohl ein Trägersubstrat als auch eine aktive Schicht SiC-Schichten sind. Als Ergebnis wurde herausgefunden, dass die Verwendung eines Bonding-Verfahrens, welches eine Technik zum Wachsen einer SiC-Schicht auf einem Silizium-Wafer durch Dampfphasenepitaxie einsetzt, es ermöglicht, einen Wafer herzustellen, bei welchem sowohl ein Trägersubstrat als auch eine aktive Schicht SiC-Schichten sind und eine isolierende Schicht zwischnen diesen SiC-Schichten ausgebildet ist. Various studies have been made by the inventor to provide a wafer in which both a support substrate and an active layer are SiC layers. As a result, it has been found that the use of a bonding method employing a technique of growing a SiC layer on a silicon wafer by vapor-phase epitaxy makes it possible to produce a wafer in which both a support substrate and an active layer are SiC films. Layers are formed and an insulating layer is formed between these SiC layers.

Gemäß der auf den obigen Erkenntnissen basierenden vorliegenden Offenbarung wird bereitgestellt:

  • (1) Ein Verfahren zur Herstellung eines gebondeten SiC-Wafers, umfassend: einen ersten Schritt, bei welchem eine erste SiC-Schicht durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer gewachsen wird; einen zweiten Schritt, bei welchem eine zweite SiC-Schicht durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer gewachsen wird; einen Schritt, bei welchem eine isolierende Dünnschicht auf der ersten oder zweiten SiC-Schicht ausgebildet wird; einen Schritt, bei welchem der erste Silizium-Wafer und der zweite Silizium-Wafer derart gebondet werden, dass die isolierende Dünnschicht sich zwischen der ersten SiC-Schicht und der zweiten SiC-Schicht befindet, wodurch ein gebondeter Wafer erhalten wird; einen Schritt, bei welchem der erste Silizium-Wafer von dem gebondeten Wafer entfernt wird; und einen Schritt, bei welchem der zweite Silizium-Wafer vor oder nach dem Bonden entfernt wird, wodurch ein gebondeter SiC-Wafer erhalten wird, bei welchem die erste SiC-Schicht eine aktive Schicht ist und die zweite SiC-Schicht ein Trägersubstrat ist.
  • (2) Das Verfahren zur Herstellung eines gebondeten SiC-Wafers wie oben unter (1) angegeben, wobei bei dem ersten Schritt eine einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer gewachsen wird, wodurch ein gebondeter SiC-Wafer hergestellt wird, bei welchem die einkristalline β-SiC-Schicht die aktive Schicht ist.
  • (3) Das Verfahren zur Herstellung eines SiC-Wafers wie oben unter (1) angegeben, wobei bei dem ersten Schritt eine einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer gewachsen wird und danach durch Dampfphasenepitaxie eine einkristalline α-SiC-Schicht auf der einkristallinen β-SiC-Schicht gewachsen wird, und nach Entfernen des ersten Silizium-Wafers von dem gebondeten Wafer anschließend die einkristalline β-SiC-Schicht entfernt wird, wodurch ein gebondeter SiC-Wafer hergestellt wird, bei welchem die einkristalline α-SiC-Schicht die aktive Schicht ist.
  • (4) Das Verfahren zur Herstellung eines gebondeten SiC-Wafers wie oben unter (1) angegeben, wobei vor dem ersten Schritt der erste Silizium-Wafer karbonisiert wird, um eine einkristalline β-SiC-Schicht in einem Oberflächenabschnitt des ersten Silizium-Wafers auszubilden, und bei dem ersten Schritt eine einkristalline α-SiC-Schicht durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht des ersten Silizium-Wafers gewachsen wird, wodurch ein gebondeter SiC-Wafer hergestellt wird, bei welchem die einkristalline α-SiC-Schicht die aktive Schicht ist.
  • (5) Das Verfahren zur Herstellung eines gebondeten SiC-Wafers wie oben unter einem beliebigen von (1) bis (4) angegeben, wobei bei dem zweiten Schritt eine einkristalline β-SiC-Schicht oder eine polykristalline SiC-Schicht durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer gewachsen wird, wodurch ein gebondeter SiC-Wafer hergestellt wird, bei welchem die einkristalline β-SiC-Schicht bzw. die polykristalline SiC-Schicht das Trägersubstrat ist.
  • (6) Das Verfahren zur Herstellung eines gebondeten SiC-Wafers wie oben unter einem von (1) bis (5) angegeben, wobei bei der Dampfphasenepitaxie des ersten Schritts oder des zweiten Schritts, während die Temperatur des ersten oder zweiten Silizium-Wafers bei einer niedrigeren Temperatur als der Schmelzpunkt von Silizium gehalten wird, ein Kohlenstoff und Silizium enthaltendes Quellgas ionisiert wird und der erste bzw. zweite Silizium-Wafer mit den beschleunigten Ionen bestrahlt wird.
  • (7) Das Verfahren zur Herstellung eines gebondeten SiC-Wavers wie oben unter einem von (1) bis (6) angegeben, wobei bei dem ersten oder zweiten Schritt der erste oder zweite Silizium-Wafer an einen Waferhaltetisch in einer Kammer fixiert ist, der Druck innerhalb der Kammer reduziert wird, und das Quellgas dann in die Kammer eingeführt wird und nach Aufheizen des ersten oder zweiten Silizium-Wafers eine Pulsspannung an den ersten bzw. zweiten Silizium-Wafer angelegt wird, wodurch während einer Erzeugung eines Plasmas des Quellgases die Ionen in dem Plasma in Richtung des ersten bzw. zweiten Silizium-Wafers beschleunigt werden.
  • (8) Ein gebondeter SiC-Wafer mit einem Durchmesser von 200 mm oder mehr, umfassend ein Trägersubstrat, eine isolierende Dünnschicht, welche auf dem Trägersubstrat ausgebildet ist, und eine auf der isolierenden Dünnschicht ausgebildete aktive Schicht, wobei sowohl das Tägersubstrat als auch die aktive Schicht durch SiC-Schichten gebildet sind.
  • (9) Der gebondete SiC-Wafer wie oben unter (8) angegeben, wobei die aktive Schicht durch eine einkristalline β-SiC-Schicht gebildet ist.
  • (10) Der gebondete SiC-Wafer wie oben unter (8) angegeben, wobei die aktive Schicht durch eine einkristalline α-SiC-Schicht gebildet ist.
  • (11) Der gebondete SiC-Wafer wie oben unter einem von (8) bis (10) angegeben, wobei das Trägersubstrat durch eine einkristalline β-SiC-Schicht oder eine polykristalline SiC-Schicht gebildet ist.
According to the present disclosure based on the above findings, there is provided:
  • (1) A method of producing a bonded SiC wafer, comprising: a first step of growing a first SiC layer by vapor phase epitaxy on a first silicon wafer; a second step in which a second SiC layer is grown by vapor phase epitaxy on a second silicon wafer; a step in which an insulating thin film is formed on the first or second SiC layer; a step in which the first silicon wafer and the second silicon wafer are bonded so that the insulating thin film is located between the first SiC layer and the second SiC layer, thereby obtaining a bonded wafer; a step of removing the first silicon wafer from the bonded wafer; and a step of removing the second silicon wafer before or after the bonding, thereby obtaining a bonded SiC wafer in which the first SiC layer is an active layer and the second SiC layer is a support substrate.
  • (2) The method for producing a bonded SiC wafer as set forth in (1) above, wherein in the first step, a single crystalline β-SiC layer is grown by vapor phase epitaxy on the first silicon wafer, thereby producing a bonded SiC wafer in which the single crystalline β-SiC layer is the active layer.
  • (3) The method for producing a SiC wafer as stated in (1) above, wherein in the first step, a single crystal β-SiC layer is grown by vapor phase epitaxy on the first silicon wafer and then by vapor phase epitaxy a single crystal α-SiC Layer is grown on the single crystalline β-SiC layer, and after removing the first silicon wafer from the bonded wafer, the single-crystal β-SiC layer is subsequently removed, thereby producing a bonded SiC wafer in which the monocrystalline α -SiC layer is the active layer.
  • (4) The method of producing a bonded SiC wafer as described in (above) 1 ), wherein before the first step, the first silicon wafer is carbonized to form a β-SiC single crystal layer in a surface portion of the first silicon wafer, and in the first step, a single crystalline α-SiC layer by vapor phase epitaxy on the grown single crystal β-SiC layer of the first silicon wafer, whereby a bonded SiC wafer is produced, in which the single crystal α-SiC layer is the active layer.
  • (5) The method for producing a bonded SiC wafer as specified in any one of (1) to (4) above, wherein in the second step, a single crystal β-SiC layer or a polycrystalline SiC layer by vapor phase epitaxy on the second Silicon wafer is produced, whereby a bonded SiC wafer is produced, in which the single crystal β-SiC layer and the polycrystalline SiC layer is the carrier substrate.
  • (6) The method of producing a bonded SiC wafer as specified in any of (1) to (5) above, wherein in the vapor phase epitaxy of the first step or the second step while the temperature of the first or second silicon wafer is at a is kept at a temperature lower than the melting point of silicon, a source gas containing carbon and silicon is ionized, and the first and second silicon wafers are irradiated with the accelerated ions, respectively.
  • (7) The method for producing a bonded SiC wafer as specified in any of (1) to (6) above, wherein in the first or second step, the first or second silicon wafer is fixed to a wafer holding table in a chamber Pressure within the chamber is reduced, and the source gas is then introduced into the chamber and after heating the first or second silicon wafer, a pulse voltage is applied to the first and second silicon wafer, whereby during generation of a plasma of the source gas, the ions in the plasma are accelerated toward the first and second silicon wafer.
  • (8) A bonded SiC wafer having a diameter of 200 mm or more, comprising a support substrate, an insulating thin film formed on the support substrate, and an active layer formed on the insulating thin film, both the support substrate and the active substrate Layer are formed by SiC layers.
  • (9) The bonded SiC wafer as stated in (8) above, wherein the active layer is constituted by a single crystalline β-SiC layer.
  • (10) The bonded SiC wafer as stated in (8) above, wherein the active layer is formed by a single crystal α-SiC layer.
  • (11) The SiC bonded wafer as stated above in any one of (8) to (10), wherein the supporting substrate is constituted by a β-SiC single crystal layer or a SiC polycrystalline layer.

VORTEILHAFTER EFFEKT ADVANTAGEOUS EFFECT

Gemäß dem hierin offenbarten Verfahren zur Herstellung eines gebondeten SiC-Wafers kann ein gebondeter SiC-Wafer erhalten werden, bei welchem der Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist. Darüber hinaus ist für einen gebondeten SiC-Wafer gemäß dieser Offenbarung der Freiheitsgrad des Bauteilherstellungsprozesses hoch und ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig. According to the method for producing a bonded SiC wafer disclosed herein, a bonded SiC wafer in which the device manufacturing process has a high degree of freedom and in which a leakage current after forming a device isolation region is low can be obtained. Moreover, for a bonded SiC wafer according to this disclosure, the degree of freedom of the device manufacturing process is high and leakage current after formation of a device isolation region is low.

KURZBESCHREIBUNG DER ZEICHNUNGEN BRIEF DESCRIPTION OF THE DRAWINGS

In den beigefügten Zeichnungen: In the accompanying drawings:

sind 1(A) bis 1(H) schematische Querschnittsansichten, welche ein Verfahren zur Herstellung eines gebondeten SiC-Wafers gemäß Ausführungsbeispiel 1 veranschaulichen; are 1 (A) to 1 (H) 12 are schematic cross-sectional views illustrating a method of manufacturing a bonded SiC wafer according to Embodiment 1;

sind 2(A) bis 2(J) schematische Querschnittsansichten, welche ein Verfahren zur Herstellung eines gebondeten SiC-Wafers gemäß Ausführungsbeispiel 2 veranschaulichen; are 2 (A) to 2 (J) 12 are schematic cross-sectional views illustrating a method of manufacturing a bonded SiC wafer according to Embodiment 2;

sind 3(A) bis 3(J) schematische Querschnittsansichten, welche ein Verfahren zur Herstellung eines gebondeten SiC-Wafers gemäß Ausführungsbeispiel 3 veranschaulichen; und are 3 (A) to 3 (J) 12 are schematic cross-sectional views illustrating a method of manufacturing a bonded SiC wafer according to Embodiment 3; and

ist 4 eine schematische Ansicht einer in den Ausführungsbeispielen verwendeten Plasmaionenbestrahlungsvorrichtung. is 4 a schematic view of a plasma ion irradiation device used in the embodiments.

DETAILLIERTE BESCHREIBUNG DETAILED DESCRIPTION

Ein Verfahren zur Herstellung eines gebondeten SiC-Wafers betrifft ein Bonding-Verfahren, welches eine Technik anwendet, bei welcher eine SiC-Schicht durch Dampfphasenepitaxie auf einem Silizium-Wafer gewachsen wird. A method for producing a bonded SiC wafer relates to a bonding method which employs a technique in which a SiC layer is grown by vapor phase epitaxy on a silicon wafer.

Obwohl α-SiC eine exzellente Kristallinität aufweist, ist seine Ausbildungstemperatur 1500 °C oder mehr. Folglich kann α-SiC nicht direkt auf einem Silizium-Wafer gewachsen werden, welcher einen Schmelzpunkt von 1414 °C aufweist. Allgemein wird daher ein α-SiC-Wafer hergestellt, indem unter Verwendung eines Sublimationsverfahrens ein SiC-Einkristall-Ingot hergestellt wird. Ein Sublimationsverfahren ist ein etabliertes Verfahren, bei welchem ein aus einem puderförmigen SiC-Material sublimierter Dampf in einer auf eine ultrahohe Temperatur von 2000 °C oder mehr erhitzten Vorrichtung auf einem Kristallkeim rekristallisiert wird, wodurch ein SiC-Einkristall gewachsen wird. Jedoch weist die Sublimation die Folgendes beinhaltenden Probleme auf: (1) Da es sich um ein Verbundkristallwachstum bei einer ultrahohen Temperatur handelt, ist die Prozesskontrolle schwierig. (2) Ein größerer Kristalldurchmesser führt zu der Ausbildung von Kristallfehlern (wie z.B. als Micropipe-Defekte bezeichnete Kapillardefekte, Schraubenversetzungen oder Stapelfehler), was zu einer Störung der Atomordnung führt, wodurch es schwierig wird, eine Kristallisierung in einen Einkristall zu bewirken. (3) Es bilden sich aufgrund der Wärmelast leicht Kristallrisse aus. Folglich ist die Größe von SiC-Einkristall-Wafern, welche aus SiC-Einkristall-Ingots durch ein Sublimationsverfahren hergestellt werden, allgemein 4 bis 5 Zoll (10,16 cm bis 12,7 cm), und derzeitig massenproduzierte und kommerziell verfügbare Wafer haben einen Durchmesser von höchstens 6 Zoll (15,24 cm). Es bestanden bislang somit Schwierigkeiten, einen einkristallinen α-SiC-Wafer mit einem großen Durchmesser bereitzustellen. Although α-SiC has excellent crystallinity, its formation temperature is 1500 ° C or more. Consequently, α-SiC can not be grown directly on a silicon wafer having a melting point of 1414 ° C. Generally, therefore, an α-SiC wafer is produced by making a SiC single crystal ingot using a sublimation method. A sublimation method is an established method in which a vapor sublimed from a powdery SiC material is recrystallized on a seed crystal in a device heated to an ultra-high temperature of 2000 ° C. or more, thereby growing a SiC single crystal. However, the sublimation has the following problems: (1) Since it is a compound crystal growth at an ultra-high temperature, the process control is difficult. (2) A larger crystal diameter results in the formation of crystal defects (such as capillary defects, screw dislocations, or stacking faults called micropipe defects), resulting in a disorder of atomic order, which makes it difficult to cause crystallization into a single crystal. (3) Cracks of crystallization easily form due to the heat load. Thus, the size of SiC single crystal wafers made from SiC single crystal ingots by a sublimation process is generally 4 to 5 inches (10.16 cm to 12.7 cm) and presently mass-produced and commercially available wafers have one Diameter not exceeding 6 inches (15.24 cm). Thus, it has been difficult to provide a single crystal α-SiC wafer with a large diameter.

Da andererseits β-SiC eine Ausbildungstemperatur von ungefähr 1300 °C aufweist, kann β-SiC epitaktisch durch CVD („Chemical Vapor Deposition“ bzw. chemische Dampfphasenabscheidung) epitaktisch auf einem Silizium-Wafer gewachsen werden. Da jedoch die Temperatur des Silizium-Wafers nahe an dem Schmelzpunkt von Silizium liegt, diffundieren Siliziumatome in dem Wafer während des epitaktischen Wachstums leicht in die SiC-Schicht, und Fehlstellen werden in der Nähe der Schnittstelle ausgebildet, was zu einer schlechten Kristallinität führt. On the other hand, since β-SiC has a formation temperature of about 1300 ° C, β-SiC can be epitaxially grown by CVD (Chemical Vapor Deposition) on a silicon wafer. However, since the temperature of the silicon wafer is close to the melting point of silicon, silicon atoms in the wafer easily diffuse into the SiC layer during epitaxial growth, and voids are formed in the vicinity of the interface, resulting in poor crystallinity.

Im Hinblick auf das oben Genannte wurden von dem Erfinder verschiedene Studien durchgeführt, um eine Technik zu entwickeln, bei welcher eine einkristalline SiC-Schicht hoher Kristallinität auf einem Silizium-Wafer gewachsen wird, auch wenn die Temperatur des Silizium-Wafers niedrig ist. Der Erfinder ist hierbei zu der Lösung gelangt, die zum epitaktischen Wachstum von einkristallinem β-SiC erforderliche Energie nicht nur in Form von Wärme eines Silizium-Wafers zuzuführen, sondern auch indem ein Quellgas in der Form von Ionen in Richtung des Wafers beschleunigt wird und der Wafer mit den Ionen bestrahlt wird. Mit anderen Worten hat sich herausgestellt, dass als Ergebnis eines Zuführens einer vorbestimmten Menge der Beschleunigungsenergie der Ionen des Quellgases an das Reaktionsfeld eine einkristalline β-SiC-Schicht epitaktisch gewachsen werden kann, selbst wenn die Temperatur des Silizium-Wafers auf eine niedrige Temperatur reduziert wird.In view of the above, various studies have been made by the inventor to develop a technique in which a high crystallinity SiC monocrystalline layer is grown on a silicon wafer even though the temperature of the silicon wafer is low. The inventor has come to the solution of supplying the energy required for the epitaxial growth of monocrystalline β-SiC not only in the form of heat of a silicon wafer, but also by accelerating a source gas in the form of ions toward the wafer, and the Wafer is irradiated with the ions. In other words It has been found that as a result of supplying a predetermined amount of the acceleration energy of the ions of the source gas to the reaction field, a single-crystal β-SiC layer can be epitaxially grown even if the temperature of the silicon wafer is reduced to a low temperature.

Darüber hinaus kann im Hinblick auf die Kristallstruktur die einkristalline β-SiC-Schicht vielmehr direkt auf einer Oberfläche des Silizium-Wafers gewachsen werden. Um eine einkristalline α-SiC-Schicht auf einem Silizium-Wafer auszubilden, ist es erforderlich, dass zuerst eine einkristalline β-SiC-Schicht auf dem Silizium-Wafer gewachsen wird und dann eine einkristalline α-SiC-Schicht auf der einkristallinen β-SiC-Schicht gewachsen wird. Der Erfinder hat auch herausgefunden, dass eine einkristalline α-SiC-Schicht hoher Kristallinität epitaktisch auf einer einkristallinen β-SiC-Schicht gewachsen werden kann, indem ein Verfahren eingesetzt wird, bei welchem ein Quellgas in Form von Ionen in Richtung eines Silizium-Wafers beschleunigt wird und der Wafer mit den Ionen bestrahlt wird. Moreover, in view of the crystal structure, the single crystal β-SiC layer can be grown directly on a surface of the silicon wafer. In order to form a single crystal α-SiC layer on a silicon wafer, it is necessary to grow first a β-SiC single crystal layer on the silicon wafer and then a single crystalline α-SiC layer on the single crystalline β-SiC Layer is grown. The inventor has also found that a single crystalline α-SiC layer of high crystallinity can be epitaxially grown on a single crystalline β-SiC layer by using a method in which a source gas accelerates in the form of ions toward a silicon wafer and the wafer is irradiated with the ions.

Diese Offenbarung verwendet diese Technik, um einen gebondeten SiC-Wafer herzustellen, bei welchem sowohl ein Trägersubstrat als auch eine aktive Schicht SiC-Schichten sind und eine isolierende Dünnschicht zwischen diesen Schichten ausgebildet ist. Ausführungsbeispiele dieser Offenbarung werden nun detailliert beschrieben. This disclosure uses this technique to produce a bonded SiC wafer in which both a support substrate and an active layer are SiC layers and an insulating thin film is formed between these layers. Embodiments of this disclosure will now be described in detail.

Ausführungsbeispiel 1 Embodiment 1

Ausführungsbeispiel 1 wird mit Bezug auf 1(A) bis 1(H) beschrieben. Zunächst wird in dem ersten Schritt eine einkristalline β-SiC-Schicht 12 durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer 10 gewachsen (1(A) und 1(B)). Als nächstes wird in dem zweiten Schritt eine zweite einkristalline β-SiC-Schicht 22 durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer 20 gewachsen (1(C) und 1(D)). Als nächstes wird eine isolierende Dünnschicht 24 auf der zweiten einkristallinen β-SiC-Schicht 22 ausgebildet (1(E)). Embodiment 1 will be described with reference to FIG 1 (A) to 1 (H) described. First, in the first step, a single crystal β-SiC layer 12 by vapor phase epitaxy on a first silicon wafer 10 grown ( 1 (A) and 1 (B) ). Next, in the second step, a second single crystalline β-SiC layer 22 by vapor phase epitaxy on a second silicon wafer 20 grown ( 1 (C) and 1 (D) ). Next is an insulating thin film 24 on the second single crystalline β-SiC layer 22 educated ( 1 (E) ).

Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 aneinander gebondet, sodass die isolierende Dünnschicht 24 sich zwischen der ersten einkristallinen β-SiC-Schicht 12 und der zweiten einkristallinen β-SiC-Schicht 22 befindet, wodurch ein gebondeter Wafer 30 erhalten wird (1(F)). Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 von dem gebondeten Wafer 30 entfernt (1(G)). Somit wird ein gebondeter SiC-Wafer 100 erhalten, bei welchem die erste einkristalline β-SiC-Schicht 12 als eine aktive Schicht dient und die zweite einkristalline β-SiC-Schicht 22 als ein Trägersubstrat dient (1(H)). Next, the first silicon wafer 10 and the second silicon wafer 20 bonded together so that the insulating thin film 24 between the first monocrystalline β-SiC layer 12 and the second single crystalline β-SiC layer 22 which makes a bonded wafer 30 is obtained ( 1 (F) ). Next, the first silicon wafer 10 and the second silicon wafer 20 from the bonded wafer 30 away ( 1 (G) ). Thus, a bonded SiC wafer is formed 100 obtained in which the first single crystal β-SiC layer 12 serves as an active layer and the second single crystalline β-SiC layer 22 serves as a carrier substrate ( 1 (H) ).

Ausführungsbeispiel 2 Embodiment 2

Ausführungsbeispiel 2 wird mit Bezug auf 2(A) bis 2(J) beschrieben. Zunächst wird in dem ersten Schritt eine einkristalline β-SiC-Schicht 12 durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer 10 gewachsen, und eine einkristalline α-SiC-Schicht 14 wird anschließend durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht 12 gewachsen (2(A) bis 2(C)). Nachfolgende Schritte, welche in 2(D) bis 2(F) dargestellt sind, entsprechen den in 1(C) bis 1(E) dargestellten Schritten von Ausführungsbeispiel 1, sodass auf deren weitere Beschreibung verzichtet wird. Embodiment 2 will be described with reference to FIG 2 (A) to 2 (J) described. First, in the first step, a single crystal β-SiC layer 12 by vapor phase epitaxy on a first silicon wafer 10 grown, and a single crystalline α-SiC layer 14 is then vapor phase epitaxially grown on the β-SiC monocrystalline layer 12 grown ( 2 (A) to 2 (C) ). Subsequent steps, which in 2 (D) to 2 (F) are shown in FIG 1 (C) to 1 (E) illustrated steps of Embodiment 1, so that their further description is omitted.

Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 aneinander gebondet, sodass die isolierende Dünnschicht 24 sich zwischen der einkristallinen α-SiC-Schicht 14 und der zweiten einkristallinen β-SiC-Schicht 22 befindet, wodurch ein gebondeter Wafer 32 erhalten wird. (2(G)). Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 von dem gebondeten Wafer 32 entfernt (2(H)). Die erste einkristalline β-SiC-Schicht 12 wird anschließend entfernt (2(I)). Somit wird ein gebondeter SiC-Wafer 200 erhalten, bei welchem die einkristalline α-SiC-Schicht 14 als eine aktive Schicht dient und die zweite einkristalline β-SiC-Schicht 22 als ein Trägersubstrat dient (2(J)). Next, the first silicon wafer 10 and the second silicon wafer 20 bonded together so that the insulating thin film 24 between the monocrystalline α-SiC layer 14 and the second single crystalline β-SiC layer 22 which makes a bonded wafer 32 is obtained. ( 2 (G) ). Next, the first silicon wafer 10 and the second silicon wafer 20 from the bonded wafer 32 away ( 2 (H) ). The first single crystalline β-SiC layer 12 will be removed afterwards ( 2 (I) ). Thus, a bonded SiC wafer is formed 200 obtained in which the single crystalline α-SiC layer 14 serves as an active layer and the second single crystalline β-SiC layer 22 serves as a carrier substrate ( 2 (J) ).

Dieses Ausführungsbeispiel zielt darauf ab, einen gebondeten SiC-Wafer zu erhalten, welcher eine einkristalline α-SiC-Schicht als eine aktive Schicht aufweist. Eine einkristalline α-SiC-Schicht kann zwar nicht direkt auf einer Oberfläche eines Silizium-Wafers gewachsen werden, kann jedoch auf einer einkristallinen β-SiC-Schicht gewachsen werden. Folglich wird bei diesem Ausführungsbeispiel zuerst die einkristalline β-SiC-Schicht 12 auf dem ersten Silizium-Wafer 10 ausgebildet. This embodiment aims to obtain a bonded SiC wafer having a single crystalline α-SiC layer as an active layer. Although a single crystalline α-SiC layer can not be grown directly on a surface of a silicon wafer, it can be grown on a single crystal β-SiC layer. Thus, in this embodiment, the single-crystalline β-SiC layer first becomes 12 on the first silicon wafer 10 educated.

Ausführungsbeispiel 3 Embodiment 3

Ausführungsbeispiel 3 wird mit Bezug auf 3(A) bis 3(J) beschrieben. Bei diesem Ausführungsbeispiel wird vor dem ersten Schritt (ein Schritt der Dampfphasenepitaxie von einkristallinem SiC auf einem ersten Silizium-Wafer 10) der erste Silizium-Wafer 10 karbonisiert, um eine einkristalline β-SiC-Schicht 10A in einem Oberflächenabschnitt des Silizium-Wafers 10 auszubilden (3(A) und 3(B)). Als nächstes wird in dem ersten Schritt eine einkristalline α-SiC-Schicht 14 durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht 10A des ersten Silizium-Wafers 10 gewachsen (3(C)). Nachfolgende Schritte in 3(D) bis 3(F) entsprechen den in 1(C) bis 1(E) dargestellten Schritten von Ausführungsbeispiel 1, sodass auf deren nähere Beschreibung verzichtet wird. Embodiment 3 will be described with reference to FIG 3 (A) to 3 (J) described. In this embodiment, before the first step (a step of vapor phase epitaxy of single-crystal SiC on a first silicon wafer 10 ) the first silicon wafer 10 carbonized to a single crystalline β-SiC layer 10A in a surface portion of the silicon wafer 10 to train ( 3 (A) and 3 (B) ). Next, in the first step, a single crystal α-SiC layer is formed 14 by vapor phase epitaxy on the single crystalline β-SiC layer 10A of the first silicon wafer 10 grown ( 3 (C) ). Subsequent steps in 3 (D) to 3 (F) correspond to the in 1 (C) to 1 (E) illustrated steps of embodiment 1, so that their detailed description is omitted.

Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 aneinander gebondet, sodass sich die isolierende Dünnschicht 24 zwischen der einkristallinen α-SiC-Schicht 14 und der zweiten einkristallinen β-SiC-Schicht befindet, wodurch ein gebondeter Wafer 34 erhalten wird (3(G)). Als nächstes wird der Siliziumteil des ersten Silizium-Wafers 10 und des zweiten Silizium-Wafers 20 von dem gebondeten Wafer 34 entfernt (3(H)). Die einkristalline β-SiC-Schicht 10A wird anschließend entfernt (3(I)). Somit wird ein gebondeter SiC-Wafer 300 erhalten, bei welchem die einkristalline α-SiC-Schicht 14 als eine aktive Schicht dient und die zweite einkristalline β-SiC-Schicht 22 als ein Trägersubstrat dient (3(J)). Next, the first silicon wafer 10 and the second silicon wafer 20 bonded together so that the insulating thin film 24 between the single crystalline α-SiC layer 14 and the second single crystal β-SiC layer, thereby forming a bonded wafer 34 is obtained ( 3 (G) ). Next, the silicon part of the first silicon wafer 10 and the second silicon wafer 20 from the bonded wafer 34 away ( 3 (H) ). The monocrystalline β-SiC layer 10A will be removed afterwards ( 3 (I) ). Thus, a bonded SiC wafer is formed 300 obtained in which the single crystalline α-SiC layer 14 serves as an active layer and the second single crystalline β-SiC layer 22 serves as a carrier substrate ( 3 (J) ).

Bei dem Ausführungsbeispiel 2 wird die einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer 10 ausgebildet. Bei diesem Ausführungsbeispiel wird hingegen die einkristalline β-SiC-Schicht durch die Karbonisierung des ersten Silizium-Wafers 10 ausgebildet. In Embodiment 2, the single crystalline β-SiC layer is formed by vapor phase epitaxy on the first silicon wafer 10 educated. In this embodiment, on the other hand, the monocrystalline β-SiC layer is formed by the carbonization of the first silicon wafer 10 educated.

Detaillierte Beschreibung der Schritte jedes Ausführungsbeispiels Detailed description of the steps of each embodiment

Der erste und zweite Silizium-Wafer 10 und 20 in 1(A), 1(C), 2(A), 2(D) und 3(A), 3(D) können präpariert werden, indem ein einkristalliner Silizium-Ingot durch das Czochralski-Verfahren (CZ-Verfahren) oder das Zonenschmelzverfahren (FZ-Verfahren) gewachsen wird und mit einer Drahtsäge oder dergleichen geschnitten wird. Darüber hinaus kann, um in dem Waferherstellungsprozess eine hohe Getter-Fähigkeit zu erreichen, Kohlenstoff und/oder Stickstoff zu dem ersten und zweiten Silizium-Wafer 10, 20 hinzugefügt werden. Darüber hinaus können, um während der Plasmabehandlung die Spannung zu steuern, bestimmte Dotierungen zu dem ersten und zweiten Silizium-Wafer 10, 20 in vorgegebenen Konzentrationen hinzugefügt werden, um dadurch Substrate vom sogenannten n-Typ oder p-Typ zu erhalten. The first and second silicon wafers 10 and 20 in 1 (A) . 1 (C) . 2 (A) . 2 (D) and 3 (A) . 3 (D) can be prepared by growing a single crystal silicon ingot by the Czochralski method (CZ method) or the zone melting method (FZ method) and cutting with a wire saw or the like. Moreover, to achieve high gettering capability in the wafer manufacturing process, carbon and / or nitrogen may be added to the first and second silicon wafers 10 . 20 to be added. Moreover, to control the voltage during the plasma treatment, certain dopants may be added to the first and second silicon wafers 10 . 20 in predetermined concentrations to thereby obtain substrates of so-called n-type or p-type.

Darüber hinaus ist, um eine einkristalline SiC-Schicht mit regelmäßig angeordnetem Silizium und Kohlenstoff epitaktisch zu wachsen, eine Substrat bevorzugt, welches frei von COP-Defekten (COP: „Crystal Originated Particles“) ist, wobei es sich um Hohlräume handelt, welche als durch Punktdefekte gebildete aggregierte Fehlstellen erzeugt werden. Ein „COP-freier Silizium-Wafer“ bezeichnet hierin einen Silizium-Wafer, bei welchem durch die nachfolgend beschriebene Beobachtung/Auswertung keine COP-Defekte erfasst werden. Speziell wird ein aus einem durch das CZ-Verfahren gewachsenen einkristallinen Silizium-Ingot geschnittener Silizium-Wafer zunächst durch SC-1 gereinigt (d.h. durch eine Reinigung unter Verwendung einer gemischten Lösung, in welcher wässriger Ammoniak, eine wässrige Wasserstoffperoxidlösung und ultrareines Wasser in dem Verhältnis von 1:1:15 gemischt sind), und die Oberfläche des Silizium-Wafers nach der Reinigung wird unter Verwendung von Surfscan SP-2, hergestellt von KLA-Tenchor Corporation, als Oberflächendefektinspektionsvorrichtung beobachtet und ausgewertet, sodass leichte Punktdefekte (LPDs), angenommen als Oberflächenvertiefungen, identifiziert werden. Hierbei ist der Beobachtungsmodus der schräge Modus („Oblique Incidence Mode“), und die Oberflächenvertiefungen werden basierend auf dem Verhältnis der gemessenen Größe unter Verwendung von breiten / schmalen Kanälen untersucht. Für so identifizierte LPDs wird unter Verwendung eines Rasterkraftmikroskops (AFM: „Atomic Force Microscope“) bestimmt, ob sie Oberflächenvertiefungen sind oder nicht. Ein Silizium-Wafer, bei welchem Oberflächenvertiefungen durch diese Beobachtung und Auswertung nicht beobachtet werden, wird als ein „COP-freier Silizium-Wafer“ definiert.Moreover, in order to epitaxially grow a monocrystalline SiC layer having regularly arranged silicon and carbon, a substrate free from COP defects (COP: "Crystal Originated Particles"), which is a hollow space, is preferred generated by point defects aggregated defects are generated. A "COP-free silicon wafer" herein means a silicon wafer in which no COP defects are detected by the observation / evaluation described below. Specifically, a silicon wafer cut from a single crystal silicon ingot cut by the CZ method is first purified by SC-1 (ie, by a purification using a mixed solution in which aqueous ammonia, an aqueous hydrogen peroxide solution and ultrapure water in the ratio of 1: 1: 15 are mixed), and the surface of the silicon wafer after the cleaning is observed and evaluated using Surfscan SP-2 manufactured by KLA-Tenchor Corporation as a surface defect inspection device, so that light point defects (LPDs) are adopted as surface depressions. Here, the observation mode is oblique incidence mode, and the surface pits are examined based on the ratio of the measured size using wide / narrow channels. For LPDs thus identified, it is determined whether they are surface pits or not using an Atomic Force Microscope (AFM). A silicon wafer in which surface pits are not observed by this observation and evaluation is defined as a "COP-free silicon wafer".

Der Durchmesser des ersten und zweiten Silizium-Wafers 10, 20 ist vorzugsweise 200 mm oder mehr, bevorzugter 300 mm oder mehr. Der Durchmesser des ersten und zweiten Silizium-Wafers 10, 20 und der Durchmesser des zu erhaltenden SiC-Wafers stimmen überein. Folglich kann mit größer werdendem Durchmesser des ersten und zweiten Silizium-Wafers 10, 20 der gebondete SiC-Wafer mit größerem Durchmesser erhalten werden. The diameter of the first and second silicon wafers 10 . 20 is preferably 200 mm or more, more preferably 300 mm or more. The diameter of the first and second silicon wafers 10 . 20 and the diameter of the SiC wafer to be obtained coincide. As a result, as the diameter of the first and second silicon wafers increases 10 . 20 the bonded SiC wafer with a larger diameter can be obtained.

Der Schritt des Wachsens der einkristallinen β-SiC-Schicht 12 oder der einkristallinen α-SiC-Schicht 14 auf dem ersten Silizium-Wafer durch Dampfphasenepitaxie (1(B), 2(B), 2(C), 3(C)) kann durch ein Verfahren durchgeführt werden, bei welchem, während die Temperatur des Silizium-Wafers 10 bei einer Temperatur unterhalb des Schmelzpunkts von Silizium gehalten wird, ein Kohlenstoff und Silizium enthaltendes Quellgas ionisiert wird und die Ionen beschleunigt werden, um den Silizium-Wafer 10 zu bestrahlen. Dies gilt auch für den Schritt des Wachsens der einkristallinen β-SiC-Schicht 22 auf dem zweiten Silizium-Wafer durch Dampfphasenepitaxie (1(D), 2(E), 3(E)). The step of growing the single crystal β-SiC layer 12 or the single crystalline α-SiC layer 14 on the first silicon wafer by vapor phase epitaxy ( 1 (B) . 2 B) . 2 (C) . 3 (C) ) can be performed by a method in which, while the temperature of the silicon wafer 10 is maintained at a temperature below the melting point of silicon, a source gas containing carbon and silicon is ionized and the ions are accelerated to the silicon wafer 10 to irradiate. This also applies to the step of growing the monocrystalline β-SiC layer 22 on the second silicon wafer by vapor phase epitaxy ( 1 (D) . 2 (E) . 3 (E) ).

Ein Ausführungsbeispiel einer Vorrichtung, welche zur Durchführung der oben dargestellten Verfahren einsetzbar ist, wird nun mit Bezug auf 4 beschrieben. Bei dem dargestellten Ausführungsbeispiel ist die Vorrichtung in Form einer Plasmaionenbestrahlungsvorrichtung 40 implementiert. Die Plasmaionenbestrahlungsvorrichtung 40 weist eine Plasmakammer 41, einen Gaseinlass 42, eine Vakuumpumpe 42, ein Pulsspannungsanwendungsmittel 44, einen Waferhaltetisch 45 und eine Heizung 46 auf. An embodiment of a device which can be used to carry out the methods presented above will now be described with reference to FIG 4 described. In the illustrated embodiment, the device is in the form of a plasma ion irradiation device 40 implemented. The plasma ion irradiation device 40 has a plasma chamber 41 , a gas inlet 42 , a vacuum pump 42 , a pulse voltage application means 44 , a wafer holding table 45 and a heater 46 on.

Zunächst wird der erste oder zweite Silizium-Wafer 10, 20 auf dem Waferhaltetisch 45 in der Plasmakammer 41 platziert und fixiert. Als nächstes wird der Druck innerhalb der Plasmakammer 41 unter Verwendung der Vakuumpumpe 43 reduziert, und das Quellgas wird durch den Gaseinlass 42 in die Plasmakammer 41 eingeführt. Anschließend wird der Waferhaltetisch 45 unter Verwendung der Heizung 46 geheizt, und eine negative Spannung wird in Pulsform durch die Pulsspannungsanwendungsmittel 44 an den Waferhaltetisch 45 (und den ersten bzw. zweiten Silizium-Wafer 10, 20) angelegt. Somit kann ein Plasma des Quellgases, welches Kohlenstoff und Silizium enthält, erzeugt werden, und die Ionen des in dem erzeugten Plasma enthaltenen Quellgases können in Richtung des ersten bzw. zweiten Silizium-Wafers 10, 20 beschleunigt werden, um den Wafer zu bestrahlen. Die auftreffenden Siliziumionen und Kohlenstoffionen reagieren auf dem Silizium-Wafer, sodass einkristallines SiC durch Dampfphasenepitaxie gewachsen wird. First, the first or second silicon wafer 10 . 20 on the wafer support table 45 in the plasma chamber 41 placed and fixed. Next, the pressure inside the plasma chamber 41 using the vacuum pump 43 reduced, and the source gas is through the gas inlet 42 into the plasma chamber 41 introduced. Subsequently, the wafer holding table 45 using the heater 46 heated, and a negative voltage is in pulse form by the pulse voltage application means 44 at the wafer support table 45 (and the first and second silicon wafers, respectively 10 . 20 ). Thus, a plasma of the source gas containing carbon and silicon can be generated, and the ions of the source gas contained in the generated plasma can be directed toward the first and second silicon wafers, respectively 10 . 20 be accelerated to irradiate the wafer. The incident silicon ions and carbon ions react on the silicon wafer, so that monocrystalline SiC is grown by vapor phase epitaxy.

Das Quellgas kann wenigstens eines von Methan, Ethan, Propan oder dergleichen als Kohlenstoffquelle(n) und wenigstens eines von Monosilan, Dichlorsilan, Trichlorsilan, Siliziumtetrachlorid und dergleichen als Siliziumquelle(n) verwenden. The source gas may use at least one of methane, ethane, propane or the like as the carbon source (s) and at least one of monosilane, dichlorosilane, trichlorosilane, silicon tetrachloride and the like as the silicon source (s).

Die Vakuumqualität in der Plasmakammer 41 wird auf 5 Pa oder weniger eingestellt. Wenn sie 5 Pa überschreitet, kann das Plasma unstabil werden und der Plasmazustand unter Umständen nicht gehalten werden. The vacuum quality in the plasma chamber 41 is set to 5 Pa or less. If it exceeds 5 Pa, the plasma may become unstable and the plasma state may not be maintained.

Die an den ersten bzw. zweiten Silizium-Wafer 10, 20 angelegte Pulsspannung ist 10 V oder mehr und 1 kV oder weniger. Wenn die Spannung weniger als 10 V ist, wäre die Bindungsenergie zwischen Silizium und Kohlenstoff nicht ausreichend, um eine SiC-Schicht auszubilden. Wenn hingegen die Spannung 1 kV überschreitet, können Silizium und Kohlenstoff durch die Oberfläche in den Silizium-Wafer eindringen, was die Ausbildung einer SiC-Schicht verhindern kann. The to the first and second silicon wafer 10 . 20 applied pulse voltage is 10 V or more and 1 kV or less. If the voltage is less than 10 V, the bonding energy between silicon and carbon would be insufficient to form a SiC layer. On the other hand, when the voltage exceeds 1 kV, silicon and carbon can penetrate through the surface into the silicon wafer, which can prevent the formation of an SiC layer.

Die Frequenz der Pulsspannung bestimmt die Häufigkeit von Bestrahlungen des ersten bzw. zweiten Silizium-Wafers 10, 20 mit den Ionen. Die Frequenz der Pulsspannung ist vorzugsweise 10 Hz oder mehr und 10 kHz oder weniger. Wenn die Frequenz 10 Hz oder mehr ist, kann eine Ionenbestrahlungsvariation abgedeckt werden, was zu einer stabilen Ionenbestrahlung führt. Wenn die Frequenz 10 kHz oder weniger ist, wird die Plasmaausbildung aufgrund von Glimmentladung stabilisiert. The frequency of the pulse voltage determines the frequency of irradiations of the first and second silicon wafer 10 . 20 with the ions. The frequency of the pulse voltage is preferably 10 Hz or more and 10 kHz or less. When the frequency is 10 Hz or more, an ion irradiation variation can be covered, resulting in stable ion irradiation. When the frequency is 10 kHz or less, plasma formation is stabilized due to glow discharge.

Die Pulsbreite der Pulsspannung bestimmt die Bestrahlungsdauer des ersten bzw. zweiten Silizium-Wafers 10, 20 mit den Ionen. Die Pulsbreite ist vorzugsweise 1 μs bis 1000 μs. Eine Pulsbreite von 1 μs oder mehr ermöglicht es, den ersten bzw. zweiten Silizium-Wafer 10, 20 auf stabile Weise mit den Ionen zu bestrahlen. Eine Pulsbreite von 1000 μs oder weniger stabilisiert die Plasmaausbildung aufgrund von Glimmentladung. The pulse width of the pulse voltage determines the irradiation duration of the first or second silicon wafer 10 . 20 with the ions. The pulse width is preferably 1 μs to 1000 μs. A pulse width of 1 μs or more enables the first and second silicon wafers, respectively 10 . 20 to stably irradiate with the ions. A pulse width of 1000 μs or less stabilizes plasma formation due to glow discharge.

Bei den dargestellten Ausführungsbeispielen wird die zum Wachsen von einkristallinem β-SiC durch Dampfphasenepitaxie erforderliche Energie erreicht durch die Summe der dem ersten bzw. zweiten Silizium-Wafer 10, 20 zugeführten Wärmeenergie und der Beschleunigungsenergie der Ionen, welche auf den ersten bzw. zweiten Silizium-Wafer 10, 20 auftreffen. Wenn speziell die Temperatur des ersten bzw. zweiten Silizium-Wafers 10, 20 bei einer Temperatur unterhalb des Schmelzpunkts von Silizium gehalten wird, kann fehlende Wärmeenergie durch die Beschleunigungsenergie der Ionen kompensiert werden. In the illustrated embodiments, the energy required to grow monocrystalline β-SiC by vapor phase epitaxy is achieved by the sum of the first and second silicon wafers 10 . 20 supplied thermal energy and the acceleration energy of the ions, which on the first and second silicon wafer 10 . 20 incident. Specifically, when the temperature of the first and second silicon wafers 10 . 20 is maintained at a temperature below the melting point of silicon, lack of heat energy can be compensated by the acceleration energy of the ions.

Wenn bei den dargestellten Ausführungsbeispielen die einkristalline β-SiC-Schicht durch Dampfphasenepitaxie gewachsen wird (1(B), 2(B), 1(D), 2(E), 3(E)), vorzugsweise während die Temperatur des ersten oder zweiten Silizium-Wafers 10, 20 bei 800 °C bis 1000 °C gehalten wird, wird die Beschleunigungsenergie der Silizium-Ionen auf 7 eV oder mehr eingestellt und die Beschleunigungsenergie der Kohlenstoffionen wird auf 3 eV oder mehr eingestellt. Indem die Beschleunigungsenergie der Ionen auf diese Weise eingestellt wird, kann fehlende Wärmeenergie durch die Beschleunigungsenergie der Ionen auch in dem Fall kompensiert werden, wenn die Temperatur wie oben beschrieben in dem Bereich des Schmelzpunkts des ersten bzw. zweiten Silizium-Wafers 10, 20 oder niedriger ist, wodurch eine einkristalline SiC-Schicht mit hoher Kristallinität ausgebildet wird. Es wird angemerkt, dass wenn die Temperatur des Silizium-Wafers höher ist, die erforderliche Beschleunigungsenergie der Ionen niedriger ist. Mit dem Verhältnis der Beschleunigungsenergien der Siliziumionen und der Kohlenstoffionen von 7:3 können darüber hinaus die Siliziumionen und die Kohlenstoffionen bis in die selbe Tiefe ausgehend von der Silizium-Wafer-Oberfläche appliziert werden, sodass eine SiC-Schicht auf stabile Weise in dem Oberflächenabschnitt des Silizium-Wafers ausgebildet werden kann. In the illustrated embodiments, when the single crystalline β-SiC layer is grown by vapor phase epitaxy ( 1 (B) . 2 B) . 1 (D) . 2 (E) . 3 (E) ), preferably during the temperature of the first or second silicon wafer 10 . 20 is kept at 800 ° C to 1000 ° C, the acceleration energy of the silicon ions is set to 7 eV or more, and the acceleration energy of the carbon ions is set to 3 eV or more. By the acceleration energy of the ions on this As a result, if the temperature is adjusted in the range of the melting point of the first and second silicon wafers as described above, lack of heat energy can be compensated by the acceleration energy of the ions 10 . 20 or lower, whereby a monocrystalline SiC layer with high crystallinity is formed. It is noted that when the temperature of the silicon wafer is higher, the required acceleration energy of the ions is lower. Moreover, with the ratio of the acceleration energies of the silicon ions and the carbon ions of 7: 3, the silicon ions and the carbon ions can be applied to the same depth from the silicon wafer surface, so that a SiC layer stably in the surface portion of the Silicon wafers can be formed.

Wenn bei den dargestellten Ausführungsbeispielen die einkristalline α-SiC-Schicht durch Dampfphasenepitaxie gewachsen wird (2(C) und 3(C)), vorzugsweise während die Temperatur des ersten Silizium-Wafers 10 bei 1000°C bis 1300°C gehalten wird, wird die Beschleunigungsenergie der Siliziumionen auf 7 eV oder mehr eingestellt und die Beschleunigungsenergie der Kohlenstoffionen wird auf 3 eV oder mehr eingestellt. Indem so aufgrund der niedrigeren Temperatur des ersten Silizium-Wafers 10 fehlende Wärmeenergie durch die Beschleunigungsenergie der Ionen kompensiert wird, kann eine einkristalline α-SiC-Schicht hoher Kristallinität ausgebildet werden. Die zum Wachsen der einkristallinen α-SiC-Schicht erforderliche Energie ist höher als die zum Wachsen der einkristallinen β-SiC-Schicht erforderliche Energie. Daher wird die Temperatur des ersten Silizium-Wafers 10 höher eingestellt als in dem Fall, wenn einkristallines β-SiC gewachsen wird. In the illustrated embodiments, when the single crystalline α-SiC layer is grown by vapor phase epitaxy ( 2 (C) and 3 (C) ), preferably during the temperature of the first silicon wafer 10 is kept at 1000 ° C to 1300 ° C, the acceleration energy of the silicon ions is set to 7 eV or more, and the acceleration energy of the carbon ions is set to 3 eV or more. By doing so, due to the lower temperature of the first silicon wafer 10 is compensated for by the acceleration energy of the ions, a monocrystalline α-SiC layer of high crystallinity can be formed. The energy required to grow the single crystalline α-SiC layer is higher than the energy required to grow the single crystalline β-SiC layer. Therefore, the temperature of the first silicon wafer becomes 10 higher than in the case when monocrystalline β-SiC is grown.

Bei den dargestellten Ausführungsbeispielen ist die Beschleunigungsenergie der Siliziumionen und die Beschleunigungsenergie der Kohlenstoffionen vorzugsweise niedriger als 1 keV. Wenn die Energie größer oder gleich 1 keV ist, könnte der erste bzw. zweite Silizium-Wafer 10, 20 übermäßig beschädigt werden, und es könnte das Phänomen auftreten, dass die Ionen in den ersten bzw. zweiten Silizium-Wafer 10, 20 eindringen, was eine Dampfphasenepitaxie der SiC-Schicht auf der Oberfläche behindert. In the illustrated embodiments, the acceleration energy of the silicon ions and the acceleration energy of the carbon ions is preferably lower than 1 keV. If the energy is greater than or equal to 1 keV, the first or second silicon wafer could be 10 . 20 Be damaged excessively, and it could occur the phenomenon that the ions in the first and second silicon wafer 10 . 20 penetrating, which hinders vapor phase epitaxy of the SiC layer on the surface.

Die Beschleunigungsenergie der Ionen wird hauptsächlich über die angelegte Spannung gesteuert. Als ergänzende Steuerung kann darüber hinaus der Widerstand zwischen dem Wafer und den Pulsspannungsanwendungsmitteln (der Widerstand des Haltetisches, der Widerstand zwischen dem Haltetisch und den Pulsspannungsanwendungsmitteln) angepasst werden oder das Timing der Spannungsanwendung angepasst werden, um dadurch den Abstand zwischen dem Plasmabereich und dem Wafer anzupassen. Darüber hinaus kann die Beschleunigungsenergie der Ionen gemessen werden, indem ein zu überwachender Wafer für eine kurze Zeit prozessiert wird, um die Konzentrationsprofile von Silizium und Kohlenstoff an der Waferoberfläche in der Tiefenrichtung durch SIMS-Analyse (SIMS: Sekundärionen-Massenspektrometrie) zu erfassen. The acceleration energy of the ions is mainly controlled by the applied voltage. As a supplementary control, moreover, the resistance between the wafer and the pulse voltage applying means (the resistance of the holding table, the resistance between the holding table and the pulse voltage applying means) may be adjusted or the voltage application timing adjusted to thereby adjust the distance between the plasma region and the wafer , In addition, the acceleration energy of the ions can be measured by processing a wafer to be monitored for a short time to detect the concentration profiles of silicon and carbon on the wafer surface in the depth direction by SIMS analysis (SIMS: secondary ion mass spectrometry).

Die Dicke der einkristallinen β-SiC-Schicht 12 in 1(B) und der einkristallinen α-SiC-Schichten 14 in 2(C) und 3(C) ist vorzugsweise 1 μm bis 200 μm, im Hinblick darauf, dass sie aktive Schichten der gebondeten Wafer werden. Die Dicke der einkristallinen β-SiC-Schichten 22 in 1(D), 2(E) und 3(E) ist vorzugsweise 300 μm oder mehr. Wenn die Dicke 300 μm oder mehr beträgt, kann die einkristalline β-SiC-Schicht 22 als ein Trägersubstrat des gebondeten Wafers verwendet werden. Es wird angemerkt, dass die einkristalline β-SiC-Schicht 12 in 2(B) und die einkristalline β-SiC-Schicht 10A in 3(B) lediglich zur Ausbildung von einkristallinen α-SiC-Schichten darauf genutzt werden. Folglich kann die Dicke dieser Schichten ungefähr 10 nm bis 1 μm betragen. The thickness of the monocrystalline β-SiC layer 12 in 1 (B) and the single crystalline α-SiC layers 14 in 2 (C) and 3 (C) is preferably 1 μm to 200 μm in view of becoming active layers of the bonded wafers. The thickness of the monocrystalline β-SiC layers 22 in 1 (D) . 2 (E) and 3 (E) is preferably 300 μm or more. When the thickness is 300 μm or more, the single-crystal β-SiC layer can 22 be used as a carrier substrate of the bonded wafer. It is noted that the single crystalline β-SiC layer 12 in 2 B) and the single crystalline β-SiC layer 10A in 3 (B) be used only for the formation of single-crystalline α-SiC layers on it. Thus, the thickness of these layers may be about 10 nm to 1 μm.

Die Karbonisierung des ersten Silizium-Wafers 10 in 3(B) kann durch ein bekanntes oder vorgegebenes Verfahren durchgeführt werden. Zum Beispiel können ein kohlenstoffbasiertes Gas, wie zum Beispiel Propangas, Methangas oder Ethangas, und Wasserstoffgas als Träger in einen Wärmebehandlungsofen eingeführt werden, und die Karbonisierung kann in der Kohlenstoffatmosphäre für 1 bis 60 Minuten durchgeführt werden, wobei die Temperatur des ersten Silizium-Wafers 10 1000 °C bis 1300 °C beträgt. The carbonization of the first silicon wafer 10 in 3 (B) can be performed by a known or predetermined method. For example, a carbon-based gas such as propane gas, methane gas or ethane gas, and hydrogen gas as a carrier may be introduced into a heat treatment furnace, and the carbonization may be carried out in the carbon atmosphere for 1 to 60 minutes with the temperature of the first silicon wafer 10 1000 ° C to 1300 ° C is.

Die isolierenden Dünnschichten 24 in 1(E), 2(F) und 3(F) können ausgebildet werden, indem bekannte oder vorgegebene Verfahren zur Oxidation der einkristallinen β-SiC-Schicht 22 eingesetzt werden. Zum Beispiel kann eine Wärmebehandlung des zweiten Silizium-Wafers 20 mit Wasserstoff und Sauerstoff in der Atmosphäre in einem Wärmebehandlungsofen bei einer Umgebungstemperatur von 1000 °C bis 1500 °C durchgeführt werden. Da die isolierenden Dünnschichten 24 jeweils als eine vergrabene isolierende Dünnschicht (BO: „Burried Oxide Layer“) des gebondeten Wafers dienen, ist ihre Dicke vorzugsweise 0,5 μm bis 30 μm. Weiterhin verschlechtert bei einem Oxidationsprozess in der isolierenden Dünnschicht (Oxid-Dünnschicht) verbleibender Kohlenstoff die Isolationseigenschaften (bewirkt einen Leckstrom), und die Verwendung von Diffusionsprozessen benötigt eine Prozesszeit erheblicher Länge. Daher wird ein Verfahren bevorzugt, bei welchem die isolierende Dünnschicht 24 durch CVD ausgebildet wird. Bei den Ausführungsbeispielen von 1 bis 3 wird die isolierende Dünnschicht 24 auf der einkristallinen β-SiC-Schicht 22 ausgebildet. Alternativ kann die isolierende Dünnschicht bei dem Ausführungsbeispiel von 1 auf der einkristallinen β-SiC-Schicht 12 oder bei den Ausführungsbeispielen von 2 und 3 auf der einkristallinen α-SiC-Schicht 14 ausgebildet werden. The insulating thin films 24 in 1 (E) . 2 (F) and 3 (F) can be formed by known or predetermined methods for the oxidation of the single crystalline β-SiC layer 22 be used. For example, a heat treatment of the second silicon wafer 20 be carried out with hydrogen and oxygen in the atmosphere in a heat treatment furnace at an ambient temperature of 1000 ° C to 1500 ° C. As the insulating thin films 24 each serve as a buried insulating thin film (Burried Oxide Layer) of the bonded wafer, its thickness is preferably 0.5 μm to 30 μm. Further, carbon remaining in an oxidation process in the insulating thin film (oxide thin film) degrades the insulating properties (causes a leakage current), and the use of diffusion processes requires a process time of substantial length. Therefore, a method is preferred in which the insulating thin film 24 is formed by CVD. In the embodiments of 1 to 3 becomes the insulating thin film 24 on the single crystalline β-SiC layer 22 educated. Alternatively, the insulating thin film in the embodiment of 1 on the single crystalline β-SiC layer 12 or in the embodiments of 2 and 3 on the single crystal α-SiC layer 14 be formed.

Bei den Bonding-Schritten in 1(F), 2(G) und 3(G) wird eine Wärmebehandlung durchgeführt, um die Adhäsion zwischen den gebondeten Oberflächen zu erhöhen. Die Wärmebehandlung kann zum Beispiel für 1 bis 5 Stunden in einer sauren Gasatmosphäre bei einer Umgebungstemperatur von 800 °C bis 1500 °C durchgeführt werden. For the bonding steps in 1 (F) . 2 (G) and 3 (G) a heat treatment is performed to increase the adhesion between the bonded surfaces. The heat treatment may be carried out, for example, for 1 to 5 hours in an acidic gas atmosphere at an ambient temperature of 800 ° C to 1500 ° C.

Der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 in 1(G) und 2(H) können entfernt werden durch eine Behandlung, welche eine alkalische Lösung oder eine Säurelösung verwendet, in welcher Silizium gelöst wird. Als die alkalische Lösung kann eine gemischte Lösung aus Kaliumhydroxid und Natriumhydroxid verwendet werden, wohingegen eine gemischte Lösung aus Flusssäure und Salpetersäure als die Säurelösung verwendet werden kann. Der Siliziumteil des ersten Silizium-Wafers 10 und des zweiten Silizium-Wafers 20 in 3(H) kann auf dieselbe Weise entfernt werden. Es wird angemerkt, dass der zweite Silizium-Wafer 20 auch vor dem Bonding-Vorgang entfernt werden kann. The first silicon wafer 10 and the second silicon wafer 20 in 1 (G) and 2 (H) can be removed by a treatment using an alkaline solution or an acid solution in which silicon is dissolved. As the alkaline solution, a mixed solution of potassium hydroxide and sodium hydroxide may be used, whereas a mixed solution of hydrofluoric acid and nitric acid may be used as the acid solution. The silicon part of the first silicon wafer 10 and the second silicon wafer 20 in 3 (H) can be removed in the same way. It is noted that the second silicon wafer 20 can also be removed before the bonding process.

Die einkristalline β-SiC-Schicht 12 in 2(I) kann durch einen gegebenen Schleif- und/oder Polierprozess entfernt werden, wie zum Beispiel durch CMP (Chemisch-Mechanisches Polieren). Die einkristalline β-SiC-Schicht 10A in 3(I) kann auf dieselbe Weise entfernt werden. The monocrystalline β-SiC layer 12 in 2 (I) can be removed by a given grinding and / or polishing process, such as CMP (chemical mechanical polishing). The monocrystalline β-SiC layer 10A in 3 (I) can be removed in the same way.

Bei Ausführungsbeispiel 1 bis Ausführungsbeispiel 3 wird die einkristalline β-SiC-Schicht 22 durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer 20 gewachsen. Bei anderen Ausführungsbeispielen kann jedoch eine einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer 20 gewachsen werden, und eine einkristalline α-SiC-Schicht kann anschließend durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht gewachsen werden. In diesem Fall kann ein Trägersubstrat des gebondeten Wafers auch die einkristalline α-SiC-Schicht sein. In Embodiment 1 to Embodiment 3, the monocrystalline β-SiC layer 22 by vapor phase epitaxy on the second silicon wafer 20 grown. In other embodiments, however, a single crystalline β-SiC layer may be formed by vapor phase epitaxy on the second silicon wafer 20 can be grown and a single crystalline α-SiC layer can then be grown by vapor phase epitaxy on the single crystalline β-SiC layer. In this case, a supporting substrate of the bonded wafer may also be the single crystal α-SiC layer.

Bei einem weiteren Ausführungsbeispiel kann eine polykristalline SiC-Schicht auf dem zweiten Silizium-Wafer 20 ausgebildet werden. In diesem Fall kann auch die polykristalline SiC-Schicht ein Trägersubstrat des gebondeten Wafers sein. Eine abgesenkte Prozesstemperatur ermöglicht, dass eine polykristalline SiC-Schicht durch Dampfphasenepitaxie auf einkristallinem Silizium gewachsen wird. Hierbei ist unter einer „polykristallinen SiC-Schicht“ zum Beispiel eine Schicht zu verstehen, welche insgesamt durch eine polykristalline β-SiC-Schicht gebildet ist, oder eine polykristalline SiC-Schicht, in welcher verschiedene Kristallorientierungen, wie zum Beispiel α/β-Orientierungen, gemischt sind. In another embodiment, a polycrystalline SiC layer may be formed on the second silicon wafer 20 be formed. In this case, the polycrystalline SiC layer may also be a carrier substrate of the bonded wafer. A lowered process temperature allows a polycrystalline SiC layer to be grown by vapor phase epitaxy on monocrystalline silicon. By "polycrystalline SiC layer" herein is meant, for example, a layer formed entirely by a polycrystalline β-SiC layer or a polycrystalline SiC layer in which various crystal orientations such as α / β orientations , are mixed.

Gemäß den oben beschriebenen Ausführungsbeispielen kann ein gebondeter SiC-Wafer erhalten werden, dessen Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist. Darüber hinaus weist einkristallines SiC, welches als eine aktive Schicht dient, einen hohe Kristallinität auf. Da eine Technik verwendet wird, bei welcher eine einkristalline SiC-Schicht durch Dampfphasenepitaxie auf einem Silizium-Wafer gewachsen wird, kann darüber hinaus auf effiziente Weise ein gebondeter einkristalliner SiC-Wafer mit einem großem Durchmesser von 200 mm oder mehr, oder sogar 300 mm oder mehr, hergestellt werden. According to the above-described embodiments, a bonded SiC wafer can be obtained whose device manufacturing process has a high degree of freedom and in which a leakage current is low after the formation of a device isolation region. Moreover, monocrystalline SiC serving as an active layer has high crystallinity. In addition, since a technique is used in which a single crystal SiC film is grown by vapor phase epitaxy on a silicon wafer, a bonded single crystal SiC wafer having a large diameter of 200 mm or more, or even 300 mm or more, can be efficiently produced more, are produced.

Gebondeter einkristalliner SiC-Wafer Bonded single crystal SiC wafer

Mit Bezug auf 1(H), 2(J) und 3(J) weisen gebondete SiC-Wafer 100, 200, 300 gemäß Ausführungsbeispielen jeweils ein Trägersubstrat 22, eine auf dem Trägersubstrat 22 ausgebildete isolierende Dünnschicht 24 und eine auf der isolierenden Dünnschicht 24 ausgebildete aktive Schicht auf. Die aktive Schicht ist bei dem gebondeten SiC-Wafer 100 durch eine einkristalline β-SiC-Schicht 12 gebildet, wohingegen die aktiven Schichten der gebondeten SiC-Wafer 200, 300 durch einkristalline α-SiC-Schichten 14 gebildet sind. Das Trägersubstrat 22 ist bei jedem Wafer durch eine einkristalline β-SiC-Schicht gebildet. Für solche gebondeten SiC-Wafer 100, 200 und 300 ist der Freiheitsgrad des Bauteilherstellungsprozesses hoch, und darüber hinaus ist nach der Ausbildung eines Bauteilisolierungsbereichs ein Leckstrom niedrig. Regarding 1 (H) . 2 (J) and 3 (J) have bonded SiC wafers 100 . 200 . 300 According to embodiments, in each case a carrier substrate 22 , one on the carrier substrate 22 formed insulating thin film 24 and one on the insulating thin film 24 trained active layer. The active layer is at the bonded SiC wafer 100 through a single crystalline β-SiC layer 12 whereas the active layers of the bonded SiC wafers are formed 200 . 300 by monocrystalline α-SiC layers 14 are formed. The carrier substrate 22 is formed by a single crystal β-SiC layer in each wafer. For such bonded SiC wafers 100 . 200 and 300 For example, the degree of freedom of the component manufacturing process is high, and moreover, leakage leakage current is low after the formation of a device isolation region.

Unter Verwendung eines Bonding-Prozesses, welcher eine Technik verwendet, bei welcher eine SiC-Schicht durch Dampfphasenepitaxie auf einem Silizium-Wafer gewachsen wird, können gebondete SiC-Wafer 100, 200 und 300 mit einem Durchmesser von 200 mm oder mehr hergestellt werden. Using a bonding process using a technique in which a SiC layer is grown by vapor phase epitaxy on a silicon wafer, bonded SiC wafers may be used 100 . 200 and 300 be made with a diameter of 200 mm or more.

Beispiele Examples

Beispiel 1 example 1

Gemäß dem in 1(A) bis 1(H) dargestellten Verfahren wurde ein gebondeter SiC-Wafer mit einem Durchmesser von 300 mm und einer darin eingebetteten isolierenden Schicht unter Verwendung einer in 4 dargestellten Vorrichtung bei dem Schritt der Dampfphasenepitaxie einer einkristallinen SiC-Schicht hergestellt. According to the in 1 (A) to 1 (H) A bonded SiC wafer having a diameter of 300 mm and an insulating layer embedded therein was used as shown in FIG 4 in the vapor phase epitaxy step of a monocrystalline SiC layer.

Zunächst wurde ein COP-freier, einkristalliner Silizium-Ingot, welcher durch das CZ-Verfahren gewachsen wurde, geschnitten und verarbeitet, um zwei (111)-Silizium-Wafer vom p-Typ (spezifischer Widerstand: 0,01 Ω cm, Sauerstoffkonzentration 1,3 × 1018 Atome/cm3) mit einem Durchmesser von 300 mm zu präparieren. First, a COP-free single crystal silicon ingot grown by the CZ method was cut and processed to form two p-type (111) silicon wafers (resistivity: 0.01 Ω · cm, oxygen concentration 1 , 3 × 10 18 atoms / cm 3 ) with a diameter of 300 mm to prepare.

Bei einer Temperatur eines ersten Silizium-Wafers von 900 °C wurden Methangas und Monosilangas in eine Plasmakammer geleitet, und eine einkristalline β-SiC-Schicht von 5 μm wurde durch Dampfphasenepitaxie auf dem Silizium-Wafer gewachsen, mit den folgenden Bedingungen innerhalb der Plasmakammer: Druck: 0,05 Pa; Pulsspannung: 750 V; Frequenz: 320 Hz und Pulsbreite: 183 μs. Die Beschleunigungsenergie von Siliziumionen betrug 105 eV, wohingegen die Beschleunigungsenergie von Kohlenstoffionen 45 eV betrug. At a temperature of a first silicon wafer of 900 ° C, methane gas and monosilane gas were introduced into a plasma chamber, and a 5 μm single crystalline β-SiC layer was grown by vapor phase epitaxy on the silicon wafer, with the following conditions within the plasma chamber: Pressure: 0.05 Pa; Pulse voltage: 750 V; Frequency: 320 Hz and pulse width: 183 μs. The acceleration energy of silicon ions was 105 eV, whereas the acceleration energy of carbon ions was 45 eV.

Es wurde auch unter denselben Bedingungen eine einkristalline β-SiC-Schicht von 500 μm durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer gewachsen. Die einkristalline β-SiC-Schicht wurde mit Wasserstoff und Sauerstoff in der Atomsphäre, bei einer Umgebungstemperatur von 1400 °C für vier Stunden einer Wärmebehandlung unterzogen, wodurch eine isolierende Dünnschicht von 1,2 μm ausgebildet wurde. Also, under the same conditions, a single crystal β-SiC layer of 500 μm was grown by vapor phase epitaxy on a second silicon wafer. The single crystalline β-SiC layer was subjected to heat treatment with hydrogen and oxygen in the atmosphere, at an ambient temperature of 1400 ° C for four hours, thereby forming an insulating thin film of 1.2 μm.

Als Nächstes wurden der erste Silizium-Wafer und der zweite Silizium-Wafer aneinander gebondet, um einen gebondeten Wafer zu erhalten. Die Wärmebehandlung wurde unter Bedingungen einer Sauerstoffatmosphäre, bei einer Umgebungstemperatur von 800 °C für zwei Stunden und bei einer Umgebungstemperatur von 1200 °C für eine weitere Stunde durchgeführt. Anschließend wurden der erste und zweite Silizium-Wafer von dem gebondeten Wafer entfernt, wobei eine Lösung verwendet wurde, in welcher eine gemischte Lösung aus Kaliumhydroxid und Natriumhydroxid mit deionisiertem Wasser verdünnt war. Zuletzt wurden die obere und untere Oberfläche des gebondeten Wafers poliert, wodurch ein gebondeter SiC-Wafer mit einer Dicke von 504 μm und einem Durchmesser von 300 mm erhalten wurde. Next, the first silicon wafer and the second silicon wafer were bonded together to obtain a bonded wafer. The heat treatment was carried out under oxygen atmosphere conditions, at an ambient temperature of 800 ° C for two hours, and at an ambient temperature of 1200 ° C for another hour. Subsequently, the first and second silicon wafers were removed from the bonded wafer using a solution in which a mixed solution of potassium hydroxide and sodium hydroxide was diluted with deionized water. Finally, the upper and lower surfaces of the bonded wafer were polished, whereby a bonded SiC wafer having a thickness of 504 μm and a diameter of 300 mm was obtained.

Die Kristallinität der aktiven Schicht des resultierenden gebondeten SiC-Wafers wurde unter Verwendung des PL-Verfahrens (PL: „Photolumineszenz“), XPS („X-ray Photoelectron Spectroscopy“ bzw. Röntgenphotoelektronenspektroskopie) und TEM-Beobachtung (TEM: „Transmissionselektronenmikroskopie“) ausgewertet. Es wurde so die Ausbildung von kubischem SiC bestätigt. The crystallinity of the active layer of the resulting bonded SiC wafer was measured using the PL method (PL: "Photoluminescence"), XPS ("X-ray Photoelectron Spectroscopy"), and TEM observation (TEM: "Transmission Electron Microscopy"). evaluated. This confirmed the formation of cubic SiC.

Beispiel 2 Example 2

Gemäß dem in 2(A) bis 2(J) dargestellten Verfahren wurde ein gebondeter SiC-Wafer mit einem Durchmesser von 300 μm und einer darin eingebetteten isolierenden Schicht unter Verwendung einer in 4 dargestellten Vorrichtung bei dem Schritt der Dampfphasenepitaxie einer einkristallinen SiC-Schicht hergestellt. According to the in 2 (A) to 2 (J) A bonded SiC wafer having a diameter of 300 .mu.m and an insulating layer embedded therein was used as shown in FIG 4 in the vapor phase epitaxy step of a monocrystalline SiC layer.

Zwei Silizium-Wafer wurden auf gleiche Weise wie diejenigen von Beispiel 1 präpariert. Bei einer Temperatur des ersten Silizium-Wafers von 900 °C wurden Methangas und Monosilangas in eine Plasmakammer geleitet, und eine einkristalline β-SiC-Schicht von 0,5 μm wurde durch Dampfphasenepitaxie auf dem Silizium-Wafer gewachsen, mit den folgenden Bedingungen innerhalb der Plasmakammer: Druck 0,07 Pa; Pulsspannung: 890 V; Frequenz: 290 Hz und Pulsbreite: 168 μs. Die Beschleunigungsenergie von Siliziumionen betrug 125 eV, wohingegen die Beschleunigungsenergie von Kohlenstoffionen 53 eV betrug. Two silicon wafers were prepared in the same manner as those of Example 1. At a temperature of the first silicon wafer of 900 ° C, methane gas and monosilane gas were introduced into a plasma chamber, and a 0.5 μm single crystalline β-SiC layer was grown by vapor phase epitaxy on the silicon wafer with the following conditions within the Plasma chamber: pressure 0.07 Pa; Pulse voltage: 890 V; Frequency: 290 Hz and pulse width: 168 μs. The acceleration energy of silicon ions was 125 eV, whereas the acceleration energy of carbon ions was 53 eV.

Anschließend wurde unter denselben Bedingungen wie bei Beispiel 1, außer dass die Temperatur des ersten Silizium-Wafers 1200 °C betrug, eine einkristalline α-SiC-Schicht von 5 μm auf der einkristallinen β-SiC-Schicht gewachsen. Subsequently, under the same conditions as in Example 1, except that the temperature of the first silicon wafer was 1200 ° C, a single-crystal α-SiC layer of 5 μm was grown on the β-SiC single crystalline layer.

Unter denselben Bedingungen wie diejenigen zur Ausbildung der einkristallinen β-SiC-Schicht auf dem ersten Silizium-Wafer wurde eine weitere einkristalline β-SiC-Schicht von 500 μm durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer gewachsen. Danach wurden die Ausbildung einer isolierenden Dünnschicht, der Bonding-Schritt und das Entfernen des ersten und zweiten Silizium-Wafers auf dieselbe Weise durchgeführt wie bei Beispiel 1. Die einkristalline β-SiC-Schicht von 0,5 μm wurde dann durch Schleifen und Polieren entfernt. Zuletzt wurden die obere und untere Oberfläche des gebondeten Wafers poliert, wodurch ein gebondeter SiC-Wafer mit einer Dicke von 503 μm und einem Durchmesser von 300 mm erhalten wurde. Under the same conditions as those for forming the single crystalline β-SiC layer on the first silicon wafer, another 500 μm single crystalline β-SiC layer was grown by vapor phase epitaxy on the second silicon wafer. Thereafter, the formation of an insulating thin film, the bonding step, and the removal of the first and second silicon wafers were carried out in the same manner as in Example 1. The 0.5 μm single crystalline β-SiC layer was then removed by grinding and polishing. Finally, the upper and lower surfaces of the bonded wafer were polished, whereby a bonded SiC wafer having a thickness of 503 μm and a diameter of 300 mm was obtained.

Die Kristallinität der aktiven Schicht des resultierenden gebondeten SiC-Wafers wurde unter Verwendung des PL-Verfahrens, XPS und TEM-Beobachtung ausgewertet. So konnte die Ausbildung von hexagonalem 4H-SiC bestätigt werden. The crystallinity of the active layer of the resulting bonded SiC wafer was evaluated using the PL method, XPS and TEM observation. Thus, the formation of hexagonal 4H-SiC could be confirmed.

Beispiel 3 Example 3

Gemäß dem in 3(A) bis 3(J) dargestellten Verfahren wurde ein gebondeter SiC-Wafer mit einem Durchmesser von 300 mm und einer darin eingebetteten isolierenden Schicht unter Verwendung einer in 4 dargestellten Vorrichtung bei dem Schritt der Dampfphasenepitaxie einer einkristallinen SiC-Schicht hergestellt. According to the in 3 (A) to 3 (J) A bonded SiC wafer having a diameter of 300 mm and an insulating layer embedded therein was used as shown in FIG 4 in the vapor phase epitaxy step of a monocrystalline SiC layer.

Zwei Silizium-Wafer wurden auf dieselbe Weise wie bei Beispiel 1 präpariert. Der erste Silizium-Wafer wurde unter den folgenden Bedingungen karbonisiert: Propangas und Wasserstoffgas wurden in einen Wärmebehandlungsofen eingeführt, und die Karbonisierung wurde in der Kohlenstoffatmosphäre bei einer Temperatur des ersten Silizium-Wafers von 1200°C für drei Minuten durchgeführt. Ein Oberflächenabschnitt (20 nm) des ersten Silizium-Wafers wurde zu einer einkristallinen β-SiC-Schicht. Two silicon wafers were prepared in the same manner as in Example 1. The first silicon wafer was carbonized under the following conditions: propane gas and hydrogen gas were introduced into a heat treatment furnace, and carbonization was carried out in the carbon atmosphere at a temperature of the first silicon wafer of 1200 ° C. for three minutes. A surface portion (20 nm) of the first silicon wafer became a single crystalline β-SiC layer.

Bei einer Temperatur des ersten Silizium-Wafers von 1200 °C wurden Methangas und Monosilangas in eine Plasmakammer geleitet, und eine einkristalline α-SiC-Schicht von 5 μm wurde durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht des ersten Silizum-Wafers gewachsen, mit den folgenden Bedingungen in der Plasmakammer: Druck: 0,1 Pa, Pulsspannung: 940 V; Frequenz: 270 Hz und Pulsbreite: 140 μs. Die Beschleunigungsenergie von Siliziumionen betrug 132 eV, wohingegen die Beschleunigungsenergie von Kohlenstoffionen 56 eV betrug. At a temperature of the first silicon wafer of 1200 ° C, methane gas and monosilane gas were introduced into a plasma chamber, and a 5 μm single crystalline α-SiC layer was grown by vapor phase epitaxy on the β-SiC monocrystalline layer of the first silicon wafer, with the following conditions in the plasma chamber: pressure: 0.1 Pa, pulse voltage: 940 V; Frequency: 270 Hz and pulse width: 140 μs. The acceleration energy of silicon ions was 132 eV, whereas the acceleration energy of carbon ions was 56 eV.

Unter denselben Bedingungen wie oben beschrieben, außer dass die Temperatur des zweiten Silizium-Wafers 900 °C betrug, wurde eine weitere einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer gewachsen. Danach wurden die Ausbildung einer isolierenden Dünnschicht und der Bonding-Schritt auf dieselbe Weise wie bei Beispiel 1 durchgeführt. Anschließend wurden die Siliziumteile des ersten Silizium-Wafers und des zweiten Silizium-Wafers von dem gebondeten Wafer entfernt, wobei eine Lösung verwendet wurde, bei welcher eine gemischte Lösung aus Kaliumhydroxid und Natriumhydroxid mit deionisiertem Wasser verdünnt war. Die einkristalline β-SiC-Schicht von 20 nm wurde dann durch Schleifen und Polieren entfernt. Zuletzt wurden die obere und untere Oberfläche des gebondeten Wafers poliert, wodurch ein gebondeter SiC-Wafer mit einer Dicke von 503 μm und einem Durchmesser von 300 mm erhalten wurde. Under the same conditions as described above, except that the temperature of the second silicon wafer was 900 ° C, another β-SiC single crystal layer was grown by vapor phase epitaxy on the second silicon wafer. Thereafter, the formation of an insulating thin film and the bonding step were carried out in the same manner as in Example 1. Subsequently, the silicon parts of the first silicon wafer and the second silicon wafer were removed from the bonded wafer, using a solution in which a mixed solution of potassium hydroxide and sodium hydroxide was diluted with deionized water. The monocrystalline β-SiC layer of 20 nm was then removed by grinding and polishing. Finally, the upper and lower surfaces of the bonded wafer were polished, whereby a bonded SiC wafer having a thickness of 503 μm and a diameter of 300 mm was obtained.

Die Kristallinität der aktiven Schicht des resultierenden gebondeten SiC-Wafers wurde unter Verwendung des PL-Verfahrens, XPS und TEM-Beobachtung ausgewertet. So konnte die Ausbildung von hexagonalem 4H-SiC bestätigt werden. The crystallinity of the active layer of the resulting bonded SiC wafer was evaluated using the PL method, XPS and TEM observation. Thus, the formation of hexagonal 4H-SiC could be confirmed.

Vergleich von Leckströmen Comparison of leakage currents

Bauteilisolierungsbereiche wurden in einem durch ein Sublimationsverfahren hergestellten einkristallinen α-SiC-Wafer mit einem Durchmesser von 150 mm (Vergleichsbeispiel) und den gebondeten SiC-Wafern von Beispiel 1 bis 3 ausgebildet. Die Leckcharakteristiken der Bauteilisolierungsbereiche wurden verglichen. Die Bauteilisolierung in der vertikalen Richtung wurde bei dem SiC-Wafer des Vergleichsbeispiels durch pn-Übergänge bereitgestellt, wohingegen bei den gebondeten SiC-Wafern von Beispiel 1 bis 3 diese Bauteilisolierung durch eingebettete Oxiddünnschichten bereitgestellt wurde. Die Bauteilisolierung in der lateralen Richtung wurde bei allen Proben (Beispiel 1–3 und Vergleichsbeispiel) durch STI („Shallow Trench Isolation“ bzw. Grabenisolation) bereitgestellt. Device isolation regions were formed in a 150 mm diameter (comparative example) single crystalline α-SiC wafer prepared by a sublimation method and the bonded SiC wafers of Examples 1 to 3. The leakage characteristics of the device isolation regions were compared. The device isolation in the vertical direction was provided by pn junctions in the SiC wafer of Comparative Example, whereas in the bonded SiC wafers of Example 1 to 3, this device isolation was provided by embedded oxide thin films. Component isolation in the lateral direction was provided by STI ("Shallow Trench Isolation") for all samples (Example 1-3 and Comparative Example).

Bei 200 °C wurde eine Spannung zwischen der oberen Oberflächenseite des Wafers und der Rückseite der unteren Oberfläche des Wafers angelegt, wo der Bauteilisolierungsbereich ausgebildet war, wobei die untere Oberfläche des Wafers geerdet war, und dann wurde der in den Isolierungsbereich schließende Leckstrom gemessen. Als Ergebnis wurde festgestellt, dass bei den gebondeten SiC-Wafern von Beispiel 1 bis 3 der Leckstrom niedriger war als bei dem SiC-Wafer des Vergleichsbeispiels. At 200 ° C, a voltage was applied between the upper surface side of the wafer and the back surface of the lower surface of the wafer where the device isolation region was formed with the lower surface of the wafer grounded, and then the leakage current closing in the isolation region was measured. As a result, it was found that in the bonded SiC wafers of Example 1 to 3, the leakage current was lower than that of the SiC wafer of the comparative example.

Als Nächstes wurden drei SiC-Wafer entsprechende jedem der Beispiele und dem Vergleichsbeispiel hergestellt, und deren Oberflächenintegrität wurde unter Verwendung einer Laserstreuung-Defektinspektionsvorrichtung ausgewertet. Die Anzahl von Defekten mit einer Größe von 10 μm oder mehr in jedem Wafer (Anzahl/cm2) wurde bestimmt. Die Ergebnisse sind in Tabelle 1 dargestellt. Tabelle 1 zeigt, dass bei Beispiel 1 bis 3 sowie bei dem Vergleichsbeispiel eine hohe Kristallinität erreicht wurde. Tabelle 1 Beispiel 1 Beispiel 2 Beispiel 3 Vergleichsbeispiel Erster SiC-Wafer 1,02 0,93 0,87 0,89 Zweiter SiC-Wafer 0,84 1,03 0,79 1,03 Dritter SiC-Wafer 0,91 0,83 1,02 0,87 (Einheit: Anzahl/cm2) Next, three SiC wafers corresponding to each of the examples and the comparative example were prepared, and their surface integrity was evaluated using a laser scattering defect inspection device. The number of defects having a size of 10 μm or more in each wafer (number / cm 2 ) was determined. The results are shown in Table 1. Table 1 shows that in Examples 1 to 3 and in the Comparative Example, a high crystallinity was achieved. Table 1 example 1 Example 2 Example 3 Comparative example First SiC wafer 1.02 0.93 0.87 0.89 Second SiC wafer 0.84 1.03 0.79 1.03 Third SiC wafer 0.91 0.83 1.02 0.87 (Unit: number / cm 2 )

INDUSTRIELLE ANWENDBARKEIT INDUSTRIAL APPLICABILITY

Es können ein gebondeter einkristalliner SiC-Wafer, bei welchem ein Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist, sowie ein Verfahren zur Herstellung desselben bereitgestellt werden. A bonded SiC single crystal wafer in which a device manufacturing process has a high degree of freedom and in which a leakage current after the formation of a device isolation region is low, and a method of manufacturing the same can be provided.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

10 10
erster Silizium-Wafer first silicon wafer
10A 10A
einkristalline β-SiC-Schicht single crystalline β-SiC layer
12 12
einkristalline β-SiC-Schicht (erste SiC-Schicht) single crystal β-SiC layer (first SiC layer)
14 14
einkristalline α-SiC-Schicht (erste SiC-Schicht) single crystal α-SiC layer (first SiC layer)
20 20
zweiter Silizium-Wafer second silicon wafer
22 22
zweite einkristalline β-SiC-Schicht (zweite SiC-Schicht) second single crystal β-SiC layer (second SiC layer)
24 24
isolierende Dünnschicht insulating thin film
30, 32, 34 30, 32, 34
gebondeter Wafer bonded wafer
100, 200, 300 100, 200, 300
gebondeter SiC-Wafer bonded SiC wafer
40 40
Plasmaionen-Bestrahlungsvorrichtung Plasma ion irradiation device
41 41
Plasmakammer plasma chamber
42 42
Gaseinlass gas inlet
43 43
Vakuumpumpe vacuum pump
44 44
Pulsspannungsanwendungsmittel Pulse voltage application means
45 45
Waferhaltetisch Wafer chuck
46 46
Heizung heater

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2006-228763 A [0003] JP 2006-228763A [0003]

Claims (11)

Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300), umfassend: einen ersten Schritt, bei welchem eine erste SiC-Schicht (12; 14) durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer (10) gewachsen wird; einen zweiten Schritt, bei welchem eine zweite SiC-Schicht (22) durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer (20) gewachsen wird; einen Schritt, bei welchem eine isolierende Dünnschicht (24) auf der ersten SiC-Schicht (12; 14) oder der zweiten SiC-Schicht (22) ausgebildet wird; einen Schritt, bei welchem der erste Silizium-Wafer (10) und der zweite Silizium-Wafer (20) derart gebondet werden, dass die isolierende Dünnschicht (24) sich zwischen der ersten SiC-Schicht (12; 14) und der zweiten SiC-Schicht (22) befindet, wodurch ein gebondeter Wafer (30, 32, 34) erhalten wird, einen Schritt, bei welchem der erste Silizium-Wafer (10) von dem gebondeten Wafer (30; 32; 34) entfernt wird; und einen Schritt, bei welchem der zweite Silizium-Wafer (20) vor oder nach dem Bonding-Vorgang entfernt wird, wodurch ein gebondeter SiC-Wafer (100; 200; 300) erhalten wird, bei welchem die erste SiC-Schicht (12; 14) eine aktive Schicht ist und die zweite SiC-Schicht (22) ein Trägersubstrat ist. Method for producing a bonded SiC wafer ( 100 ; 200 ; 300 ), comprising: a first step in which a first SiC layer ( 12 ; 14 ) by vapor phase epitaxy on a first silicon wafer ( 10 ) is grown; a second step in which a second SiC layer ( 22 ) by vapor phase epitaxy on a second silicon wafer ( 20 ) is grown; a step in which an insulating thin film ( 24 ) on the first SiC layer ( 12 ; 14 ) or the second SiC layer ( 22 ) is formed; a step in which the first silicon wafer ( 10 ) and the second silicon wafer ( 20 ) are bonded in such a way that the insulating thin film ( 24 ) between the first SiC layer ( 12 ; 14 ) and the second SiC layer ( 22 ), whereby a bonded wafer ( 30 . 32 . 34 ), a step in which the first silicon wafer ( 10 ) of the bonded wafer ( 30 ; 32 ; 34 ) Will get removed; and a step in which the second silicon wafer ( 20 ) is removed before or after the bonding process, whereby a bonded SiC wafer ( 100 ; 200 ; 300 ), in which the first SiC layer ( 12 ; 14 ) is an active layer and the second SiC layer ( 22 ) is a carrier substrate. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100) nach Anspruch 1, wobei bei dem ersten Schritt eine einkristalline β-SiC-Schicht (12) durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer (10) gewachsen wird, wodurch ein gebondeter SiC-Wafer (100) erhalten wird, bei welchem die einkristalline β-SiC-Schicht (12) die aktive Schicht ist. Method for producing a bonded SiC wafer ( 100 ) according to claim 1, wherein in the first step a single crystalline β-SiC layer ( 12 ) by vapor phase epitaxy on the first silicon wafer ( 10 ), whereby a bonded SiC wafer ( 100 ) in which the β-SiC monocrystalline layer ( 12 ) is the active layer. Verfahren zur Herstellung eines gebondeten SiC-Wafers (200) nach Anspruch 1, wobei bei dem ersten Schritt eine einkristalline β-SiC-Schicht (12) durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer (10) gewachsen wird und anschließend eine einkristalline α-SiC-Schicht (14) durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht (12) gewachsen wird, und nach Entfernen des ersten Silizium-Wafers (10) von dem gebondeten Wafer (32) die einkristalline β-SiC-Schicht (12) entfernt wird, wodurch ein gebondeter SiC-Wafer (200) hergestellt wird, bei welchem die einkristalline α-SiC-Schicht (14) die aktive Schicht ist. Method for producing a bonded SiC wafer ( 200 ) according to claim 1, wherein in the first step a single crystalline β-SiC layer ( 12 ) by vapor phase epitaxy on the first silicon wafer ( 10 ) is grown and then a single crystalline α-SiC layer ( 14 ) by vapor phase epitaxy on the monocrystalline β-SiC layer ( 12 ) and after removal of the first silicon wafer ( 10 ) of the bonded wafer ( 32 ) the monocrystalline β-SiC layer ( 12 ), whereby a bonded SiC wafer ( 200 ) in which the monocrystalline α-SiC layer ( 14 ) is the active layer. Verfahren zur Herstellung eines gebondeten SiC-Wafers (300) nach Anspruch 1, wobei vor dem ersten Schritt der erste Silizium-Wafer (10) karbonisiert wird, um eine einkristalline β-SiC-Schicht (10A) in einem Oberflächenabschnitt des ersten Silizium-Wafers (10) auszubilden, und bei dem ersten Schritt eine einkristalline α-SiC-Schicht (14) durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht (10A) des ersten Silizium-Wafers (10) gewachsen wird, wodurch ein gebondeter SiC-Wafer (300) hergestellt wird, bei welchem die einkristalline α-SiC-Schicht (14) die aktive Schicht ist. Method for producing a bonded SiC wafer ( 300 ) according to claim 1, wherein prior to the first step, the first silicon wafer ( 10 ) is carbonized to form a single crystalline β-SiC layer ( 10A ) in a surface portion of the first silicon wafer ( 10 ), and in the first step a single crystal α-SiC layer ( 14 ) by vapor phase epitaxy on the monocrystalline β-SiC layer ( 10A ) of the first silicon wafer ( 10 ), whereby a bonded SiC wafer ( 300 ) in which the monocrystalline α-SiC layer ( 14 ) is the active layer. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300) nach einem der Ansprüche 1–4, wobei bei dem zweiten Schritt eine einkristalline β-SiC-Schicht oder eine polykristalline SiC-Schicht durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer (20) gewachsen wird, wodurch ein gebondeter SiC-Wafer (100; 200; 300) hergestellt wird, bei welchem die einkristalline β-SiC-Schicht oder die polykristalline SiC-Schicht das Trägersubstrat ist. Method for producing a bonded SiC wafer ( 100 ; 200 ; 300 ) according to any one of claims 1-4, wherein in the second step, a single crystalline β-SiC layer or a polycrystalline SiC layer by vapor phase epitaxy on the second silicon wafer ( 20 ), whereby a bonded SiC wafer ( 100 ; 200 ; 300 ) in which the β-SiC monocrystalline layer or the SiC polycrystalline layer is the supporting substrate. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300) nach einem der Ansprüche 1–5, wobei bei der Dampfphasenepitaxie des ersten Schritts oder des zweiten Schritts, während die Temperatur des ersten Silizium-Wafers (10) oder zweiten Silizium-Wafers (20) bei einer Temperatur unterhalb des Schmelzpunkts von Silizium gehalten wird, ein Kohlenstoff und Silizium enthaltendes Quellgas ionisiert wird und der erste Silizium-Wafer (10) bzw. zweite Silizium-Wafer (20) mit beschleunigten Ionen des Quellgases bestrahlt wird. Method for producing a bonded SiC wafer ( 100 ; 200 ; 300 ) according to any one of claims 1-5, wherein in the vapor phase epitaxy of the first step or the second step, while the temperature of the first silicon wafer ( 10 ) or second silicon wafer ( 20 ) is maintained at a temperature below the melting point of silicon, a carbon and silicon-containing source gas is ionized and the first silicon wafer ( 10 ) or second silicon wafer ( 20 ) is irradiated with accelerated ions of the source gas. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300) nach einem der Ansprüche 1–6, wobei bei dem ersten oder zweiten Schritt: der erste Silizium-Wafer (10) oder zweite Silizium-Wafer (20) an einem Waferhaltetisch (45) in einer Kammer (41) befestigt ist, der Druck innerhalb der Kammer (41) reduziert wird und das Quellgas dann in die Kammer (41) eingeführt wird, und nach Aufheizen des ersten Silizium-Wafers (10) bzw. zweiten Silizium-Wafers (20) eine Pulsspannung an den ersten Silizium-Wafer (10) bzw. zweiten Silizium-Wafer (20) angelegt wird, wodurch, während ein Plasma des Quellgases erzeugt wird, Ionen des Plasmas in Richtung des ersten Silizium-Wafers (10) bzw. zweiten Silizium-Wafers (20) beschleunigt werden. Method for producing a bonded SiC wafer ( 100 ; 200 ; 300 ) according to any one of claims 1-6, wherein in the first or second step: the first silicon wafer ( 10 ) or second silicon wafers ( 20 ) on a wafer holding table ( 45 ) in a chamber ( 41 ), the pressure within the chamber ( 41 ) and then the source gas into the chamber ( 41 ), and after heating the first silicon wafer ( 10 ) or second silicon wafer ( 20 ) a pulse voltage to the first silicon wafer ( 10 ) or second silicon wafer ( 20 ) is applied, whereby, while a plasma of the source gas is generated, ions of the plasma in the direction of the first silicon wafer ( 10 ) or second silicon wafer ( 20 ) are accelerated. Gebondeter SiC-Wafer (100; 200; 300) mit einem Durchmesser von 200 mm oder mehr, umfassend ein Trägersubstrat (22), eine auf dem Trägersubstrat (22) ausgebildete isolierende Dünnschicht (24) und eine auf der isolierenden Dünnschicht (24) ausgebildete aktive Schicht (12; 14), wobei sowohl das Trägersubstrat (22) als auch die aktive Schicht (12; 14) durch SiC-Schichten gebildet sind. Bonded SiC wafer ( 100 ; 200 ; 300 ) with a diameter of 200 mm or more, comprising a carrier substrate ( 22 ), one on the carrier substrate ( 22 ) formed insulating thin film ( 24 ) and one on the insulating thin film ( 24 ) formed active layer ( 12 ; 14 ), wherein both the carrier substrate ( 22 ) as well as the active layer ( 12 ; 14 ) are formed by SiC layers. Gebondeter SiC-Wafer (100) nach Anspruch 8, wobei die aktive Schicht (12) durch eine einkristalline β-SiC-Schicht gebildet ist. Bonded SiC wafer ( 100 ) according to claim 8, wherein the active layer ( 12 ) is formed by a single crystalline β-SiC layer. Gebondeter SiC-Wafer (200; 300) nach Anspruch 8, wobei die aktive Schicht (14) durch eine einkristalline α-SiC-Schicht gebildet ist. Bonded SiC wafer ( 200 ; 300 ) according to claim 8, wherein the active layer ( 14 ) is formed by a single crystalline α-SiC layer. Gebondeter SiC-Wafer (100; 200; 300) nach einem der Ansprüche 8–10, wobei das Trägersubstrat (22) durch eine einkristalline β-SiC-Schicht oder eine polykristalline SiC-Schicht gebildet ist. Bonded SiC wafer ( 100 ; 200 ; 300 ) according to one of claims 8-10, wherein the carrier substrate ( 22 ) is formed by a single crystalline β-SiC layer or a polycrystalline SiC layer.
DE102015218218.5A 2014-09-22 2015-09-22 Method for producing a bonded SiC wafer Active DE102015218218B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-192696 2014-09-22
JP2014192696A JP6500378B2 (en) 2014-09-22 2014-09-22 Method of manufacturing bonded SiC wafer and bonded SiC wafer

Publications (2)

Publication Number Publication Date
DE102015218218A1 true DE102015218218A1 (en) 2016-03-24
DE102015218218B4 DE102015218218B4 (en) 2019-10-24

Family

ID=55445015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015218218.5A Active DE102015218218B4 (en) 2014-09-22 2015-09-22 Method for producing a bonded SiC wafer

Country Status (2)

Country Link
JP (1) JP6500378B2 (en)
DE (1) DE102015218218B4 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019063413A1 (en) * 2017-09-29 2019-04-04 Psc Technologies Gmbh METHOD FOR PRODUCING A SILICON CARBIDE-PROOF NITROGEN-FREE LAYER
FR3085538A1 (en) * 2018-09-05 2020-03-06 Sumco Corporation SOI WAFER AND METHOD FOR PRODUCING THE SAME
US20250179685A1 (en) * 2023-12-01 2025-06-05 Hewlett Packard Enterprise Development Lp Silicon carbide platforms and the manufacture thereof through silicon carbide epitaxy on silicon

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7463911B2 (en) * 2020-08-26 2024-04-09 信越半導体株式会社 Method for manufacturing silicon single crystal substrate and method for manufacturing silicon epitaxial wafer
JP2025000236A (en) 2023-06-19 2025-01-07 信越半導体株式会社 METHOD FOR MANUFACTURING SiC SUBSTRATE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, SiC SUBSTRATE, AND SEMICONDUCTOR DEVICE

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228763A (en) 2005-02-15 2006-08-31 Air Water Inc Method for producing single crystal SiC substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067594B2 (en) * 1987-11-20 1994-01-26 富士通株式会社 Method for manufacturing semiconductor substrate
JPH05326683A (en) * 1992-05-19 1993-12-10 Rohm Co Ltd Manufacutre of soi substrate
FR2835095B1 (en) * 2002-01-22 2005-03-18 PROCESS FOR PREPARING SEPARABLE SEMICONDUCTOR ASSEMBLIES, IN PARTICULAR FOR FORMING SUBSTRATES FOR ELECTRONICS, OPTOELECTRIC, AND OPTICS
JP2003282845A (en) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp Method of manufacturing silicon carbide substrate, silicon carbide substrate manufactured by the method, and method of manufacturing Schottky barrier diode and silicon carbide thin film
DE102010029755B4 (en) * 2010-06-07 2023-09-21 Sicrystal Gmbh Manufacturing process for a SiC bulk single crystal without facet and single crystal SiC substrate with homogeneous resistance distribution
JP2014037325A (en) * 2012-08-14 2014-02-27 Sumitomo Electric Ind Ltd Method for producing silicon carbide substrate and seed substrate used for the method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228763A (en) 2005-02-15 2006-08-31 Air Water Inc Method for producing single crystal SiC substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019063413A1 (en) * 2017-09-29 2019-04-04 Psc Technologies Gmbh METHOD FOR PRODUCING A SILICON CARBIDE-PROOF NITROGEN-FREE LAYER
FR3085538A1 (en) * 2018-09-05 2020-03-06 Sumco Corporation SOI WAFER AND METHOD FOR PRODUCING THE SAME
US20250179685A1 (en) * 2023-12-01 2025-06-05 Hewlett Packard Enterprise Development Lp Silicon carbide platforms and the manufacture thereof through silicon carbide epitaxy on silicon

Also Published As

Publication number Publication date
JP2016063198A (en) 2016-04-25
JP6500378B2 (en) 2019-04-17
DE102015218218B4 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
DE102007047231B4 (en) Silicon carbide semiconductor device and process for its production
DE112013005407B4 (en) Method for producing semiconductor epitaxial wafers, semiconductor epitaxial wafers, and method for producing solid-state image sensor devices
DE102015103810B4 (en) Fabrication of semiconductor devices with creation and annealing of radiation-induced crystal defects
DE112013006661B4 (en) Method of making a SIC epitaxial wafer
DE102015218218B4 (en) Method for producing a bonded SiC wafer
DE112019006396B4 (en) FREE-STANDING POLYCRYSTALLINE DIAMOND SUBSTRATE AND METHOD OF MAKING THE SAME
DE102015202131B4 (en) A method of manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device
DE102014108352A1 (en) Method for depositing a crystal layer at low temperatures, in particular a photoluminescent IV-IV layer on an IV substrate, and an optoelectronic component having such a layer
DE112014005494T5 (en) A method of manufacturing a semiconductor epitaxial wafer, a semiconductor epitaxial wafer, and a method of manufacturing a solid state image sensor
DE102017201744B4 (en) Method of manufacturing a silicon carbide epitaxial wafer, method of manufacturing a silicon carbide semiconductor device and apparatus for manufacturing a silicon carbide epitaxial wafer
CN106062937B (en) Epitaxial wafer manufacturing method and epitaxial wafer
DE112013005401T5 (en) A method of making semiconductor epitaxial wafers, semiconductor epitaxial wafers, and methods of fabricating solid state image sensing devices
DE102015216064A1 (en) A method of manufacturing a silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
DE102006004870A1 (en) Semiconductor layer structure and method for producing a semiconductor layer structure
CN103534792A (en) Process for producing semiconductor device and semiconductor device
DE102016115436A1 (en) Process for growing monocrystalline silicon and a monocrystalline silicon ingot produced therefrom
DE112018002163B4 (en) Method of manufacturing a silicon single crystal, method of manufacturing an epitaxial silicon wafer, silicon single crystal, and epitaxial silicon wafer
DE112019004412T5 (en) Method for evaluating the carbon concentration of a silicon sample, method for evaluating the silicon wafer manufacturing process, method for manufacturing a silicon wafer and method for manufacturing a silicon single crystal ingot
WO1999017345A1 (en) Method for thermal curing of implantation-doped silicon carbide semiconductors
DE102021113253B4 (en) Method for producing a silicon carbide epitaxial wafer
DE102015115961B4 (en) Process for the production of a monocrystalline SiC wafer
DE10393440T5 (en) Process for treating semiconductor material
DE102016212534B4 (en) Manufacturing method and apparatus for manufacturing a silicon carbide epitaxial wafer
JP6597493B2 (en) Manufacturing method of pn junction silicon wafer
DE112010002747B4 (en) Method of manufacturing a silicon epitaxial wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021840000

Ipc: H10D0086010000