DE102016111237B3 - Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung - Google Patents

Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung Download PDF

Info

Publication number
DE102016111237B3
DE102016111237B3 DE102016111237.2A DE102016111237A DE102016111237B3 DE 102016111237 B3 DE102016111237 B3 DE 102016111237B3 DE 102016111237 A DE102016111237 A DE 102016111237A DE 102016111237 B3 DE102016111237 B3 DE 102016111237B3
Authority
DE
Germany
Prior art keywords
nanowire
contact
gate
substrate
reconfigurable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102016111237.2A
Other languages
English (en)
Inventor
Tim Baldauf
André Heinzig
Walter Michael Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universitaet Dresden
Namlab GmbH
Original Assignee
Technische Universitaet Dresden
Namlab GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Dresden, Namlab GmbH filed Critical Technische Universitaet Dresden
Priority to DE102016111237.2A priority Critical patent/DE102016111237B3/de
Priority to US15/627,533 priority patent/US10347760B2/en
Application granted granted Critical
Publication of DE102016111237B3 publication Critical patent/DE102016111237B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having one-dimensional [1D] charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/205—Nanosized electrodes, e.g. nanowire electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Materials Engineering (AREA)

Abstract

Die Erfindung betrifft einen rekonfigurierbaren Feldeffekt-Transistor (RFET) umfassend einen Nanodraht, wobei ein erstes Ende des Nanodrahtes als ein Source-Kontakt und ein zweites Ende des Nanodrahtes als ein Drain-Kontakt ausgebildet ist, sowie einen den Nanodraht im Querschnitt teilweise umschließender omega-förmiger Gate-Kontakt, sowie ein Verfahren zur Herstellung des RFETs und ein Nanodraht-Array sowie dessen dynamische rekonfigurierbare Ansteuerung. Die Aufgabe, CMOS-Schaltkreise mit einer erweiterten Funktionalität und einer kompakteren Bauweise zu realisieren, wird dadurch gelöst, dass der Nanodraht entlang seines Querschnittes in zwei Nanodraht-Teile geteilt ist, wobei jeder Nanodraht-Teil jeweils einen Schottky-Kontakt und einen Gate-Kontakt aufweist und die zwei Nanodraht-Teile über ein gemeinsames Substrat miteinander verbunden und senkrecht auf dem Substrat stehend ausgebildet sind. Das Nanodraht-Array, welches mindestens zwei erfindungsgemäße Nanodraht-Teile umfasst, löst die Aufgabe dadurch, dass zwischen den Nanodraht-Teilen in dem eine Substratebene aufspannenden Substrat jeweils ein Top-Gate-Kontakt und / oder ein Back-Gate-Kontakt ausbildbar ist.

Description

  • Die Erfindung betrifft einen rekonfigurierbaren Feldeffekt-Transistor (RFET) umfassend einen Nanodraht, wobei ein erstes Ende des Nanodrahtes als ein Source-Kontakt und ein zweites Ende des Nanodrahtes als ein Drain-Kontakt ausgebildet ist, sowie einen den Nanodraht im Querschnitt teilweise umschließenden omega-förmigen Gate-Kontakt.
  • Die Erfindung betrifft auch ein Verfahren zur Herstellung des rekonfigurierbaren Feldeffekt-Transistors.
  • Die Erfindung betrifft weiterhin ein Nanodraht-Array und ein Verfahren zur rekonfigurierbaren Ansteuerung desselben.
  • Bisher konnte über die Skalierung von hochintegrierten Schaltungen gemäß dem Gesetz von MOORE ca. aller zwei Jahre die Fläche der herkömmlichen Bauelemente halbiert und somit ihre Anzahl und die damit verbundene Funktionalität einer Schaltung verdoppelt werden. Die klassische Skalierung der planaren CMOS-Feldeffekttransistoren (CMOSFETs) basierend auf Silizium hat jedoch die physikalischen Grenzen erreicht. Der Übergang zu dreidimensionalen Multi-gate-strukturen (FinFETs) sichert vorerst die weitere Skalierung der Bauelemente und damit das Gesetz von MOORE. Aber auch diese FinFETs können nicht beliebig verkleinert werden und erreichen in absehbarer Zeit ihre physikalischen Grenzen. Somit sind alternative Ansätze zur Erhöhung der Integration bzw. Funktionalität im Vergleich zur klassischen Skalierung zwingend erforderlich.
  • Eine mögliche Alternative stellt die funktionale Erweiterung von Schaltelementen dar. Dabei können multifunktionale Geräte mit anpassungsfähiger Logik und Rechenblöcken zum Einsatz kommen, mit denen eine Steigerung der Funktionalität auch über das Ende der klassischen Skalierung nach MOORE gewährleistet werden kann.
  • Die klassischen CMOS-Schaltungen, bestehend aus n-(Elektronenleitend) und p-MOSFETs (Löcherleitend) sind dafür jedoch weniger geeignet, da die Polarität ihrer Transistoren durch ihren Herstellungsprozess und den dabei implantierten Dotanden fest vorgegeben ist, und damit die Schaltung nachträglich nicht mehr verändert werden kann.
  • Eine Funktionalitätssteigerung ist aber von horizontal rekonfigurierbaren Feldeffekt-Transistoren (RFET) bekannt, z.B. in „Entwicklung und Herstellung rekonfigurierbarer Nanodraht-Transistoren und Schaltungen", A. Heinzig, Diss. 2014. Die rekonfigurierbaren Feldeffekt-Transistoren basieren auf horizontal auf einem Substrat liegenden Silizium-Nanodrähten mit separat gegateten Schottky-Barrieren. Als Schottky-Barriere wird die Grenzfläche zwischen einem Metall und einem Halbleiter bezeichnet. Dabei kann in einer vereinfachten Betrachtungsweise angenommen werden, dass ein Metall und ein Halbleiter zusammengefügt werden, ohne dass sich die Elektronenstruktur durch die Metall-Halbleiter-Bindung im Festkörper von Metall und Halbleiter ändert. Geht man davon aus, dass die Austrittsarbeit des Metalls q·φm größer als die Elektronenaffinität des Halbleiters q·χ ist – was bei den meisten Metall-Halbleiter-Kombinationen erfüllt ist – so entsteht an der Grenzfläche zwischen der Fermikante WF des Metalls und der Leitungsband-Unterkante WL des Halbleiters eine Potenzialstufe mit einer von der Materialkombination abhängigen Höhe φB = φm – χ. Die Fermi-Energie WF des ungestörten (z.B. n-dotierten) Halbleiters liegt (außer bei entarteten Halbleitern) knapp unterhalb des Leitungsbands. Beim Kontakt zwischen Metall und Halbleiter kommt es zum Ladungsausgleich, die Fermi-Energien von Metall und Halbleitermaterial gleichen sich an, es gibt danach nur eine gemeinsame Fermi-Energie im thermodynamischem Gleichgewicht. Durch die unterschiedlichen Austrittsarbeiten der beiden Materialien kommt es zur Ladungsinfluenz an den beiden Oberflächen. An der Metalloberfläche sammeln sich Elektronen „–“, die aus der Halbleiteroberfläche abfließen und somit positive Störstellen im Halbleiter „+“ erzeugen. Es entstehen ein Potenzialwall und ein „Verbiegen“ der Bänder des Halbleiters. Über die Bandverbiegung können die Elektronen den Halbleiter verlassen, es entsteht eine sogenannte Verarmungszone W0 (engl. depletion zone), in der die potenzielle Energie der Elektronen im Leitungsband (Majoritätsladungsträger) hoch ist. Die Elektronen im Halbleiter haben, wie dargelegt, einen höheren Energiezustand als die Elektronen im Metall. Wird nun eine positive Spannung angelegt (negativer Pol am n-Typ-Halbleiter), werden Elektronen aus dem Halbleitermaterial in die Verarmungszone gedrängt und die Potentialbarriere wird kleiner. Elektronen können dann vom Halbleiter in das Metall fließen („Vorwärtsrichtung“, engl. forward bias). Legt man dagegen eine negative Spannung an (die nicht so groß ist, dass es zu einem Durchbruch kommt), werden die Elektronen noch stärker in Richtung des Metalls gezogen, die Dicke der Verarmungszone steigt („Sperrrichtung“, engl. reverse bias). Es kommt nur zu einem sehr kleinen Strom, weil einige wenige Elektronen des Metalls die Barriere durch thermische Anregung überwinden oder durch die Barriere „tunneln“ können (quantenmechanischer Tunneleffekt). Die schematischen Darstellungen einer Schottky-Barriere und eines RFETs sind in den 1 bzw. 2 dargestellt. Dabei sind WV das Energieniveau des Valenzbandes, WL die Energie-Unterkante des Leitungsbandes, φsc die Austrittsenergie des Halbleiters, q die elektrische Ladung und Vi die Energie des Vakuumniveaus. Bei dem RFET wird der Source- und Drain-Kontakt jeweils durch eine Schottky-Barriere gebildet, wobei ein Gate-Potential dazu verwendet wird, um direkt die vorherrschenden Ladungsträger in das Valenz- oder Leitungsband an der Stelle der Bandverbiegung zu injizieren. 2 zeigt die Elektronendichte eines Nanodraht-FETs im leitenden Zustand, wobei die Transistorstruktur entlang ihrer Längserstreckung in der Hälfte geschnitten dargestellt ist.
  • Im Fall von Silizium-Nanodrähten ist die Bildung einer scharfen, d.h. abrupten Metall-Halbleiter-Grenzfläche realisierbar. Im Gegensatz zu Bulk-Materialien kann durch die geringe Dimensionierung der Nanodrähte die elektrostatische Kontrolle der aktiven Bereiche (Metall-Halbleiter-Übergänge) wesentlich einfacher und effizienter erfolgen. Es sind drei verschiedene rekonfigurierbare Konzepte für Nanodraht-FETs bekannt, die von der Steuerung der Ladungsträgerauswahl und der Ladungsträgerkonzentration abhängen:
    • A) Selektive Ladungsträgerinjektion und Konzentrationskontrolle an den Kontakten;
    • B) Auswahl der Polarität an den Kontakten und Kontrolle der Ladungskonzentration im Kanal;
    • C) Ambipolarer Betrieb mit Ladungsträgerfilterung im Kanal. Die Konzepte sind in 3a) bis c) schematisch dargestellt.
  • Im Fall A) erfolgen die selektive Ladungsträgerinjektion und die Kontrolle der Ladungsträgerkonzentration direkt an den Source- und Drain-Kontakten 3 des RFETs 1. Zu diesem Zweck sind die Schottky-Barrieren an den Source- und Drain-Übergängen 3 unabhängig voneinander gegated und es wird kein Gate-Kontakt in der Mitte des Kanals benötigt. Auf der Drainkontakt-Seite kann ein Gate-Kontakt die unerwünschten Ladungsträger vor ihrem Eintritt in den Kanal blockieren, wodurch die Polarität des RFETs programmiert wird. Auf der Sourcekontakt-Seite wird der andere Gate-Kontakt zum Einstellen der Leitfähigkeit der anderen Ladungsträgerart verwendet (Steuerung des RFETs) (3a)
  • Im Fall B) werden beide Schottky-Übergänge 6 gleichzeitig gesteuert, wobei entweder Löcher (Vg < 0) oder Elektronen (Vg > 0) in dem Kanal angesammelt werden und damit die Polarität des RFETs programmiert wird. Mit einem zusätzlichen Gate-Kontakt 42 in der Mitte des Kanals 5 kann der Fluss der Ladungsträger vom Source- zum Drain-Kontakt 3 eingestellt (gesteuert) werden (3b).
  • Im Fall C) wird der gleiche Aufbau wie in Fall B) genutzt, nur dass die Gate-Kontakte 4 anders gesteuert werden. Werden der Source- und Drain-Anschluss 3 über einen gemeinsamen Gate-Kontakt 42 gleichzeitig angesteuert, entsteht eine ambipolare Charakteristik, wie in einem normalen FET mit einer Schottky-Barriere. Mit dem Gate-Kontakt 41 in der Mitte, d.h. zwischen dem Source- und Drain-Kontakt wird der RFET programmiert, d.h. durch die angelegte Spannung an diesem Gate-Kontakt 41 werden die unerwünschten Ladungsträger in der Mitte des Kanals 5 blockiert (3c).
  • Die drei beschriebenen Fälle zeigen, wie die Polarität des RFETs mit Hilfe eines zusätzlichen Programmier-Gates verändert werden kann, d.h. durch die angelegte Spannung am Programm-Gate-Kontakt kann ein unipolares n- oder p-Typ-Verhalten dynamisch programmiert werden. Somit kann der RFET sowohl als n- als auch als p-FET betrieben werden. Das bedeutet, dass die rekonfigurierbaren Nanodraht-Transistoren die elektrischen Eigenschaften von unipolaren n- und p-Typ Feldeffekt-Transistoren in einem einzigen Bauelement verbinden, wobei die Nanodraht-Transistoren nach der gleichen Technologie, Geometrie und Anordnung aufgebaut sind. Damit lässt sich nicht nur die technologische Komplexität reduzieren, sondern damit eröffnet sich die Möglichkeit einer dynamischen Programmierung von Schaltungsfunktionen auf der Geräteebene. Das bedeutet, dass eine feingradigere Rekonfiguration von komplexen Funktionen möglich ist. Dies ermöglicht eine Rekonfigurierbarkeit der Schaltungen und damit eine höhere Funktionalität bei gleichbleibender Anzahl der Bauelemente.
  • Nachteilig ist jedoch, dass die horizontalen RFETs durch die parallel liegenden Top-Gates (beispielsweise in Fall A und B) viel Platz benötigen, so dass weniger Bauelemente pro Fläche realisierbar sind. Eine kleinere Aktivfläche lässt zudem wenig Platz für die Toleranz einiger Herstellungsschritte, z.B. die Silizidierung der Drähte. Unter der Silizidierung wird im Bereich der Nanotechnologie das Einsintern einer Metallschicht, z.B. Wolfram, Titan, Tantal oder Nickel, in ein Siliziumsubstrat verstanden. Bei der Silizidierung, beispielsweise mit Nickel, reagiert das Nickel durch schnelles thermisches Tempern, z.B. bei einer Temperatur von 500°C, mit dem Silizium, wobei das Nickel in das Silizium eindringt.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung die vorliegend genannten Nachteile auszuräumen und zu verbessern, wobei CMOS-Schaltkreise mit einer erweiterten Funktionalität realisiert werden sollen sowie eine kompaktere Bauweise erreicht werden soll. Die Aufgabe wird anordnungsseitig dadurch gelöst, dass der Nanodraht entlang seines Querschnittes senkrecht zur Längserstreckung des Nanodrahtes in zwei Nanodraht-Teile geteilt ist, wobei jeder Nanodraht-Teil jeweils einen Schottky-Kontakt und einen Gate-Kontakt aufweist und die zwei Nanodraht-Teile über ein gemeinsames Substrat miteinander verbunden und senkrecht auf dem Substrat stehend ausgebildet sind.
  • Bei den senkrecht auf dem Substrat stehenden Nanodraht-Teilen wird der Aufbau auch als vertikale Integration des RFETs bezeichnet, da der aus dem Nanodraht gebildete Feldeffekt-Transistor nicht horizontal auf dem Substrat liegt, sondern der Source- und Drain-Kontakt des Feldeffekt-Transistors vom Substrat ausgesehen vertikal auf diesem aufgebaut ist. Auch die jeweiligen Gate-Kontakte befinden sich beabstandet zum Substrat am oberen Ende des Source- bzw. Drain-Kontaktes. Durch die vertikale Anordnung ist die Skalierung nicht mehr an die Transistorlänge gebunden. Im Gegensatz zum konventionellen CMOSFET erreicht der Strom, d.h. die Ladungsträger, die über eine Schottky-Barriere injiziert werden, über das gemeinsame Substrat die Kontakte (Source- oder / und Drain-Kontakt) und somit auch über Bereiche hinweg, die nicht gegatet sind, da der Ladungstransport vorrangig durch Diffusion der Ladungsträger gekennzeichnet ist. Zudem ist man bei der vertikalen Integration in der Höhe der Bauelemente recht frei. Das schafft wiederum Platz für Toleranzen, wie der Überlappung von Schottky-Barriere und Gate-Kontakt.
  • Wie die horizontalen, werden auch die vertikalen, d.h. senkrecht auf dem Substrat stehenden RFETs mit Hilfe des Programm-Gate-Kontaktes programmiert, d.h., ob sie p- oder n-leitend ausgebildet sind, und über den Kontroll-Gate-Kontakt gesteuert (spannungsgesteuerte Stromquelle).
  • Über das gemeinsame Substrat können beliebige vertikale Drähte zu einem Transistor kombiniert werden, wobei mindestens zwei Nanodraht-Teile einen rekonfigurierbaren Feldeffekt-Transistor bilden. Es können beliebig viele dieser Nanodraht-Teile auf dem Substrat angeordnet sein, wobei die Nanodraht-Transistoren zu einer gewünschten oder angestrebten Logik-Funktion zusammengeschaltet und programmiert werden können.
  • Zudem können mehrere vertikale Drähte bereits ein Bauelement bilden, wobei die Zusammenschaltung der Nanodrähte bestimmte Logikfunktionen für eine beliebige Anzahl an Eingangssignalen darstellen, wie eine ODER-Funktion und eine Multiplexer(MUX)-Funktion.
  • Vorteilhaft ist es, dass der Gate-Kontakt den Nanodraht-Teil im Querschnitt vollständig umschließend ausgebildet ist. Der den Nanodraht-Teil vollständig umschließende Gate-Kontakt wird erst durch den vertikalen Aufbau auf eine einfache Art und Weise realisierbar, wobei durch das vollumschließende Surround-Gate eine bessere Gate-Kontrolle im Vergleich zu dem horizontal integrierten Omega-Gate möglich ist, so dass verbesserte Schalteigenschaften erzielt werden. Die Bezeichnung Omega-Gate resultiert daraus, dass dieser Kontakt, wenn er in seinem Querschnitt betrachtet wird, wie der große griechische Buchstabe Ω aussieht.
  • Die Rekonfigurierbarkeit des FETs resultiert daraus, dass der Schottky-Kontakt an einem der Nanodraht-Teile in Anhängigkeit von einer Ansteuerung des jeweiligen Gate-Kontaktes und dem ausgebildeten Potentialverhältnis zwischen den jeweiligen Schottky-Kontakten entweder als Drain-Kontakt oder als Source-Kontakt ausgebildet ist bzw. wird. Welcher Schottky-Kontakt als Drain- oder als Source-Kontakt ausgebildet ist, hängt demnach von der Drain-Source-Spannung, d.h. von dem Potentialgefälle zwischen den ein RFET bildenden Schottky-Kontakten ab. Durch das beschriebene Potentialverhältnis sowie des Veränderbarkeit und Einstellbarkeit kann damit die Funktionsweise des jeweiligen Schottky-Kontaktes auch noch nachträglich geändert werden und ist nicht wie bei einem konventionellen CMOSFET durch die Dotierung fest vorgegeben, sondern veränderbar.
  • In einer Ausgestaltung des rekonfigurierbaren Feldeffekt-Transistors bestehen die Nanodraht-Teile aus Silizium und das Substrat ist als ein Silicon-on-isolator (SOI) Substrat ausgebildet ist. Die rekonfigurierbaren Feldeffekt-Transistoren können auch auf einem Germanium-Substrat realisiert werden.
  • Die Aufgabe wird anordnungsseitig ebenfalls durch ein Nanodraht-Array gelöst, wobei das Nanodraht-Array aus mindestens zwei der erfindungsgemäßen Nanodraht-Teile, die über ein gemeinsames Substrat miteinander verbunden und senkrecht auf dem Substrat stehend ausgebildet sind, gebildet wird. Das gemeinsame Substrat, d.h. die Substratfläche auf der die Nanodraht-Teile ausgebildet sind, kann über einen Shell-Trench-Isolation-Prozessschritt (STI-Prozess) auf einer Waferoberfläche strukturiert werden. Für das Nanodraht-Array sind zwischen den Nanodraht-Teilen in dem eine Substratebene aufspannenden Substrat jeweils ein Top-Gate-Kontakt und/oder ein Back-Gate-Kontakt ausbildbar. Ein Top-Gate-Kontakt ist auf der Substratoberseite, d.h. der Seite auf der die Nanodraht-Teile angeordnet sind, angeordnet, wohingegen ein Back-Gate-Kontakt auf der Substratrückseite, d.h. der den Nanodraht-Teilen abgewandten Seite des Substrates, angeordnet ist. Die in dem Nanodraht-Array angeordneten Nanodraht-Teile mit jeweils separat gegateten Schottky-Barrieren können beliebig kombiniert werden. Diese Bauelemente besitzen daher eine gesteigerte Funktionalität und Flexibilität und schaffen eine Vielzahl an Freiheitsgraden für die zukünftige Realisierung von Schaltkreisen. Durch die flexible Zusammenschaltung kann beispielsweise ein Bauelement mit logischen Funktionen, z.B. ODER-Funktion, MUX-Funktion realisiert werden, so dass eine gesteigerte Funktionalität einer einzigen in Hardware realisierten Schaltung erreicht wird.
  • In einer Ausgestaltung des Nanodraht-Arrays sind die Top-Gate-Kontakte und / oder Back-Gate-Kontakte auf der Substratebene linienförmig angeordnet, wobei mehr als zwei Top-Gate-Kontakte und / oder Back-Gate-Kontakte sich unter Bildung eines Rasterfeldes kreuzen und in einem Rasterfeldbereich jeweils ein Nanodraht-Teil angeordnet ist. Damit ist eine besonders hohe Flexibilität der Kombinations- und Beschaltungsmöglichkeiten der einzelnen Nanodraht-Teile mit- und zueinander möglich. Durch die Anordnung eines Top-Gate-Kontaktes und / oder Back-Gate-Kontaktes zwischen zwei Nanodraht-Teilen, die z.B. einen RFET bilden, kann eine Bandverbiegung erzeugt werden, so dass je nach zu realisierender Funktion entsprechende Ladungsträger an ihrem Transport von einem Transistor-Kontakt zu anderen behindert werden oder sich frei bewegen können.
  • Je nach Beschaltung der Nanodraht-Teile über den jeweiligen Gate-Kontakt und den Potentialverhältnissen der jeweiligen Schottky-Kontakte zu einander als auch über die Steuerung der Top-Gate-Kontakte und / oder Back-Gate-Kontakte ist das Nanodraht-Array als eine integrierte logische Schaltung ausgebildet. Durch die jeweilige Ansteuerung der Gate-Kontakte und das Potentialverhältnissen der jeweiligen Schottky-Kontakte zu einander kann die Funktionalität der Schaltung geändert werden und ist nicht wie bei konventionellen integrierten Schaltungen in CMOS-Technik aufgrund der einmal vorgenommenen Dotierung während des Herstellungsprozesses für immer festgelegt.
  • Die Aufgabe der vorliegenden Erfindung wird verfahrensseitig durch ein Verfahren zur Herstellung eines rekonfigurierbaren Feldeffekt-Transistors mit folgenden Schritten gelöst:
    Zunächst wird ein Nanodraht-Teil auf einem Silicon-On-Isolator(SOI)-Substrat gebildet. Auch ein Germanium-On-Isolator Substrat ist möglich. Das kann entweder mittels einer top-down-Ätzung, einem bottom-up-Wachstum oder einem In-Loch-Wachstum (In-hole-growth) erfolgen. Die Strukturierung der Substratfläche für die einzelnen sich ausbildenden RFETs erfolgt über einen Shell-Trend-Isolation-Prozess (STI). Bevor ein Gate-Oxid und ein Gate-Metall zur Bildung eines Gate-Kontaktes, der den Nanodraht-Teil im Querschnitt vollständig umschließend ausbildbar ist, abgeschieden wird, wird ein low-k Material als ein Abstandshalter zwischen dem SOI-Substrat und dem Gate-Kontakt aufgebracht. Dafür kann beispielsweise Tetraethylorthosilicat (kurz: TEOS) eingesetzt werden. Nach dem Aufwachsen bzw. Abscheiden des Gate-Oxides, wofür z.B. SiO2 / HfO als ferro-elektrisches Material verwendet werden kann und dem Aufbringen des Gate-Metalls (z.B. TiN durch Atomlagenabscheidung-ALD) wird ein zweites low-k Material, z.B. wieder TEOS zwischen dem Gate-Kontakt und einem Schottky-Kontakt, welcher nachfolgend entweder den Source- oder Drain-Kontakt bildet, abgeschieden. Besonders vorteilhaft bei dem erfindungsgemäßen Herstellungsverfahren ist, dass die Silizidierung des Schottky-Kontaktes als letzter Herstellungsschritt ausgeführt wird. Dies vereinfacht die Herstellung und erhöht die Zuverlässigkeit der Struktur, da die Notwendigkeit von nachfolgenden Prozessschritten, die weiterhin Einfluss auf die gebildeten Silizide nehmen, entfällt. Damit ist eine vereinfachte Integration der Schottky-Barrieren möglich. Weiterhin vorteilhaft ist, dass die Silizidierung selbstlimitierend ist. Damit kann die Lage der Schottky-Barrieren in Bezug auf ein vom Substrat entfernt ausgebildetes Ende des senkrecht auf dem Substrat stehenden Nanodraht-Teiles definiert und exakt eingestellt werden.
  • Für die dynamische rekonfigurierbare Ansteuerung eines Nanodraht-Arrays werden die Top-Gate-Kontakte und / oder Back-Gate-Kontakte mit einem positiven oder einem negativen Potential beaufschlagt, so dass jeweils eine Ladungsträgerart bei einem Transfer von einem Nanodraht-Teil zu einem benachbarten Nanodraht-Teil gesperrt wird. Durch die jeweilige Ansteuerung der Gate-Kontakte und die Potentialverhältnisse der jeweiligen Schottky-Kontakte zu einander kann die Funktionalität der Schaltung geändert werden und ist nicht wie bei konventionellen integrierten Schaltungen in CMOS-Technik aufgrund der einmal vorgenommenen Dotierung während des Herstellungsprozesses für immer festgelegt. Durch die flexible Zusammenschaltung kann beispielsweise ein Bauelement mit logischen Funktionen, z.B. ODER-Funktion, MUX-Funktion realisiert werden, so dass eine gesteigerte Funktionalität einer einzigen in Hardware realisierten Schaltung erreicht wird.
  • Demnach wird in besonders vorteilhafter Weise in Abhängigkeit von einer Beschaltung der Top-Gate-Kontakte und / oder Back-Gate-Kontakte und der Potentialverhältnisse der jeweiligen Schottky-Kontakte zu einander eine logische Schaltung aus unterschiedlichen Funktionsgliedern ausgebildet. Damit lassen sich die Verbindungen der einzelnen vertikalen Nanodraht-Teile einfach über die Back-Gate-Kontakte bzw. Top-Gate-Kontakte steuern. Somit kann das Array von vertikalen Nanodraht-Teilen über eine Matrix von sich linienförmig kreuzenden Back- bzw. Top-Gate-Kontakten beliebig variabel untereinander verdrahtet werden, so dass eine dynamische Verdrahtung möglich wird, deren Zustand zusätzlich mit Hilfe von ferro-elektrischen Materialien gespeichert werden kann.
  • Auch in Abhängigkeit von den Potentialverhältnissen der jeweiligen Schottky-Kontakte zu einander, d.h. von der Ausbildung bzw. Beschaltung der Nanodraht-Teile als Source- und/oder als Drain-Kontakt wird eine logische Schaltung ausgebildet, die somit flexibel zusammenschaltbar und veränderbar ist.
  • Die Erfindung soll nachfolgend anhand einiger Ausführungsbeispiele näher erläutert werden. Dabei zeigen
  • 1 Schematische Darstellung einer Schottky-Barriere;
  • 2 Schematische Darstellung eines horizontal ausgebildeten RFETs;
  • 3 Schematische Darstellung von drei aus dem Stand der Technik bekannten rekonfigurierbaren Konzepten (A, B, C);
  • 4 Erfindungsgemäße vertikale Integration eines rekonfigurierbaren Feldeffekt-Transistors;
  • 5 Vergleich des Schaltverhaltens (c) eines horizontal (b) und eines vertikal (a) integrierten RFETs;
  • 6 Schematische Darstellung eines Nanodraht-Arrays bestehend aus vier Nanodraht-Teilen, wobei zwei Nanodraht-Teile als Source- und zwei Nanodraht-Teile als Drain-Kontakt ausgebildet sind;
  • 7 Erfindungsgemäßes Verfahren zur Herstellung eines vertikal integrierten rekonfigurierbaren Feldeffekt-Transistors bestehend aus Nanodraht-Teilen (sequentielle Datstellung der wesentlichen Herstellungsschritte a) bis m));
  • 8 Erfindungsgemäße dynamische rekonfigurierbare Ansteuerung eines Nanodraht-Arrays, a) Querschnitt durch die Nanodraht-Array-Struktur, b) Draufsicht auf das Nanodraht-Array;
  • 9 Beispielhafte Verdrahtung des erfindungsgemäßen Nanodraht-Arrays zu einer rekonfigurierbaren NAND/NOR-Schaltung.
  • 4 zeigt die erfindungsgemäße vertikale Integration eines rekonfigurierbaren Feldeffekt-Transistors (RFET) 8, der aus zwei Nanodraht-Teilen 9, die entweder als ein Source- oder als ein Drain-Kontakt 3 ausgebildet sind, besteht, die über ein gemeinsames Substrat 7 verbunden und senkrecht auf diesem Substrat 7 angeordnet sind. Über einen Back-Gate-Kontakt 4 kann der Ladungsträgertransport gesteuert und kontrolliert werden, wobei damit die Kombination verschiedener Nanodraht-Teile 9 zu einem RFET 8 bzw. zu komplexen logischen Funktionen miteinander gesteuert werden kann. Durch die vertikale Integration ist die Skalierung nicht mehr an die Transistorlänge gebunden, was den Herstellungsprozess wesentlich vereinfacht, da gerade die Skalierung nach dem Gesetz von MOORE bereits auf ihre physikalischen Grenzen trifft. Durch die Verbindung der jeweils separat gegateten 10 Nanodraht-Teile 9 über das gemeinsame Substrat 7 ist es möglich, mehrere dieser Nanodraht-Teile 9 miteinander zu kombinieren. Zudem ist man bei der vertikalen Integration in der Höhe der Bauelemente recht frei. Das schafft wiederum Platz für Toleranzen, wie der Überlappung von Schottky-Barriere 6 und Gate-Kontakt 10.
  • 5 zeigt einen Vergleich zwischen dem Schaltverhalten eines horizontal 1 und eines vertikal 8 integrierten RFETs. Das Schaltverhalten ist vergleichbar, wobei bei der vertikalen 8 Integration aufgrund der besseren Gate-Kopplung 10 etwas höhere Ströme erreicht werden. Die bessere Gate-Kopplung ist auf die vollständige Umschließung des Source- bzw. Drain-Kontaktes 3 durch das jeweilige Surround-Gate 10 zurückzuführen.
  • 6 zeigt die schematische Darstellung eines Nanodraht-Arrays 21 bestehend aus vier Nanodraht-Teilen 9, wobei zwei Nanodraht-Teile 9 als Source- und zwei Nanodraht-Teile als Drain-Kontakt ausgebildet sind. Diese vier Nanodraht-Teile 9 sind über ein gemeinsames Substrat 7 miteinander verbunden. Durch die flexible Beschaltung der Kontakte können mit dem Nanodraht-Array 21 verschiedene logische Funktionen aufgebaut werden, z.B. eine Multiplexer (MUX) Funktion oder eine logische ODER-Funktion.
  • In 7 ist ein Verfahren zur Herstellung des erfindungsgemäßen vertikalen rekonfigurierbaren Feldeffekt-Transistors 8 in einzelnen wesentlichen Prozessschritten dargestellt. Zur besseren Darstellbarkeit wird nur ein Viertel der herzustellenden Struktur gezeigt. In einem ersten Verfahrensschritt (7a) wird ein Nanodraht 14 auf einem Silicon-On-Isolator(SOI)-Substrat 7 gebildet. Das kann entweder mittels einer top-down-Ätzung, einem bottom-up-Wachstum oder bevorzugt mit einem In-Loch-Wachstum erfolgen. Das SOI-Substrat mit einer Kristallorientierung z.B. <110> umfasst beispielsweise ein Back-Gate, eine 200nm dicke Oxid-Schicht und eine 50nm dicke Silizium-Schicht auf der die Nanodraht-Teile (z.B. mit einer Länge von 100nm) senkrecht ausgebildet sind. Anschließend (7b) wird ein low-k Material 15 als ein Abstandshalter zwischen dem SOI-Substrat 7 und einem nachfolgenden Gate-Kontakt 16, 17 aufgebracht. Dafür kann beispielsweise Tetraethylorthosilicat (kurz: TEOS) eingesetzt werden. Nach dem Aufwachsen bzw. Abscheiden des Gate-Oxides 16 (7c), wofür z.B. SiO2 / HfO als ferro-elektrisches Material verwendet werden kann und dem Aufbringen des Gate-Metalls 17 (z.B. TiN) durch Atomlagenabscheidung (ALD) (7d), wird ein zweites low-k Material 18, z.B. wieder TEOS zwischen dem Gate-Kontakt 16, 17 und einem Schottky-Kontakt, welcher nachfolgend entweder den Source- oder Drain-Kontakt 3 bildet, abgeschieden. Das TEOS dient wieder als Abstandshalter zwischen dem Source- und/oder Drain-Kontakt 3 und der jeweiligen Gate-Elektrode 16, 17 (7e). Anschließend wird das Gate-Oxid 16 chemisch durch isotropes Ätzen des Gate-Metalls 17 freigelegt (7f). Mittels reaktivem Ionenstrahlätzen (RIE) wird das Gate-Oxid 16 anisotrop geätzt, so dass das obere von dem SOI-Substrat 7 beabstandete Ende des Silizium Nanodraht-Teils 14 freigelegt wird (7g). Anschließend erfolgt das restliche Auffüllen des den Nanodraht-Teil 14 umgebenden Bereich mit TEOS als low-k Abstandshalter 18 zwischen dem auszubildenden Source- und/oder Darin-Kontakt 3 und dem hergestellten, den Nanodraht-Teil 9, 14 vollständig umgebenden Gate-Kontakt 10 (7h). Da das obere von dem SOI-Substrat 7 beabstandete Ende des Silizium Nanodraht-Teils 14 nun wieder mit TEOS bedeckt ist, muss das Ende wieder freigelegt werden. Dies erfolgt durch chemisch-mechanischen Polieren (CMP) (7i). Anschließend wird eine Nickelschicht 19 abgeschieden (7j), die für die nachfolgende Silizidierung benötigt wird. Bei der Silizidierung reagiert das Nickel 19 durch schnelles thermisches Tempern z.B. bei einer Temperatur von 500°C mit dem Silizium des Nanodraht-Teils 14 (7k). Aufgrund der abgeschiedenen Menge an Nickel 19 ist die Silizidierung selbstlimitierend, d.h. durch die Menge an Nickel 19 kann die Lage der Schottky-Barrieren 6 in Bezug auf ein vom Substrat entfernt ausgebildeten Endes des senkrecht auf dem Substrat stehenden Nanodraht-Teiles 9, 14 definiert und exakt eingestellt werden. Je mehr Nickel abgeschieden wird, desto tiefer erfolgt die Silizidierung 20 in den Nanodraht-Teil 14 hinein und desto tiefer liegt die Schottky-Barriere 6. Daher ist es besonders vorteilhaft bei dem erfindungsgemäßen Herstellungsverfahren, dass die Silizidierung 20 des Schottky-Kontaktes als letzter Herstellungsschritt ausgeführt wird. Denn dies vereinfacht die Herstellung und erhöht die Zuverlässigkeit der Struktur, da die Notwendigkeit von nachfolgenden Prozessschritten, die weiterhin Einfluss auf die gebildeten Silizide nehmen würden, entfällt. Damit ist eine vereinfachte Integration der Schottky-Barrieren möglich. Abschließend wird das die Nickelschicht 19 entfernt (7m).
  • 8 zeigt eine beispielhafte schematische Darstellung des erfindungsgemäßen Nanodraht-Arrays 21. Dabei zeigt 8b eine Draufsicht, wobei fünf mal fünf Nanodraht-Teile 9 auf einem gemeinsamen Substrat 7 in einem Array angeordnet sind. Zwischen den Nanodraht-Teilen 9 sind in dem eine Substratebene aufspannenden Substrat 7 jeweils ein Top-Gate-Kontakt und / oder ein Back-Gate-Kontakt 12 ausgebildet. Ein Top-Gate-Kontakt 12 ist auf der Substratoberseite, d.h. der Seite auf der die Nanodraht-Teile angeordnet sind, angeordnet, wohingegen ein Back-Gate-Kontakt auf der Substratrückseite, d.h. der den Nanodraht-Teilen 9 abgewandten Seite des Substrates 7, angeordnet ist. 8a zeigt die Anordnung im Querschnitt entlang des Schnittes A-A‘. Je nach Beschaltung des jeweils zwischen den Nanodraht-Teilen 9 ausgebildeten Top-Gate-Kontakts und / oder Back-Gate-Kontakts 12 mit einem positiven (bspw. gestrichelte Fläche) oder einem negativen (bspw. gepunktete Fläche) Potential, wird jeweils eine Ladungsträgerart bei einem Transfer von einem Nanodraht-Teil 9 zu einem benachbarten Nanodraht-Teil 9 gesperrt. Damit lassen sich die Verbindungen der einzelnen vertikalen Nanodraht-Teile 9 einfach über die Back-Gate-Kontakte bzw. Top-Gate-Kontakte 12 steuern. Somit kann das Array 21 von vertikalen Nanodraht-Teilen 9 über eine Matrix von sich linienförmig kreuzenden Back- bzw. Top-Gate-Kontakten 12 beliebig variabel untereinander verdrahtet werden, so dass eine dynamische Verdrahtung möglich wird, deren Zustand zusätzlich mit Hilfe von ferro-elektrischen Materialien gespeichert werden kann.
  • 9 zeigt eine Beispielhafte Verdrahtung des erfindungsgemäßen Nanodraht-Arrays 21 zu einer rekonfigurierbaren NAND/NOR-Schaltung. Der gestrichelt umgebene Bereich in 9a umfasst vier rekonfigurierbare Feldeffekt-Transistoren 8 mit zwei Eingangssignalen A und B. Dabei hat der Inverter die Aufgabe, die Polarität der Geräte zu steuern und zwischen der Referenzspannung VDD und GND in Abhängigkeit von dem Select-Signal hin- und her zu schalten. Die 9b und 9c zeigen das Ausgangssignal 23 der Schaltung, wenn die Schaltung als NOR (b) oder als NAND (c) Logik arbeitet. 9d zeigt den dynamischen Wechsel des Ausgangsignals 23 der Schaltung in Abhängigkeit von dem angelegten Select-Signal.
  • Bezugszeichenliste
    • 1
    rekonfigurierbaren Feldeffekt-Transistor (RFET)
    2
    Nanodraht
    3
    Source- und/oder Drain-Kontakt
    4
    Omega-förmiger Gate-Kontakt
    41
    Programmier-Gate-Kontakt
    42
    Kontroll-Gate-Kontakt
    5
    Transistorkanal
    6
    Schottky-Barriere
    7
    SOI-Substrat, oder GOI-Substrat
    71
    Oxid
    72
    Silizium oder Germanium
    73
    Siliziumdioxid
    8
    Vertikaler rekonfigurierbarer Feldeffekt-Transistor
    9
    Vertikaler Nanodraht-Teil
    10
    Surround Gate-Kontakt
    11
    gemeinsames Substrat
    12
    linienförmiger Gate-Kontakt, entweder Top-Gate oder Back-Gate
    13
    Rasterfeld
    14
    Nanodraht
    15
    erstes low-k spacer Material
    16
    Gate-Oxid
    17
    Gate-Metall
    18
    zweites low-k spacer Material
    19
    Nickelschicht
    20
    Silizidierung der Source/Drain-Kontakte
    21
    Nanodraht-Array
    22
    Inverter
    23
    Ausgangssignal

Claims (13)

  1. Rekonfigurierbarer Feldeffekt-Transistor (RFET) (1) umfassend einen Nanodraht (2), wobei ein erstes Ende des Nanodrahtes als ein Source-Kontakt (3) und ein zweites Ende des Nanodrahtes als ein Drain-Kontakt (3) ausgebildet ist, sowie einen den Nanodraht (2) im Querschnitt teilweise umschließenden omega-förmigen Gate-Kontakt (4), dadurch gekennzeichnet, dass der Nanodraht (2) entlang seines Querschnittes senkrecht zur Längserstreckung des Nanodrahtes in zwei Nanodraht-Teile (9) geteilt ist, wobei jeder Nanodraht-Teil (9) jeweils einen Schottky-Kontakt (6) und einen Gate-Kontakt (10) aufweist und die zwei Nanodraht-Teile (9) über ein gemeinsames Substrat (7) miteinander verbunden und senkrecht auf dem Substrat stehend ausgebildet sind.
  2. Rekonfigurierbarer Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der Gate-Kontakt (10) den Nanodraht-Teil im Querschnitt vollständig umschließend ausgebildet ist.
  3. Rekonfigurierbarer Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der Schottky-Kontakt (6) in Anhängigkeit von einer Ansteuerung des jeweiligen Gate-Kontaktes (10) entweder als Drain-Kontakt oder als Source-Kontakt ausgebildet ist.
  4. Rekonfigurierbarer Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass die Nanodraht-Teile (9) aus Silizium oder Germanium sind und dass das Substrat (7) als ein Silicon-on-isolator (SOI) Substrat oder ein Germanium-on-isolator Substrat ausgebildet ist.
  5. Nanodraht-Array (21) umfassend mindestens zwei der Nanodraht-Teile (9) nach Anspruch 1 bis 4, dadurch gekennzeichnet, dass zwischen den Nanodraht-Teilen (9) in dem eine Substratebene aufspannenden Substrat (7) jeweils ein Top-Gate-Kontakt und / oder ein Back-Gate-Kontakt (12) ausbildbar ist.
  6. Nanodraht-Array (21) nach Anspruch 5, dadurch gekennzeichnet, dass die Top-Gate-Kontakte und / oder Back-Gate-Kontakte (12) auf einer Oberseite(Top-) und / oder einer Unterseite (Back-) der Substratebene linienförmig angeordnet sind, wobei mehr als zwei Top-Gate-Kontakte oder Back-Gate-Kontakte (12) sich unter Bildung eines Rasterfeldes (13) kreuzen und in einem Rasterfeld (13) jeweils ein Nanodraht-Teil (9) angeordnet ist.
  7. Nanodraht-Array (21) nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass das Nanodraht-Array (21) als eine integrierte logische Schaltung ausgebildet ist.
  8. Verfahren zur Herstellung eines rekonfigurierbaren Feldeffekt-Transistors (8) nach einem der Ansprüche 1 bis 4 mit den Schritten: – Bilden eines Nanodraht-Teiles (9) auf einem SOI-Substrat (7); – Abscheiden eines Gate-Oxides (16) und eines Gate-Metalls (17) zur Bildung eines Gate-Kontaktes (10), wobei ein low-k Material (15) als ein Abstandshalter zwischen dem SOI-Substrat (7) und dem Gate-Kontakt (10) aufgebracht wird; – Aufbringen eines zweiten low-k Materials (18) zwischen dem Gate-Kontakt (10) und einem Schottky-Kontakt (6); – abschließende Silizidierung des Schottky-Kontaktes (6), wobei die Silizidierung selbstlimitierend ist.
  9. Verfahren zur Herstellung eines rekonfigurierbaren Feldeffekt-Transistors (8) nach Anspruch 8, dadurch gekennzeichnet, dass das Nanodraht-Teil (9) mittels top-down-Ätzung oder bottom-up-Wachstum hergestellt wird.
  10. Verfahren zur Herstellung eines rekonfigurierbaren Feldeffekt-Transistors (8) nach Anspruch 8, dadurch gekennzeichnet, dass mittels der Silizidierung eine Lage des Schottky-Kontaktes (6) in Bezug auf ein vom Substrat (7) entfernt ausgebildeten Endes des senkrecht auf dem Substrat (7) stehenden Nanodraht-Teiles (9) eingestellt wird.
  11. Verfahren zur dynamischen rekonfigurierbaren Ansteuerung eines Nanodraht-Arrays (21) gemäß den Ansprüchen 5 bis 7, wobei ein Top-Gate-Kontakt und / oder ein Back-Gate-Kontakt (12) mit einem positiven oder einem negativen Potential beaufschlagt wird, so dass jeweils eine Ladungsträgerart bei einem Transfer von einem Nanodraht-Teil (9) zu einem benachbarten Nanodraht-Teil (9) gesperrt wird.
  12. Verfahren zur rekonfigurierbaren Ansteuerung eines Nanodraht-Arrays (21) nach Anspruch 11, dadurch gekennzeichnet, dass in Abhängigkeit von einer Beschaltung der Top-Gate-Kontakte und / oder der Back-Gate-Kontakte (12) eine logische Schaltung aus unterschiedlichen Funktionsgliedern ausgebildet wird.
  13. Verfahren zur rekonfigurierbaren Ansteuerung eines Nanodraht-Arrays nach Anspruch 12, dadurch gekennzeichnet, dass in Abhängigkeit von der Ausbildung der Nanodraht-Teile (12) als Source- und/oder als Drain-Kontakt (3) eine logische Schaltung ausgebildet wird.
DE102016111237.2A 2016-06-20 2016-06-20 Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung Expired - Fee Related DE102016111237B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016111237.2A DE102016111237B3 (de) 2016-06-20 2016-06-20 Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung
US15/627,533 US10347760B2 (en) 2016-06-20 2017-06-20 Reconfigurable nanowire field effect transistor, a nanowire array and an integrated circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016111237.2A DE102016111237B3 (de) 2016-06-20 2016-06-20 Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung

Publications (1)

Publication Number Publication Date
DE102016111237B3 true DE102016111237B3 (de) 2017-11-23

Family

ID=60255409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016111237.2A Expired - Fee Related DE102016111237B3 (de) 2016-06-20 2016-06-20 Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung

Country Status (2)

Country Link
US (1) US10347760B2 (de)
DE (1) DE102016111237B3 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164958A (zh) * 2019-04-25 2019-08-23 华东师范大学 一种非对称型的可重构场效应晶体管
DE102020207439A1 (de) 2020-06-16 2021-12-16 Forschungszentrum Jülich GmbH Neuronen und Synapsen mit ferroelektrisch modulierten Metall-Halbleiter Schottky Dioden nebst Verfahren
DE112021006261B4 (de) 2020-12-31 2024-10-31 International Business Machines Corporation Komplementärer Metalloxidhalbleiter (CMOS) - Schaltkreis, Verfahren zur Herstellung eines komplementären Metalloxidhalbleiter (CMOS) - Schaltkreises
CN120908283A (zh) * 2025-10-09 2025-11-07 湘江实验室 基于异质结-铁电双模态可重构晶体管

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283503B2 (en) 2017-07-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods thereof
DE102017126027B4 (de) 2017-07-31 2022-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metallgatestruktur und Verfahren
CN109037339B (zh) * 2018-07-24 2020-11-20 华东师范大学 一种非对称型结构的可重构场效应晶体管
CN110416315A (zh) * 2019-07-26 2019-11-05 华东师范大学 一种非对称边墙、垂直堆叠沟道结构的可重构场效应晶体管
CN110707152A (zh) * 2019-10-15 2020-01-17 华东师范大学 一种铁电材料可重构场效应晶体管
US11056561B2 (en) 2019-12-05 2021-07-06 GLOBALFOUNDRIES Dresden Module One Limited Liability Company & Co. KG. Silicided source/drain terminals for field-effect transistors
DE102019009096B4 (de) * 2019-12-30 2025-03-27 Namlab Ggmbh Halbleiterbauelementstruktur mit mehreren Gate-Anschlüssen und Verfahren zu deren Bildung
US11600628B2 (en) * 2020-01-15 2023-03-07 Globalfoundries U.S. Inc. Floating gate memory cell and memory array structure
US11594617B2 (en) * 2020-11-10 2023-02-28 International Business Machines Corporation Vertical reconfigurable field effect transistor
US12125907B2 (en) * 2021-05-10 2024-10-22 Electronics And Telecommunications Research Institute Semiconductor and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007022359A2 (en) * 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
US9209246B2 (en) * 2007-04-12 2015-12-08 The Penn State University Accumulation field effect microelectronic device and process for the formation thereof
US9673209B2 (en) * 2014-05-16 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Entwicklung und Herstellung rekonfigurierbarer Nanodraht-Transistoren und Schaltungen", A. Heinzig, Diss. 2014 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164958A (zh) * 2019-04-25 2019-08-23 华东师范大学 一种非对称型的可重构场效应晶体管
DE102020207439A1 (de) 2020-06-16 2021-12-16 Forschungszentrum Jülich GmbH Neuronen und Synapsen mit ferroelektrisch modulierten Metall-Halbleiter Schottky Dioden nebst Verfahren
DE112021006261B4 (de) 2020-12-31 2024-10-31 International Business Machines Corporation Komplementärer Metalloxidhalbleiter (CMOS) - Schaltkreis, Verfahren zur Herstellung eines komplementären Metalloxidhalbleiter (CMOS) - Schaltkreises
CN120908283A (zh) * 2025-10-09 2025-11-07 湘江实验室 基于异质结-铁电双模态可重构晶体管
CN120908283B (zh) * 2025-10-09 2026-01-30 湘江实验室 基于异质结-铁电双模态可重构晶体管

Also Published As

Publication number Publication date
US10347760B2 (en) 2019-07-09
US20180012996A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
DE102016111237B3 (de) Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE102008020140B4 (de) Maschenanordnung für Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE60213889T2 (de) Halbleiteranordnung
DE102011050958B4 (de) Hochspannungshalbleiterbauelemente
DE102006062916B3 (de) Verfahren zum Herstellen und Betreiben eines Halbleiterbauelents mit piezoelektrischem Stress-Liner
EP1151478B1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE69213539T2 (de) Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor
DE102010016000B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004055640B4 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE112017005855T5 (de) Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
DE112018006629T5 (de) Halbleiterbauelement, herstellungsverfahren davon und elektronische vorrichtung mit selbiger
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE112020000212T5 (de) Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
WO2016095885A1 (de) Tunnel-feldeffekttransistor sowie verfahren zu dessen herstellung
DE112007001161T5 (de) Selektives Bilden von Abstandhaltern auf Transistoren unterschiedlicher Klassen auf derselben Baugruppe
DE10393631T5 (de) Floatgate-Transistoren
DE102019009096B4 (de) Halbleiterbauelementstruktur mit mehreren Gate-Anschlüssen und Verfahren zu deren Bildung
DE10326523A1 (de) Feldeffekttransistor, insbesondere doppelt diffundierter Feldeffekttransistor, sowie Herstellungsverfahren
DE102009010843B4 (de) Substrate und Halbleiterbauelemente hergestellt unter Einsatz einer Verformungstechnologie unter Anwendung eines piezoelektrischen Materials und Verfahren zum Einsatz einer derartigen Verformungstechnolgie
DE102008008931B3 (de) Vorrichtung und Verfahren zum Schalten von elektrischen Signalen und Leistungen
WO2004032245A1 (de) Integrierter feldeffekttransistor mit zwei steuerbereichen, verwendung dieses feldeffekttransistors und herstellungsverfahren
DE102015003082B4 (de) MOS Transistor mit einem verbesserten Einschaltwiderstand
DE112018001069B4 (de) Verfahren zum Ausbilden einer Halbleitereinheit und Halbleitereinheit
DE10219329B4 (de) Halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee