DE102019123718A1 - Differenzsignal-transfersysteme und assosziierte verfahren - Google Patents

Differenzsignal-transfersysteme und assosziierte verfahren Download PDF

Info

Publication number
DE102019123718A1
DE102019123718A1 DE102019123718.1A DE102019123718A DE102019123718A1 DE 102019123718 A1 DE102019123718 A1 DE 102019123718A1 DE 102019123718 A DE102019123718 A DE 102019123718A DE 102019123718 A1 DE102019123718 A1 DE 102019123718A1
Authority
DE
Germany
Prior art keywords
common mode
signal
differential
mode component
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019123718.1A
Other languages
English (en)
Inventor
Pietro Filoramo
Angelo Genova
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE102019123718A1 publication Critical patent/DE102019123718A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/02Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/32Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Ein Differenzsignal-Transfersystem enthält einen dynamischen Pegelschieber und ein Gleichtakt-Sperrbauelement. Der dynamische Pegelschieber ist ausgebildet zum (a) Empfangen eines Eingangssignals mit einer Differenzmoduskomponente und einer ersten Gleichtaktkomponente, und (b) Generieren eines pegelverschobenen Signals aus dem Eingangssignal, wobei das pegelverschobene Signal die Differenzmoduskomponente und eine zweite Gleichtaktkomponente, die von der ersten Gleichtaktkomponente verschieden ist, enthält. Das Gleichtakt-Sperrbauelement ist ausgebildet zum Empfangen des pegelverschobenen Signals und Generieren eines Ausgangssignals daraus, wobei das Ausgangssignal die Differenzmoduskomponente enthält.

Description

  • VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht den Vorteil der Priorität gegenüber der am 4. September 2018 eingereichten vorläufigen US-Patentanmeldung mit der laufenden Nummer 62/726,507, die hierdurch Bezugnahme aufgenommen ist.
  • ALLGEMEINER STAND DER TECHNIK
  • Informationen werden üblicherweise in elektrischen Systemen unter Verwendung von Differenzsignalen transferiert. Differenzsignale sind gegenüber rauschinduzierter Verfälschung allgemein weniger anfällig als Eintaktsignale, und Differenzsignale werden deshalb häufig zum Transferieren von Informationen in rauschigen Umgebungen verwendet, wie etwa in automotiven Umgebungen und in industriellen Umgebungen, um dazu beizutragen, einen zuverlässigen Informationstransfer zu erzielen. Es ist manchmal notwendig, ein Differenzsignal von einem Spannungsbereich zu einem anderen Spannungsbereich zu transferieren, wie etwa in Anwendungen, wo das Differenzsignal zwischen zwei Systemen transferiert wird, die bei verschiedenen Gleichtaktspannungen arbeiten oder in Anwesenheit von hohen dynamischen Gleichtaktstörungen. Dementsprechend sind Differenzsignal-Transfersysteme zum Transferieren von Differenzsignalen zwischen zwei Systemen entwickelt worden, die bei unterschiedlichen Gleichtaktspannungen auch in Anwesenheit von zeitvariantem Gleichtakt mit hohem Dynamikbereich arbeiten.
  • KURZE DARSTELLUNG
  • In einem ersten Aspekt enthält ein Differenzsignal-Transfersystem einen dynamischen Pegelschieber und ein Gleichtakt-Sperrbauelement. Der dynamische Pegelschieber ist ausgebildet zum (a) Empfangen eines Eingangssignals mit einer Differenzmoduskomponente und einer ersten Gleichtaktkomponente, und (b) Generieren eines pegelverschobenen Signals aus dem Eingangssignal, wobei das pegelverschobene Signal die Differenzmoduskomponente und eine zweite Gleichtaktkomponente, die von der ersten Gleichtaktkomponente verschieden ist, enthält. Der dynamische Pegelschieber enthält (a) einen Eingangsport, der ausgebildet ist zum Empfangen des Eingangssignals, (b) einen Ausgangsport, der ausgebildet ist zum Ausgeben des pegelverschobenen Signals, (c) ein erstes und zweites resistives Bauelement, die jeweils elektrisch zwischen den Eingangsport und den Ausgangsport gekoppelt sind, (d) eine erste Gleichtakt-Steuerschaltung, die ausgebildet ist zum Ableiten von Strom durch jedes des ersten und zweiten resistiven Bauelements, und (e) eine zweite Gleichtakt-Steuerschaltung, die ausgebildet ist zum Beziehen von Strom durch jedes des ersten und zweiten resistiven Bauelements. Das Gleichtakt-Sperrbauelement ist ausgebildet zum Empfangen des pegelverschobenen Signals und Generieren eines Ausgangssignals daraus, wobei das Ausgangssignal die Differenzmoduskomponente enthält.
  • Bei einer Ausführungsform des ersten Aspekts besitzt die erste Gleichtaktkomponente eine erste Größe, besitzt die zweite Gleichtaktkomponente eine zweite Größe und ist die zweite Größe kleiner als die erste Größe.
  • Bei einer anderen Ausführungsform des ersten Aspekts ist das Ausgangssignal im Wesentlichen frei von der zweiten Gleichtaktkomponente.
  • Bei einer anderen Ausführungsform des ersten Aspekts liegt die Größe der zweiten Gleichtaktkomponente im Bereich von einem Mindestwert VRAILDW bis zu einem Höchstwert VRAILUP .
  • Bei einer anderen Ausführungsform des ersten Aspekts ist die erste Gleichtakt-Steuerschaltung ausgebildet zum Ableiten von Strom durch jedes des ersten und zweiten resistiven Bauelements, um zu verhindern, dass eine Größe der zweiten Gleichtaktkomponente einen Höchstwert VRAILUP übersteigt; und ist die zweite Gleichtakt-Steuerschaltung ausgebildet zum Beziehen von Strom durch jedes des ersten und zweiten resistiven Bauelements, um zu verhindern, dass eine Größe der zweiten Gleichtaktkomponente unter einen Mindestwert VRAILDW fällt.
  • Bei einer anderen Ausführungsform des ersten Aspekts enthält der dynamische Pegelschieber weiterhin ein drittes und viertes resistives Bauelement, die elektrisch in Reihe an den Ausgangsport gekoppelt sind, wobei das dritte und vierte resistive Bauelement elektrisch zusammen an einen Gleichtaktknoten CM gekoppelt sind und jede der ersten Gleichtakt-Steuerschaltung und der zweiten Gleichtakt-Steuerschaltung elektrisch an den Gleichtaktknoten CM gekoppelt ist.
  • Bei einer anderen Ausführungsform des ersten Aspekts enthält der dynamische Pegelschieber weiterhin (a) einen ersten Kondensator, der elektrisch parallel zu dem dritten resistiven Bauelement gekoppelt ist; und (b) einen zweiten Kondensator, der elektrisch parallel zu dem vierten resistiven Bauelement gekoppelt ist.
  • Bei einer anderen Ausführungsform des ersten Aspekts enthält der dynamische Pegelschieber weiterhin ein fünftes resistives Bauelement, das elektrisch zwischen den Gleichtaktknoten CM und eine Spannungsquelle gekoppelt ist.
  • Bei einer anderen Ausführungsform des ersten Aspekts enthält das Gleichtakt-Sperrbauelement eine digitale Schaltungsanordnung.
  • Bei einer anderen Ausführungsform des ersten Aspekts enthält das Gleichtakt-Sperrbauelement eine Ladepumpe.
  • Bei einer anderen Ausführungsform des ersten Aspekts ist die Ladepumpe ausgebildet zum Übertragen der Differenzmoduskomponente des pegelverschobenen Signals, während die zweite Gleichtaktkomponente des pegelverschobenen Signals gesperrt wird.
  • Bei einer anderen Ausführungsform des ersten Aspekts enthält die Ladepumpe einen ersten und zweiten Transistor, die kollektiv ausgebildet sind zum Generieren eines Differenzstromsignals als Reaktion auf die Differenzmoduskomponente des pegelverschobenen Signals.
  • Bei einer anderen Ausführungsform des ersten Aspekts enthält die Ladepumpe weiterhin eine Spiegelschaltungsanordnung, die ausgebildet ist zum Spiegeln des Differenzstromsignals, um das Ausgangssignal zu generieren.
  • Bei einer anderen Ausführungsform des ersten Aspekts sind der erste und zweite Transistor kollektiv ausgebildet zum Sperren der zweiten Gleichtaktkomponente des pegelverschobenen Signals.
  • In einem zweiten Aspekt beinhaltet ein Verfahren zum Transferieren eines Differenzsignals: (a) Koppeln einer Differenzmoduskomponente eines Eingangssignals zwischen einem Eingangsport eines dynamischen Pegelschiebers und einem Ausgangsport des dynamischen Pegelschiebers über ein erstes und zweites resistives Bauelement des dynamischen Pegelschiebers zum Generieren einer Differenzmoduskomponente eines pegelverschobenen Signals, wobei jedes des ersten und zweiten resistiven Bauelements elektrisch zwischen den Eingangsport des dynamischen Pegelschiebers und den Ausgangsport des dynamischen Pegelschiebers gekoppelt ist; (b) Ableiten von Strom durch jedes des ersten und zweiten resistiven Bauelements, um zu verhindern, dass eine Größe einer Gleichtaktkomponente des pegelverschobenen Signals einen Höchstwert VRAILUP übersteigt; (c) Beziehen von Strom durch jedes des ersten und zweiten resistiven Bauelements, um zu verhindern, dass die Größe der Gleichtaktkomponente des pegelverschobenen Signals unter einen Mindestwert VRAILDW fällt; und (d) Generieren eines Ausgangssignals aus dem pegelverschobenen Signal unter Verwendung eines Gleichtakt-Sperrbauelements, wobei das Ausgangssignal die Differenzmoduskomponente des pegelverschobenen Signals enthält.
  • Bei einer Ausführungsform des zweiten Aspekts beinhaltet das Verfahren weiterhin das Fixieren einer Größe der Gleichtaktkomponente des pegelverschobenen Signals auf einen vorbestimmten Wert, wenn die Größe einer Gleichtaktkomponente des Eingangssignals statisch ist.
  • Bei einer anderen Ausführungsform des zweiten Aspekts beinhaltet das Verfahren weiterhin das Sperren der Gleichtaktkomponente des pegelverschobenen Signals unter Verwendung des Gleichtakt-Sperrbauelements, um das Ausgangssignal zu generieren.
  • Bei einer anderen Ausführungsform des zweiten Aspekts beinhaltet das Verfahren weiterhin das Generieren eines Differenzstromsignals als Reaktion auf die Differenzmoduskomponente des pegelverschobenen Signals.
  • Bei einer anderen Ausführungsform des zweiten Aspekts beinhaltet das Verfahren weiterhin das Spiegeln des Differenzstromsignals, um das Ausgangssignal zu generieren.
  • Bei einer anderen Ausführungsform des zweiten Aspekts beinhaltet das Verfahren weiterhin das Übertragen der Differenzmoduskomponente des pegelverschobenen Signals durch eine Filterungsschaltungsanordnung, bevor das Differenzstromsignal generiert wird.
  • Figurenliste
    • 1 ist ein Schemadiagramm, das ein Differenzsignal-Transfersystem zeigt, gemäß einer Ausführungsform.
    • 2 ist ein Schemadiagramm, das einen dynamischen Pegelschieber zeigt, gemäß einer Ausführungsform.
    • 3 ist ein Schemadiagramm, das eine mögliche Ausführungsform einer ersten Gleichtakt-Steuerschaltung des dynamischen Pegelschiebers von 2 zeigt.
    • 4 ist ein Schemadiagramm, das eine mögliche Ausführungsform einer zweiten Gleichtakt-Steuerschaltung des dynamischen Pegelschiebers von 2 zeigt.
    • 5 ist ein Schemadiagramm, das einen anderen dynamischen Pegelschieber zeigt, gemäß einer Ausführungsform.
    • 6 ist ein Schemadiagramm, das eine mögliche Ausführungsform einer ersten Gleichtakt-Steuerschaltung des dynamischen Pegelschiebers von 5 zeigt.
    • 7 ist ein Schemadiagramm, das eine mögliche Ausführungsform einer zweiten Gleichtakt-Steuerschaltung des dynamischen Pegelschiebers von 5 zeigt.
    • 8 ist ein Schemadiagramm, das eine Ladepumpe zeigt, gemäß einer Ausführungsform.
    • 9 ist ein Schemadiagramm, das eine andere Ladepumpe zeigt, gemäß einer Ausführungsform.
    • 10 ist ein Schemadiagramm, das die Verwendung des Differenzsignal-Transfersystems von 1 zum Transferieren eines Differenzsignals von einem System zu einem anderen zeigt, gemäß einer Ausführungsform.
    • 11 ist ein Schemadiagramm, das ein Daisy-Chain-Kommunikationssystem mit mehreren Instanzen des Differenzsignal-Transfersystems von 1 zeigt, gemäß einer Ausführungsform.
    • 12 ist ein Schemadiagramm, das einen Knoten des Daisy-Chain-Kommunikationssystems von 11 zeigt.
    • 13 ist ein Flussdiagramm, das ein Verfahren zum Transferieren eines Differenzsignals zeigt, gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Differenzsignal-Transfersysteme können in gewissen Anwendungen hohen Spannungen ausgesetzt sein, wie etwa in Anwendungen mit hohem Gleichtaktrauschen. Beispielsweise kann ein Differenzsignal-Transfersystem in einem Kraftfahrzeug eingegebene Gleichtaktspannungssignale von etwa 10,5 Volt oder größer aufgrund von durch das Kraftfahrzeug generiertem Rauschen dynamisch erfahren. Folglich wird ein Differenzsignal-Transfersystem eine Eingangssignalspannungsgröße begrenzen müssen, wie etwa durch Verwenden von Spannungsklemmeinrichtungen, um Schäden an dem Differenzsignal-Transfersystem zu verhindern. Ein derartiges Begrenzen einer Eingangssignalspannungsgröße kann einen Verlust von durch das Eingangssignal transferierten Informationen bewirken.
  • Alternativ kann ein Differenzsignal-Transfersystem ausgebildet sein, um einer hohen eingegebenen Gleichtaktspannung zu widerstehen. Herkömmliche Differenzsignal-Transfersysteme erzielen typischerweise eine hohe Nennspannung durch Verwenden von für eine hohe Spannung bemessenen Kondensatoren, aktiven Pegelschiebern mit für eine hohe Spannung bemessenen Halbleiterbauelementen und/oder Spannungsteiler zum Herunterteilen einer Spannungsgröße. Der Anmelder hat jedoch rausgefunden, dass solche herkömmlichen Techniken zum Erzielen einer hohen Nennspannung signifikante Nachteile besitzen können. Beispielsweise sind für eine hohe Spannung bemessene integrierte Komponenten, wie etwa Kondensatoren und Transistoren, typischerweise teurer als ihre für eine niedrige Spannung bemessenen Gegenstücke, und Hochspannungskomponenten besitzen im Allgemeinen eine schlechtere Zuverlässigkeit und Langlebigkeit im Vergleich zu anderweitig ähnlichen Niederspannungskomponenten. Außerdem teilen Spannungsteiler eine Größe von Differenzsignalen sowie Gleichtaktsignalen herunter, und ein Spannungsteiler kann deshalb Differenzsignale unerwünschter Weise dämpfen.
  • Die Anmelderin hat Differenzsignal-Transfersysteme entwickelt, die mindestens teilweise einen oder mehrere der oben erörterten, mit herkömmlichen Differenzsignal-Transfersystemen assoziierte Nachteile überwinden können. Gewisse Ausführungsformen der neuen Differenzsignal-Transfersysteme besitzen eine hohe Nennspannung und können deshalb ohne Klemmen einer Spannung eines Eingangssignals arbeiten, was dazu beiträgt, einen Verlust von durch das Eingangssignal dargestellten Informationen zu verhindern. Zusätzlich erzielen einige Ausführungsformen eine hohe Nennspannung, ohne dass Hochspannungskondensatoren oder Hochspannungshalbleiterbauelemente erforderlich sind, wodurch geringe Kosten, hohe Zuverlässigkeit und Langlebigkeit gefördert werden. Weiterhin erzielen bestimmte Ausführungsformen eine hohe Nennspannung ohne Herunterteilen der Differenzmoduskomponente des Signals, was transferiert wird, wodurch die Signalintegrität gefördert wird. Zudem sperren gewisse Ausführungsformen im Wesentlichen die Gleichtaktkomponente des Signals, das transferiert wird, wodurch Immunität gegenüber Gleichtaktrauschen gefördert wird.
  • Bestimmte Ausführungsformen der neuen Differenzsignal-Transfersysteme enthalten einen dynamischen Pegelschieber und ein Niederspannungs-Gleichtakt-Sperrbauelement. Bei gewissen Ausführungsformen ändert der dynamische Pegelschieber eine Größe einer Gleichtaktkomponente eines Signals, das transferiert wird, aber der dynamische Pegelschieber ändert eine Differenzmoduskomponente des Signals, das transferiert wird, nicht signifikant. Beispielsweise reduziert bei einigen Ausführungsformen der dynamische Pegelschieber die Größe der Gleichtaktkomponente des Signals, das transferiert wird, ohne die Größe der Differenzmoduskomponente des Signals, das transferiert wird, signifikant zu ändern. Das Gleichtakt-Sperrbauelement sperrt die Gleichtaktkomponente des Signals, das transferiert wird, im Wesentlichen, während die Differenzmoduskomponente des Signals, das transferiert wird, transferiert wird. Bei gewissen Ausführungsformen, wo der dynamische Pegelschieber die Größe der Gleichtaktkomponente des Signals, das transferiert wird, reduziert, enthält das Gleichtakt-Sperrbauelement keine integrierten, für eine hohe Spannung bemessenen Kondensatoren oder für eine hohe Spannung bemessenen Transistoren.
  • 1 ist ein Schemadiagramm, das ein Differenzsignal-Transfersystem 100 zeigt, das eine Ausführungsform der durch die Anmelder entwickelten neuen Differenzsignal-Transfersysteme ist. Das Differenzsignal-Transfersystem 100 enthält einen dynamischen Pegelschieber 102 und ein Niederspannungs-Gleichtakt-Sperrbauelement 104. Der dynamische Pegelschieber 102 enthält einen Eingangsport 106 und einen Ausgangsport 108. Der Eingangsport 106 ist ausgebildet zum Empfangen eines Eingangssignals 110, wobei das Eingangssignal 110 eine Differenzmoduskomponente DIFF und ein erste Gleichtaktkomponente CM1 enthält. Der dynamische Pegelschieber 102 ist ausgebildet zum Generieren eines pegelverschobenen Signals 112 aus dem Eingangssignal 110, wobei das pegelverschobene Signal 112 eine Differenzmoduskomponente DIFF und eine zweite Gleichtaktkomponente CM2 enthält. Die zweite Gleichtaktkomponente CM2 ist von der ersten Gleichtaktkomponente CM1 verschieden, d.h. eine Größe der zweiten Gleichtaktkomponente CM2 ist von der Größe der ersten Gleichtaktkomponente CM1 verschieden. Wenngleich dies nicht erforderlich ist, wird erwartet, dass eine Größe der zweiten Gleichtaktkomponente CM2 kleiner sein wird als eine Größe der ersten Gleichtaktkomponente CM1 , so dass der dynamische Pegelschieber 102 die Größe der Gleichtaktkomponente reduziert, um zu verhindern, dass das Gleichtakt-Sperrbauelement 104 einer Hochspannungs-Gleichtaktkomponente ausgesetzt ist, während ermöglicht wird, dass das Eingangssignal 110 eine Hochspannungs-Gleichtaktkomponente enthält. Der Ausgangsport 108 ist ausgebildet zum Ausgeben des pegelverschobenen Signals 112 an das Gleichtakt-Sperrbauelement 104.
  • Das Gleichtakt-Sperrbauelement 104 enthält einen Eingangsport 114 und einen Ausgangsport 116. Der Eingangsport 114 ist ausgebildet zum Empfangen eines pegelverschobenen Signals 112 von dem dynamischen Pegelschieber 102, und der Ausgangsport 116 ist ausgebildet zum Ausgeben des Ausgangssignals 118. Das Gleichtakt-Sperrbauelement 104 ist ausgebildet zum Generieren des Ausgangssignals 118 aus dem pegelverschobenen Signal 112, wobei das Ausgangssignal 118 eine Differenzkomponente DIFF enthält. Bei bestimmten Ausführungsformen ist das Ausgangssignal 118 im Wesentlichen frei von der zweiten Gleichtaktkomponente CM2 , d.h. die Größe einer beliebigen, in dem Ausgangssignal 118 vorliegenden zweiten Gleichtaktkomponente CM2 beträgt nicht mehr als ein Prozent der Größe der in dem pegelverschobenen Signal 112 vorliegenden zweiten Gleichtaktkomponente CM2 .
  • Bei einigen Ausführungsformen enthält das Gleichtakt-Sperrbauelement 104 eine digitale Schaltungsanordnung, z.B. einen digitalen Sendeempfänger, der ausgebildet ist zum Übertragen der Differenzmoduskomponente DIFF und Sperren der zweiten Gleichtaktkomponente CM2 . Bei einigen anderen Ausführungsformen enthält das Gleichtakt-Sperrbauelement 104 eine Ladepumpe, z.B. eine der unten bezüglich 8 und 9 erörterten Ladepumpen.
  • 2 ist ein Schemadiagramm, das einen dynamischen Pegelschieber 200 zeigt, wobei der dynamische Pegelschieber 200 eine mögliche Ausführungsform des dynamischen Pegelschiebers 102 von 1 ist. Der dynamische Pegelschieber 200 enthält einen Eingangsport 106, einen Ausgangsport 108, ein erstes resistives Bauelement 202, ein zweites resistives Bauelement 204, ein drittes resistives Bauelement 206, ein viertes resistives Bauelement 208, ein optionales fünftes resistives Bauelement 210, eine erste Gleichtakt-Steuerschaltung 212, eine zweite Gleichtakt-Steuerschaltung 214 und eine optionale Spannungsquelle 216. Obwohl jedes des ersten resistiven Bauelements 202, des zweiten resistiven Bauelements 204, des dritten resistiven Bauelements 206, des vierten resistiven Bauelements 208 und des fünften resistiven Bauelements 210 als ein einzelner Widerstand dargestellt ist, könnten ein oder mehrere dieser resistiven Bauelemente mehrere Widerstände oder einen oder mehrere Widerstände emulierende Bauelemente enthalten, ohne von dem Schutzbereich hiervon abzuweichen.
  • Jedes des ersten resistiven Bauelements 202 und des zweiten resistiven Bauelements 204 ist elektrisch zwischen den Eingangsport 106 und den Ausgangsport 108 gekoppelt. Insbesondere ist das erste resistive Bauelement 202 elektrisch zwischen einen positiven Knoten (+) des Eingangsports 106 und einen positiven Knoten (+) des Ausgangsports 108 gekoppelt, und das zweite resistive Bauelement 204 ist elektrisch zwischen einen negativen Knoten (-) des Eingangsports 106 und einen negativen Knoten (-) des Ausgangsports 108 gekoppelt. Das dritte resistive Bauelement 106 und das vierte resistive Bauelement 208 sind elektrisch in Reihe an den Ausgangsport 108 gekoppelt, d.h. zwischen den positiven Knoten (+) des Ausgangsports 108 und den negativen Knoten (-) des Ausgangsports 108, und das dritte und vierte resistive Bauelement 206 und 208 sind an einem Gleichtaktknoten CM elektrisch aneinander gekoppelt. Bei gewissen Ausführungsformen besitzen jedes des ersten resistiven Bauelements 102 und des zweiten resistiven Bauelements 204 einen gemeinsamen Widerstandswert, und jedes des dritten resistiven Bauelements 206 und des vierten resistiven Bauelements 208 besitzen einen gemeinsamen Widerstandswert. Wenngleich nicht erforderlich, wird erwartet, dass das erste und zweite resistive Bauelement 202 und 204 kleinere Widerstandswerte als das dritte und vierte resistive Bauelement 206 und 208 besitzen werden, um dazu beizutragen, die Dämpfung der Differenzmoduskomponente DIFF zu minimieren. Jede der ersten Gleichtakt-Steuerschaltung 212 und der zweiten Gleichtakt-Steuerschaltung 214 ist elektrisch an jeden des Gleichtaktknotens CM, des positiven Knotens (+) des Ausgangsports 108 und des negativen Knotens (-) des Ausgangsports 108 gekoppelt.
  • Die erste Gleichtakt-Steuerschaltung 212 und die zweite Gleichtakt-Steuerschaltung 214 steuern kollektiv die Größe der Gleichtaktspannung am Ausgangsport 108, d.h. die Größe der zweiten Gleichtaktkomponente CM2 , unter dynamischen Bedingungen durch Bewirken des Fließens eines Stroms durch das erste resistive Bauelement 202 und das zweite resistive Bauelement 204. Insbesondere ist die erste Gleichtakt-Steuerschaltung 212 ausgelegt zum Überwachen einer Spannung am Gleichtaktknoten CM und Ableiten des Stroms Isink durch jedes des ersten und zweiten resistiven Bauelements 202 und 204, um zu verhindern, dass die Größe der zweiten Gleichtaktkomponente CM2 einen Höchstwert VRAILUP übersteigt. Analog ist die zweite Gleichtakt-Steuerschaltung 214 auch so ausgelegt, dass sie die Spannung am Gleichtaktknoten CM überwacht und den Strom Isource durch jedes des ersten und zweiten resistiven Bauelements 202 und 204 bezieht, um zu verhindern, dass die Größe der zweiten Gleichtaktkomponente CM2 unter einen Mindestwert VRAILDW fällt. Folglich liegt bei diesen Ausführungsformen die Größe der zweiten Gleichtaktkomponente CM2 höchstens im Wesentlichen im Bereich von einem Mindestwert VRAILDW zu einem Höchstwert VRAILUP .
  • Das optionale fünfte resistive Bauelement 210 und die Spannungsquelle 216 fixieren kollektiv die Größe der zweiten Gleichtaktkomponente CM2 bei einem vorbestimmten Wert, wenn die Größe der ersten Gleichtaktkomponente CM1 statisch ist. Der vorbestimmte Wert ist eine Funktion der Größe der Spannungsquelle 216 und der Widerstandswerte des dritten resistiven Bauelements 206, des vierten resistiven Bauelements 208 und des fünften resistiven Bauelements 210.
  • 3 ist ein Schemadiagramm, das eine erste Gleichtakt-Steuerschaltung 300 zeigt, die eine mögliche Ausführungsform der ersten Gleichtakt-Steuerschaltung 212 des dynamischen Pegelschiebers 200 ist. Die erste Gleichtakt-Steuerschaltung 300 enthält einen ersten Transistor 302, einen zweiten Transistor 304, einen dritten Transistor 306, einen optionalen vierten Transistor 308, ein erstes resistives Bauelement 310, ein zweites resistives Bauelement 312, ein drittes resistives Bauelement 314 und eine Spannungsquelle 316. Eine Source S des ersten Transistors 302 ist elektrisch an den Gleichtaktknoten CM gekoppelt, und ein Drain D des ersten Transistors 302 ist elektrisch an einen Gatesteuerknoten 318 gekoppelt. Ein Gate G des ersten Transistors 302 ist elektrisch an die Spannungsquelle 316 gekoppelt, und bei einigen Ausführungsformen ist die Spannungsquelle 316 die gleiche wie die Spannungsquelle 216 von 2. Jeweilige Gates G jedes des zweiten Transistors 304, des dritten Transistors 306 und des vierten Transistors 308 sind elektrisch an den Gatesteuerknoten 318 gekoppelt, und jeweilige Drains G des zweiten Transistors 304 und des dritten Transistors 306 sind elektrisch an einen positiven (+) beziehungsweise negativen (-) Knoten des Ausgangsports 108 gekoppelt. Das erste resistive Bauelement 310 ist elektrisch zwischen den Gatesteuerknoten 318 und einen Biasknoten 320 gekoppelt, und eine Source S des vierten Transistors 308 ist elektrisch an den Biasknoten 320 gekoppelt. Ein Drain D des vierten Transistors 308 ist elektrisch an einen Referenzknoten 321 gekoppelt. Das zweite resistive Bauelement 312 ist elektrisch zwischen eine Source S des zweiten Transistors 304 und den Biasknoten 320 gekoppelt, und das dritte resistive Bauelement 314 ist elektrisch zwischen eine Source S des dritten Transistors 306 und den Biasknoten 320 gekoppelt.
  • Der Höchstwert VRAILUP ist gleich einer Spannung der Spannungsquelle 316 plus einer Source-Gate-Spannung des ersten Transistors 302. Der Strom durch den ersten Transistor 302 generiert eine Spannung Vgca an dem ersten resistiven Bauelement 310, um Gates des zweiten Transistors 304 und des dritten Transistors 306 anzusteuern, wodurch die Größe des Senkenstroms Isink gesteuert wird. Dementsprechend arbeitet die erste Gleichtakt-Steuerschaltung 300 mit dem ersten bis vierten resistiven Bauelement 202-208 von 2 zusammen, um eine Steuerschleife zu bilden, die zumindest im Wesentlichen verhindert, dass die Größe der Spannung am Gleichtaktknoten CM den Höchstwert VRAILUP übersteigt. Es kann bestimmt werden, dass, je höher die Verstärkung der Steuerschleife ist, umso näher die Höchstspannung am Gleichtaktknoten CM am Höchstwert VRAILUP liegt. Der vierte Transistor 308, das zweite resistive Bauelement 312 und das dritte resistive Bauelement 314 wirken kollektiv als Degenerationswiderstände des zweiten Transistors 304 und des dritten Transistors 306. Der optionale vierte Transistor 308 gestattet eine dynamische Erweiterung unter Masse, wenn die zweite Gleichtakt-Steuerschaltung 214 arbeitet und die erste Gleichtakt-Steuerschaltung 212 ausgeschaltet ist.
  • Obwohl 3 die Transistoren der ersten Gleichtakt-Steuerschaltung 300 als n-Kanal- und p-Kanal-Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) darstellt, könnte die erste Gleichtakt-Steuerschaltung 300 so modifiziert werden, dass sie eine andere Art von Transistoren enthält, z.B. BJTs (Bipolar Junction Transistors), ohne von dem Schutzbereich hiervon abzuweichen. Außerdem könnte die erste Gleichtakt-Steuerschaltung 300 so modifiziert werden, dass die n-Kanal-MOSFETs durch p-Kanal-MOSFETs und umgekehrt ersetzt werden, ohne von dem Schutzbereich hiervon abzuweichen. Obwohl jedes des ersten resistiven Bauelements 310, des zweiten resistiven Bauelements 312 und des dritten resistiven Bauelements 314 als ein einzelner Widerstand dargestellt ist, könnte einer oder mehrere dieser resistiven Bauelemente mehrere Widerstände oder eine oder mehrere Widerstände emulierende Bauelemente enthalten, ohne von dem Schutzbereich hiervon abzuweichen.
  • 4 ist ein Schemadiagramm, das eine zweite Gleichtakt-Steuerschaltung 400 zeigt, die eine mögliche Ausführungsform der zweiten Gleichtakt-Steuerschaltung 214 des dynamischen Pegelschiebers 200 ist. Die zweite Gleichtakt-Steuerschaltung 400 enthält einen ersten Transistor 402, einen zweiten Transistor 404, einen dritten Transistor 406, einen optionalen vierten Transistor 408, ein erstes resistives Bauelement 410, ein zweites resistives Bauelement 412, ein drittes resistives Bauelement 414 und eine Spannungsquelle 416. Eine Source S des ersten Transistors 402 ist elektrisch an den Gleichtaktknoten CM gekoppelt, und ein Drain D des ersten Transistors 402 ist elektrisch an einen Gatesteuerknoten 418 gekoppelt. Ein Gate G des ersten Transistors 402 ist elektrisch an die Spannungsquelle 416 gekoppelt, und bei einigen Ausführungsformen ist die Spannungsquelle 416 die gleiche wie die Spannungsquelle 216 von 2. Jeweilige Gates G jedes des zweiten Transistors 404, des dritten Transistors 406 und des vierten Transistors 408 sind elektrisch an den Gatesteuerknoten 418 gekoppelt, und jeweilige Sources S des zweiten Transistors 404 und des dritten Transistors 406 sind elektrisch an einen positiven (+) beziehungsweise negativen (-) Knoten des Ausgangsports 108 gekoppelt. Das erste resistive Bauelement 410 ist elektrisch zwischen den Gatesteuerknoten 418 und einen Biasknoten 420 gekoppelt, und eine Source S des vierten Transistors 408 ist elektrisch an den Biasknoten 420 gekoppelt. Ein Drain D des vierten Transistors 408 ist elektrisch an einen Sammelschienenknoten 422 gekoppelt. Das zweite resistive Bauelement 412 ist elektrisch zwischen eine Source S des zweiten Transistors 404 und den Biasknoten 420 gekoppelt, und das dritte resistive Bauelement 414 ist elektrisch zwischen eine Source S des dritten Transistors 406 und den Biasknoten 420 gekoppelt.
  • Der Mindestwert VRAILDW ist gleich der Spannung der Spannungsquelle 416 plus der Gate-Source-Spannung des ersten Transistors 402. Der Strom durch den ersten Transistor 402 generiert eine Spannung Vgcb an dem ersten resistiven Bauelement 410, um Gates des zweiten Transistors 404 und des dritten Transistors 406 anzusteuern, wodurch die Größe des Sourcestroms Isource gesteuert wird. Dementsprechend arbeitet die zweite Gleichtakt-Steuerschaltung 400 mit dem ersten bis vierten resistiven Bauelement 202-208 von 2 zusammen, um eine Steuerschleife zu bilden, die mindestens im Wesentlichen verhindert, dass die Größe der Spannung am Gleichtaktknoten CM unter den Mindestwert VRAILDW abfällt. Es kann bestimmt werden, dass, je höher die Verstärkung der Steuerschleife ist, umso näher die Mindestspannung am Gleichtaktknoten CM an dem Mindestwert VRAILDW liegt. Der vierte Transistor 408, das zweite resistive Bauelement 412 und das dritte resistive Bauelement 414 wirken kollektiv als Degenerationswiderstände des zweiten Transistors 404 und des dritten Transistors 406. Der optionale vierte Transistor 408 gestattet eine dynamische Erweiterung über die Versorgungsspannung 422, wenn die erste Gleichtakt-Steuerschaltung 212 arbeitet und die zweite Gleichtakt-Steuerschaltung 214 ausgeschaltet ist. Obwohl 4 die Transistoren der zweiten Gleichtakt-Steuerschaltung 400 als n-Kanal- und p-Kanal-MOSFETs darstellt, könnte die zweite Gleichtakt-Steuerschaltung 400 so modifiziert werden, dass sie eine andere Art von Transistoren enthält, z.B. BJTs (Bipolar Junction Transistors), ohne von dem Schutzbereich hiervon abzuweichen. Außerdem könnte die zweite Gleichtakt-Steuerschaltung 400 so modifiziert werden, dass die p-Kanal-MOSFETs durch n-Kanal-MOSFETs und umgekehrt ersetzt werden, ohne von dem Schutzbereich hiervon abzuweichen. Obwohl jedes des ersten resistiven Bauelements 410, des zweiten resistiven Bauelements 412 und des dritten resistiven Bauelements 414 als ein einzelner Widerstand dargestellt ist, könnte einer oder mehrere dieser resistiven Bauelemente mehrere Widerstände oder eine oder mehrere Widerstände emulierende Bauelemente enthalten, ohne von dem Schutzbereich hiervon abzuweichen.
  • Es sei angemerkt, dass der dynamische Pegelschieber 200 keine für eine hohe Spannung bemessenen Kondensatoren oder Transistoren erfordert, wenn die erste und zweite gemeinsame Steuerschaltung 212 und 214 gemäß 3 beziehungsweise 4 umgesetzt sind. Infolgedessen fördert die Ausbildung des dynamischen Pegelschiebers 200 geringe Kosten, hohe Zuverlässigkeit und Langlebigkeit.
  • 5 ist ein Schemadiagramm, das einen dynamischen Pegelschieber 500 zeigt, der dem dynamischen Pegelschieber 200 von 2 ähnlich ist, aber (a) einen ersten Kondensator 502, (b) einen zweiten Kondensator 504, (c) eine erste Gleichtakt-Steuerschaltung 512 anstelle der ersten Gleichtakt-Steuerschaltung 212 und (d) eine zweite Gleichtakt-Steuerschaltung 514 anstelle der zweiten Gleichtakt-Steuerschaltung 214 enthält. Die 6 und 7 sind Schemadiagramme, die eine erste Gleichtakt-Steuerschaltung 512 beziehungsweise eine zweite Gleichtakt-Steuerschaltung 514 zeigen. Die erste Gleichtakt-Steuerschaltung 512 ist ähnlich der ersten Gleichtakt-Steuerschaltung 300 von 3, enthält aber weiterhin einen Kondensator 602, der elektrisch zwischen die Source S und den Drain D des ersten Transistors 302 gekoppelt ist. Die zweite Gleichtakt-Steuerschaltung 514 ist ähnlich der zweiten Gleichtakt-Steuerschaltung 400 von 4, enthält aber weiterhin einen Kondensator 702, der elektrisch zwischen den Drain D und die Source S des ersten Transistors 402 gekoppelt ist.
  • Der erste Kondensator 502 und der zweite Kondensator 504 liefern eine Kompensation für die mit der ersten Gleichtakt-Steuerschaltung 512 und der zweiten Gleichtakt-Steuerschaltung 514 assoziierten Steuerschleifen. Außerdem erstrecken der erste Kondensator 502 und der zweite Kondensator 504 die Bandbreite von beiden Steuerschleifen. Die Kondensatoren 602 und 702 von 6 beziehungsweise 7 liefern eine Störgrößenaufschaltung für die Steuerschleifen, wodurch der Arbeitsfrequenzbereich des dynamischen Pegelschiebers 500 erweitert wird.
  • 8 ist ein Schemadiagramm, das eine Ladepumpe 800 zeigt, die eine mögliche Ausführungsform des Gleichtakt-Sperrbauelements 104 ist, das als eine Ladepumpe umgesetzt ist. Die Ladepumpe 800 enthält einen Eingangsport 114, einen Ausgangsport 116, einen ersten Transistor 802, einen zweiten Transistor 804, eine Spiegelschaltungsanordnung 806 und eine Biasschaltungsanordnung 808. Die erste Filterschaltungsanordnung 810 und die zweite Filterschaltungsanordnung 812 sind optional und tragen dazu bei, die Empfindlichkeit der Ladepumpe 800 gegenüber Gleichtaktrauschen zu reduzieren. Bei gewissen Ausführungsformen enthält jede der ersten Filterschaltungsanordnung 810 und der zweiten Filterschaltungsanordnung 812 einen jeweiligen Kondensator und Widerstand, die elektrisch in Reihe gekoppelt sind. Die erste Filterschaltungsanordnung 810 ist elektrisch zwischen einen negativen Knoten (-) des Eingangsports 114 und einen ersten Steuerknoten 814 gekoppelt, und die zweite Filterschaltungsanordnung 812 ist elektrisch zwischen einen positiven Knoten (+) des Eingangsports 114 und einen zweiten Steuerknoten 816 gekoppelt.
  • Die Biasschaltungsanordnung 808 ist elektrisch an jeden des ersten Steuerknotens 814 und des zweiten Steuerknotens 816 gekoppelt, und die Biasschaltungsanordnung 808 ist ausgebildet zum elektrischen Vorspannen jedes des ersten Transistors 802 und des zweiten Transistors 804. Eine Source (S) des ersten Transistors 802 ist elektrisch an den ersten Steuerknoten 814 gekoppelt, und ein Drain (D) des ersten Transistors 802 ist elektrisch an einen Summierknoten 818 gekoppelt. Eine Source (S) des zweiten Transistors 804 ist elektrisch an den zweiten Steuerknoten 816 gekoppelt, und ein Drain (D) des zweiten Transistors 804 ist elektrisch an den Summierknoten 818 gekoppelt. Ein Gate (G) des ersten Transistors (802) ist elektrisch an die Source (S) des zweiten Transistors 804 gekoppelt, und ein Gate (G) des zweiten Transistors 804 ist elektrisch an die Source (S) des ersten Transistors 802 gekoppelt. Die Ausbildung des ersten Transistors 802 und des zweiten Transistors 804 führt dazu, dass zwei Transistoren kollektiv ausgebildet sind zum Generieren eines Differenzstromsignals Idiff als Reaktion auf eine Differenzmodenkomponente DIFF des pegelverschobenen Signals 112, während die zweite Gleichtaktkomponente CM2 des pegelverschobenen Signals 112 gesperrt wird. Insbesondere bewirkt ein Gleichtaktsignal am Eingangsport 114, dass der erste Transistor 802 und der zweite Transistor 804 in einem symmetrischen Zustand arbeiten, so dass jeder Transistor Strom mit einer Mindestgröße (idealerweise eine Größe von null) in den Summierknoten 818 überträgt. Andererseits bewirkt ein Differenzmodussignal am Eingangsport 114, dass der erste Transistor 802 und der zweite Transistor 804 im unsymmetrischen Zustand arbeiten, so dass einer der Transistoren, je nach der Polarität des Differenzmodussignals, einen Strom in den Summierknoten 818 einkoppelt. Die Spiegelschaltungsanordnung 806 spiegelt das Differenzsignal Idiff , um das Ausgangssignal 118 am Ausgangsport 116 zu generieren. Obwohl 8 den ersten Transistor 802 und den zweiten Transistor 804 so zeigt, dass sie jeweils p-Kanal-MOSFETs sind, könnte die Ladepumpe 800 so modifiziert werden, dass sie eine andere Art von Transistoren enthält, z.B. n-Kanal-MOSFETs oder BJTs, ohne von dem Schutzbereich hiervon abzuweichen.
  • 9 ist ein Schemadiagramm, das eine Ladepumpe 900 zeigt, die eine Ausführungsform der Ladepumpe 800 von 8 ist. Insbesondere wird die erste Filterschaltungsanordnung 810 durch einen Kondensator 902 und einen Widerstand 904 umgesetzt, und die zweite Filterschaltungsanordnung 812 wird durch einen Kondensator 906 und einen Widerstand 908 in der Ladepumpe 900 umgesetzt. Der Kondensator 902 und der Widerstand 904 sind elektrisch in Reihe zwischen den negativen Knoten (-) des Eingangsports 114 und den ersten Steuerknoten 814 gekoppelt, und der Kondensator 906 und der Widerstand 908 sind elektrisch in Reihe zwischen den positiven Knoten (+) des Eingangsports 114 und den zweiten Steuerknoten 816 gekoppelt.
  • Die Biasschaltung 808 ist in der Ladepumpe 900 durch ein erstes resistives Bauelement 910, ein zweites resistives Bauelement 912, eine erste Diode 914 und eine zweite Diode 916 umgesetzt. Das erste resistive Bauelement 910 und die erste Diode 914 sind elektrisch zwischen den ersten Steuerknoten 814 und eine Stromversorgungsschiene 918 gekoppelt, und das zweite resistive Bauelement 912 und die zweite Diode 916 sind jeweils elektrisch zwischen den zweiten Steuerknoten 816 und die Stromversorgungsschiene 918 gekoppelt. Das erste resistive Bauelement 910 spannt den ersten Transistor 802 elektrisch vor, und das zweite resistive Bauelement 912 spannt den zweiten Transistor 804 elektrisch vor. Die Dioden 914 und 916 klemmen den ersten Steuerknoten 814 beziehungsweise den zweiten Steuerknoten 816 an die Stromversorgungsschiene 918, um die Spannungsgröße am ersten Steuerknoten 814 und am zweiten Steuerknoten 816 zu begrenzen.
  • Die Spiegelschaltungsanordnung 806 ist in der Ladepumpe 900 durch einen dritten Transistor 920, einen vierten Transistor 922, eine p-Typ-Metalloxidhalbleiter(PMOS)-Stromspiegelschaltungsanordnung 924, ein resistives Bauelement 926 und ein resistives Bauelement 928 umgesetzt. Ein jeweiliges Gate G jedes des dritten Transistors 920 und des vierten Transistors 922 ist elektrisch an den Summierknoten 818 gekoppelt, ein jeweiliges Source S jedes des dritten Transistors 920 und des vierten Transistors 922 ist elektrisch an einen Referenzknoten 930 gekoppelt. Ein Drain D des dritten Transistors 920 ist elektrisch an den Summierknoten 818 gekoppelt, und ein Drain D des vierten Transistors 922 ist elektrisch an die PMOS-Stromspiegelschaltungsanordnung 924 gekoppelt. Das resistive Bauelement 926 ist elektrisch zwischen den Summierknoten 818 und den Referenzknoten 930 gekoppelt, und das resistive Bauelement 928 ist elektrisch an den Ausgangsport 116 gekoppelt. Der dritte Transistor 920 und der vierte Transistor 922 spiegeln kollektiv auf das Differenzsignal Idiff , um das erste Spiegelsignal Im1 zu generieren, und die PMOS-Stromspiegelschaltungsanordnung 924 spiegelt das erste Spiegelsignal Im1 , um das Ausgangssignal 118 am Ausgangsport 116 zu generieren. Die PMOS-Stromspiegelschaltungsanordnung 924 wird mindestens teilweise von der Stromversorgungsschiene 918 bestromt, und die PMOS-Stromspiegelschaltungsanordnung 924 enthält mehrere PMOS-Transistoren (nicht gezeigt). Das resistive Bauelement 926 und 928 tragen dazu bei sicherzustellen, dass das Ausgangssignal 118 eine Mindestgröße besitzt, wenn keine Differenzmoduskomponente DIFF in dem pegelverschobenen Signal 112 vorliegt.
  • Obwohl 8 und 9 die Transistoren als n-Kanal- und p-Kanal-MOSFETs zeigt, könnten die Ladepumpen 800 und 900 so modifiziert werden, dass sie eine andere Art von Transistoren enthalten, z.B. BJTs, ohne von dem Schutzbereich hiervon abzuweichen. Außerdem könnten die Ladepumpen 800 und 900 so modifiziert werden, dass sie die p-Kanal-MOSEFTs durch n-Kanal-MOSFETs ersetzen und umgekehrt, ohne von dem Schutzbereich hiervon abzuweichen. Obwohl die resistiven Bauelemente als einzelne Transistoren dargestellt sind, könnten eines oder mehrere dieser resistiven Bauelemente mehrere Widerstände oder ein oder mehrere Widerstände emulierende Bauelemente enthalten, ohne von dem Schutzbereich hiervon abzuweichen.
  • Unten werden bezüglich 10 und 11 mehrere beispielhafte Anwendungen des Differenzsignal-Transfersystems 100 erörtert. Es versteht sich jedoch, dass das Differenzsignal-Transfersystem 100 nicht auf die Verwendung in diesen beispielhaften Anwendungen beschränkt ist. Im Gegenteil könnte das Differenzsignal-Transfersystem 100 in vielen anderen Anwendungen verwendet werden, um ein Differenzsignal zu transferieren.
  • 10 ist ein Schemadiagramm, das die Verwendung des Differenzsignal-Transfersystems 100 zum Transferieren eines Differenzsignals von System A zu System B zeigt. Bei einigen Ausführungsformen sind die Systeme A und B Kraftfahrzeugsysteme oder industrielle Systeme. Bei gewissen Ausführungsformen arbeiten die Systeme A und B bei verschiedenen jeweiligen Gleichtaktspannungen CMA und CMB , und das Differenzsignal-Transfersystem 100 ermöglicht eine Kommunikation zwischen diesen beiden Systemen, weil das Differenzsignal-Transfersystem 100 die Übertragung von Gleichtaktsignalen sperrt. Bei anderen Ausführungsformen arbeiten die Systeme A und B bei der gleichen Gleichtaktspannung, und das Differenzsignal-Transfersystem 100 erzielt eine galvanische Trennung zwischen den Systemen A und B. Das von System A zu System B übertragene Differenzsignal stellt beispielsweise Informationen dar, die von System A zu System B übertragen werden sollen.
  • Bei gewissen Ausführungsformen gibt es signifikantes Rauschen 1002 entlang eines Kommunikationspfads 1004 zwischen den Systemen A und B. Die Verwendung des Differenzsignal-Transfersystems 100 in diesen Ausführungsformen kann besonders vorteilhaft sein, weil das Differenzsignal-Transfersystem 100 Gleichtaktrauschen signifikant sperrt, wie oben erörtert.
  • 11 ist ein Schemadiagramm, das ein Daisy-Chain-Kommunikationssystem 1100 mit N Knoten 1102 zeigt, die kommunikativ in eine Kette durch einen Kommunikationsbus 1104 gekoppelt sind, wobei N eine ganze Zahl größer als 1 ist. Der Kommunikationsbus 1104 ist ausgebildet zum Transferieren von Differenzsignalen entlang der Kette. Ein jeweiliges Filter 1106 ist kommunikativ an den Eingang jedes Knotens 1102 gekoppelt. Wie unten erörtert, enthält jeder Knoten 1102 eine Instanz des Differenzsignal-Transfersystems 100 von 1. Bei gewissen Ausführungsformen ist jeder Knoten 1102 Teil eines Batteriesystems, z.B. eines Batteriemanagementsystems.
  • 12 ist ein Schemadiagramm, das eine Instanz des Knotens 1102 und das unmittelbar vorausgehende Filter 1106 zeigt, die jeweils als Knoten 1102(n) und Filter 1106(n) bezeichnet werden. Der unmittelbar vorausgehende Knoten 1102 und das Filter 1106 werden jeweils als Knoten 1102(n-1) und Filter 1106(n-1) bezeichnet, und der unmittelbar folgende Knoten 1102 und das unmittelbar folgende Filter 1106 werden jeweils als Knoten 1102(n+1) und 1106(n+1) bezeichnet. Jeder Knoten 1102 enthält eine Instanz des Differenzsignal-Transfersystems 100, der Digitalschaltungsanordnung 1108, eines Sendeempfängers 1110 und eines Kondensators 1110. Der Sendeempfänger 1110 empfängt Informationen von dem Knoten 1102(n-1) über den Kommunikationsbus 1104 an den Eingängen RXP und RXN, und der Sendeempfänger 1110 überträgt die Informationen an den Knoten 1102(n+1) an den Ausgängen TXP und TXN. Das Differenzsignal-Transfersystem 100 empfängt ein Differenzsignal von dem Knoten 1102(n-1) über den Kommunikationsbus 1104, und das Differenzsignal-Transfersystem 100 generiert ein Signal 1112 als Reaktion auf das Empfangen des Differenzsignals. Das Signal 1112 lädt den Kondensator 1110, und die Digitalschaltungsanordnung 1108 detektiert, dass der Kondensator 1110 auf einen Schwellwert geladen ist und setzt ein Signal 1114 als Reaktion darauf. Der Sendeempfänger 1110 transferiert dann im Differenzmodus eine Darstellung des Signals 1114 an den Knoten 1102(n+1). Das durch das Digitalsignal-Transfersystem 100 empfangene Differenzsignal ist beispielhaft ein Aufwachbefehl oder ein Abschaltbefehl. Beispielsweise ist bei gewissen Ausführungsformen das durch das Digitalsignal-Transfersystem 100 empfangene Differenzsignal ein Aufwachbefehl, und jeder Knoten 1102 wacht aus einem Schlafzustand als Reaktion auf das Empfangen des Aufwachbefehls von einem vorausgegangenen Knoten 1102 in der Kette auf.
  • Jedes Filter 1106 enthält ein resistives Bauelement 1116, einen Kondensator 1118, ein resistives Bauelement 1120, einen Kondensator 1122, einen Kondensator 1124 und einen Kondensator 1126. Das resistive Bauelement 1116 und der Kondensator 1118 sind elektrisch in Reihe zwischen den Knoten 1102(n-1) und den Eingang RXP gekoppelt, und das resistive Bauelement 1120 und der Kondensator 1122 sind elektrisch zwischen den Knoten 1102(n-1) und den Eingang RXN gekoppelt. Der Kondensator 1124 ist elektrisch an den Eingang RXP und einen Referenzknoten 1128 gekoppelt, und der Kondensator 1126 ist elektrisch zwischen den Eingang RXN und den Referenzknoten 1128 gekoppelt. Obwohl das Filter 1106 die Übertragung von Gleichtaktrauschen entlang des Kommunikationsbusses 1104 blockieren kann, kann Gleichtaktrauschen immer noch in den Kommunikationsbus in dem Gebiet 1130 des Kommunikationsbusses 1104 zwischen dem Filter 1106 und dem Knoten 1102 eintreten. Folglich kann die Fähigkeit des Differenzsignalübertragungssystems 100 zum Sperren von Gleichtaktrauschen in dem Daisy-Chain-Kommunikationssystem 1100 besonders vorteilhaft sein.
  • 13 ist ein Flussdiagramm, das ein Verfahren 1300 zum Transferieren eines Differenzsignals zeigt. In Schritt 1302 wird ein pegelverschobenes Signal aus einem Eingangssignal generiert, das eine Differenzmoduskomponente und eine erste Gleichtaktkomponente enthält, wobei das pegelverschobene Signal die Differenzmoduskomponente und eine zweite Gleichtaktkomponente, die von der ersten Gleichtaktkomponente verschieden ist, enthält. Bei einem Beispiel von Schritt 1302 generiert der dynamische Pegelschieber 102 das pegelverschobene Signal 112 aus dem Eingangssignal 110, wobei das pegelverschobene Signal 112 die Differenzmoduskomponente DIFF und die zweite Gleichtaktkomponente CM2 enthält, die von der ersten Gleichtaktkomponente CM1 verschieden ist. In Schritt 1304 wird ein Ausgangssignal aus dem pegelverschobenen Signal generiert, wobei das Ausgangssignal die Differenzmoduskomponente enthält. In einem Beispiel von Schritt 1304 generiert das Gleichtakt-Sperrbauelement 104 das Ausgangssignal 118 aus dem pegelverschobenen Signal 112, wobei das Ausgangssignal 118 die Differenzkomponente DIFF enthält.
  • Änderungen können an den obigen Verfahren, Bauelementen und Systemen vorgenommen werden, ohne von dem Schutzbereich hiervon abzuweichen. Es sei deshalb angemerkt, dass die in der obigen Beschreibung enthaltene und in den beiliegenden Zeichnungen gezeigte Materie als veranschaulichend und nicht in einem beschränkenden Sinne verstanden werden sollte. Die folgenden Ansprüche sollen hierin beschriebene generische und spezifische Merkmale sowie alle Äußerungen über den Schutzbereich des vorliegenden Verfahrens und Systems abdecken, die als Frage der Sprache dazwischen fallend bezeichnet werden könnten.

Claims (20)

  1. Differenzsignal-Transfersystem, umfassend: einen dynamischen Pegelschieber, ausgebildet zum: Empfangen eines Eingangssignals mit einer Differenzmoduskomponente und einer ersten Gleichtaktkomponente, und Generieren eines pegelverschobenen Signals aus dem Eingangssignal, wobei das pegelverschobene Signal die Differenzmoduskomponente und eine zweite Gleichtaktkomponente, die von der ersten Gleichtaktkomponente verschieden ist, enthält, wobei der dynamische Pegelschieber enthält: einen Eingangsport, der ausgebildet ist zum Empfangen des Eingangssignals, einen Ausgangsport, der ausgebildet ist zum Ausgeben des pegelverschobenen Signals, ein erstes und zweites resistives Bauelement, die jeweils elektrisch zwischen den Eingangsport und den Ausgangsport gekoppelt sind, eine erste Gleichtakt-Steuerschaltung, die ausgebildet ist zum Ableiten von Strom durch jedes des ersten und zweiten resistiven Bauelements, und eine zweite Gleichtakt-Steuerschaltung, die ausgebildet ist zum Beziehen von Strom durch jedes des ersten und zweiten resistiven Bauelements; und ein Gleichtakt-Sperrbauelement, das ausgebildet ist zum Empfangen des pegelverschobenen Signals und Generieren eines Ausgangssignals daraus, wobei das Ausgangssignal die Differenzmoduskomponente enthält.
  2. Differenzsignal-Transfersystem nach Anspruch 1, wobei: die erste Gleichtaktkomponente eine erste Größe besitzt; die zweite Gleichtaktkomponente eine zweite Größe besitzt; und die zweite Größe kleiner ist als die erste Größe.
  3. Differenzsignal-Transfersystem nach Anspruch 1 oder 2, wobei das Ausgangssignal im Wesentlichen frei von der zweiten Gleichtaktkomponente ist.
  4. Differenzsignal-Transfersystem nach einem der Ansprüche 1-3, wobei eine Größe der zweiten Gleichtaktkomponente im Bereich von einem Mindestwert VRAILDW bis zu einem Höchstwert VRAILUP liegt.
  5. Differenzsignal-Transfersystem nach einem der Ansprüche 1-4, wobei: die erste Gleichtakt-Steuerschaltung ausgebildet ist zum Ableiten von Strom durch jedes des ersten und zweiten resistiven Bauelements, um zu verhindern, dass eine Größe der zweiten Gleichtaktkomponente einen Höchstwert VRAILUP übersteigt; und die zweite Gleichtakt-Steuerschaltung ausgebildet ist zum Beziehen von Strom durch jedes des ersten und zweiten resistiven Bauelements, um zu verhindern, dass eine Größe der zweiten Gleichtaktkomponente unter einen Mindestwert VRAILDW fällt.
  6. Differenzsignal-Transfersystem nach einem der Ansprüche 1-5, wobei: der dynamische Pegelschieber weiterhin ein drittes und viertes resistives Bauelement umfasst, die elektrisch in Reihe an den Ausgangsport gekoppelt sind; das dritte und vierte resistive Bauelement elektrisch zusammen an einen Gleichtaktknoten CM gekoppelt sind; und jede der ersten Gleichtakt-Steuerschaltung und der zweiten Gleichtakt-Steuerschaltung elektrisch an den Gleichtaktknoten CM gekoppelt ist.
  7. Differenzsignal-Transfersystem nach Anspruch 6, wobei der dynamische Pegelschieber weiterhin umfasst: einen ersten Kondensator, der elektrisch parallel zu dem dritten resistiven Bauelement gekoppelt ist; und einen zweiten Kondensator, der elektrisch parallel zu dem vierten resistiven Bauelement gekoppelt ist.
  8. Differenzsignal-Transfersystem nach Anspruch 6 oder 7, weiterhin umfassend ein fünftes resistives Bauelement, das elektrisch zwischen den Gleichtaktknoten CM und eine Spannungsquelle gekoppelt ist.
  9. Differenzsignal-Transfersystem nach einem der Ansprüche 1-8, wobei das Gleichtakt-Sperrbauelement eine digitale Schaltungsanordnung umfasst.
  10. Differenzsignal-Transfersystem nach einem der Ansprüche 1-9, wobei das Gleichtakt-Sperrbauelement eine Ladepumpe umfasst.
  11. Differenzsignal-Transfersystem nach Anspruch 10, wobei die Ladepumpe ausgebildet ist zum Übertragen der Differenzmoduskomponente des pegelverschobenen Signals, während die zweite Gleichtaktkomponente des pegelverschobenen Signals gesperrt wird.
  12. Differenzsignal-Transfersystem nach Anspruch 10 oder 11, wobei die Ladepumpe einen ersten und zweiten Transistor umfasst, die kollektiv ausgebildet sind zum Generieren eines Differenzstromsignals als Reaktion auf die Differenzmoduskomponente des pegelverschobenen Signals.
  13. Differenzsignal-Transfersystem nach Anspruch 12, wobei die Ladepumpe weiterhin eine Spiegelschaltungsanordnung umfasst, die ausgebildet ist zum Spiegeln des Differenzstromsignals, um das Ausgangssignal zu generieren.
  14. Differenzsignal-Transfersystem nach Anspruch 12 oder 13, wobei der erste und zweite Transistor kollektiv ausgebildet sind zum Sperren der zweiten Gleichtaktkomponente des pegelverschobenen Signals.
  15. Verfahren zum Transferieren eines Differenzsignals, umfassend: Koppeln einer Differenzmoduskomponente eines Eingangssignals zwischen einem Eingangsport eines dynamischen Pegelschiebers und einem Ausgangsport des dynamischen Pegelschiebers über ein erstes und zweites resistives Bauelement des dynamischen Pegelschiebers zum Generieren einer Differenzmoduskomponente eines pegelverschobenen Signals, wobei jedes des ersten und zweiten resistiven Bauelements elektrisch zwischen den Eingangsport des dynamischen Pegelschiebers und den Ausgangsport des dynamischen Pegelschiebers gekoppelt ist; Ableiten von Strom durch jedes des ersten und zweiten resistiven Bauelements, um zu verhindern, dass eine Größe einer Gleichtaktkomponente des pegelverschobenen Signals einen Höchstwert VRAILUP übersteigt; Beziehen von Strom durch jedes des ersten und zweiten resistiven Bauelements, um zu verhindern, dass die Größe der Gleichtaktkomponente des pegelverschobenen Signals unter einen Mindestwert VRAILDW fällt; und Generieren eines Ausgangssignals aus dem pegelverschobenen Signal unter Verwendung eines Gleichtakt-Sperrbauelements, wobei das Ausgangssignal die Differenzmoduskomponente des pegelverschobenen Signals enthält.
  16. Verfahren nach Anspruch 15, weiterhin umfassend das Fixieren der Größe der Gleichtaktkomponente des pegelverschobenen Signals auf einen vorbestimmten Wert, wenn eine Größe einer Gleichtaktkomponente des Eingangssignals statisch ist.
  17. Verfahren nach Anspruch 15 oder 16, weiterhin umfassend das Sperren der Gleichtaktkomponente des pegelverschobenen Signals unter Verwendung des Gleichtakt-Sperrbauelements, um das Ausgangssignal zu generieren.
  18. Verfahren nach einem der Ansprüche 15-17, weiterhin umfassend das Generieren eines Differenzstromsignals als Reaktion auf die Differenzmoduskomponente des pegelverschobenen Signals.
  19. Verfahren nach Anspruch 18, weiterhin umfassend das Spiegeln des Differenzstromsignals, um das Ausgangssignal zu generieren.
  20. Verfahren nach Anspruch 18 oder 19, weiterhin umfassend das Übertragen der Differenzmoduskomponente des pegelverschobenen Signals durch eine Filterungsschaltungsanordnung vor dem Generieren des Differenzstromsignals.
DE102019123718.1A 2018-09-04 2019-09-04 Differenzsignal-transfersysteme und assosziierte verfahren Pending DE102019123718A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862726507P 2018-09-04 2018-09-04
US62/726,507 2018-09-04

Publications (1)

Publication Number Publication Date
DE102019123718A1 true DE102019123718A1 (de) 2020-03-05

Family

ID=69526819

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019123718.1A Pending DE102019123718A1 (de) 2018-09-04 2019-09-04 Differenzsignal-transfersysteme und assosziierte verfahren

Country Status (3)

Country Link
US (1) US10797704B2 (de)
CN (1) CN110880930B (de)
DE (1) DE102019123718A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113419595B (zh) * 2021-07-22 2022-03-18 苏州纳芯微电子股份有限公司 一种数字隔离器及其共模干扰抑制电路
CN116990599B (zh) * 2023-07-10 2024-07-16 深圳锐来博微电子有限公司 一种共模噪声检测电路及数字隔离器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761831A (en) * 1972-02-28 1973-09-25 Bunker Ramo Common mode rejection means for differential circuits
EP1354399B1 (de) 2000-12-15 2006-04-19 Broadcom Corporation Differentialverstärker mit grossem gleichtaktbereich
US6819170B1 (en) 2002-12-20 2004-11-16 National Semiconductor Corporation Apparatus for sensing differential voltages with high common-mode levels
US7505739B2 (en) 2004-11-12 2009-03-17 Atheros Technology Ltd. Automatic mode setting and power ramp compensator for system power on conditions
JP5779490B2 (ja) * 2011-12-09 2015-09-16 株式会社メガチップス 線形増幅回路
US9264002B2 (en) * 2014-02-19 2016-02-16 Analog Devices Global Apparatus and methods for improving common mode rejection ratio
US9246477B2 (en) * 2014-03-27 2016-01-26 Qualcomm Incorporated Systems and methods for common mode level shifting
US9503121B2 (en) * 2014-10-17 2016-11-22 Infineon Technologies Ag Very high dynamic-range switched capacitor ADC with large input impedance for applications tolerating increased distortion and noise at large input signal levels

Also Published As

Publication number Publication date
US10797704B2 (en) 2020-10-06
CN110880930A (zh) 2020-03-13
US20200076434A1 (en) 2020-03-05
CN110880930B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
EP0090255B1 (de) Tristate-Treiberschaltung
DE102018123509B4 (de) Spannungspegelumsetzerschaltung
DE10110273C2 (de) Spannungsgenerator mit Standby-Betriebsart
WO1999063668A1 (de) Logikgatter
DE10254618A1 (de) Schaltung zum Ansteuern einer Leistungsvorrichtung
DE102020115851B3 (de) Schneller spannungsregler und verfahren zur spannungsregelung
DE102017113718A1 (de) Linearer Spannungsregler
DE102014119097A1 (de) Spannungsregler mit schneller übergangsreaktion
DE102019123718A1 (de) Differenzsignal-transfersysteme und assosziierte verfahren
DE4221082A1 (de) Fuenf-volt toleranter differenzempfaenger
EP1352467B1 (de) Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung
DE102005003643A1 (de) Strombegrenzer für Ausgangstransistor
EP1545000B1 (de) Schaltungsanordnung zur Regelung des Duty Cycle eines elektrischen Signals
WO1996034458A1 (de) Gtl-ausgangsverstärker zum einkoppeln eines am eingang anliegenden eingangssignales in eine am ausgang anliegende übertragungsleitung
DE3329874A1 (de) Mos-inverterschaltung
CH716358A2 (de) Leistungswandler mit Erkennung eines Kurzschlussstroms.
DE3700296A1 (de) Halbleiter-differenzverstaerker
DE3734631C2 (de) Differenzverstärker unter Verwendung von MOS-Transistoren einer Einkanal-Polarität
DE69601198T2 (de) Kurzschlussschutz für einen Audio-Video-Datenbus
DE69624230T2 (de) Hohen Spannungen widerstehende Ausgangsstufe
DE112022000540T5 (de) Verzögerungssignal-erzeugungsschaltung, sendeschaltung, elektronische steuereinheit und fahrzeug
DE19719115A1 (de) Empfangs-Rauschsperrschaltung mit Funktion zum Ermitteln der Impulsbreite
WO1998054839A1 (de) Eingangsschaltung für eine integrierte schaltung
DE112019005327T5 (de) Halbleiterschaltung und halbleitersystem
DE2741821C2 (de) Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET