DE1915501B2 - Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen - Google Patents

Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen

Info

Publication number
DE1915501B2
DE1915501B2 DE1915501A DE1915501A DE1915501B2 DE 1915501 B2 DE1915501 B2 DE 1915501B2 DE 1915501 A DE1915501 A DE 1915501A DE 1915501 A DE1915501 A DE 1915501A DE 1915501 B2 DE1915501 B2 DE 1915501B2
Authority
DE
Germany
Prior art keywords
integrated circuit
conductor tracks
insulating substrate
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1915501A
Other languages
English (en)
Other versions
DE1915501C3 (de
DE1915501A1 (de
Inventor
Richard Dr. 8011 Neukeferloh Wiesner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1915501A priority Critical patent/DE1915501C3/de
Priority to DE19691948333 priority patent/DE1948333C3/de
Priority to NL6918609A priority patent/NL6918609A/xx
Priority to US00020519A priority patent/US3745648A/en
Priority to CH446070A priority patent/CH503374A/de
Priority to FR7010487A priority patent/FR2039895A5/fr
Priority to AT271770A priority patent/AT305375B/de
Priority to GB04376/70A priority patent/GB1240977A/en
Priority to SE7004299A priority patent/SE402516B/xx
Priority to JP45024960A priority patent/JPS4916222B1/ja
Priority to FR7034139A priority patent/FR2064819A6/fr
Priority to CH1393370A priority patent/CH522289A/de
Priority to NL7014112A priority patent/NL7014112A/xx
Publication of DE1915501A1 publication Critical patent/DE1915501A1/de
Publication of DE1915501B2 publication Critical patent/DE1915501B2/de
Application granted granted Critical
Publication of DE1915501C3 publication Critical patent/DE1915501C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/435—Shapes or dispositions of insulating layers on leadframes, e.g. bridging members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

35
Die Erfindung betrifft ein Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen, bei dem die integrierte Schaltung in ein Loch eines isolierenden Substrates mit darauf befindlichen elektrischen Leiterbahnen eingesetzt wird und die Leiterbahnen mit den entsprechenden Stellen der integrierten Schaltung elektrisch verbunden werden.
Integrierte Schaltungen werden nach bekannten Verfahren mit an der Schaltung selbst freigeätzten Leiterbahnen in ein Substrat eingesetzt. In der Zeitschrift »The Western Electric Engineer«. Dezember 1967, ist auf den S. 16 bis 26 die Verbindung in Beam-Lead-Technik einer integrierten Schaltung mit äußeren Zuleitungen beschrieben. Nach diesem Verfahren werden die Leiterbahnen an der integrierten Schaltung selbst beispielsweise durch Aufdampfen befestigt und die elektrische Verbindung mit den äußeren Zuleitungen außerhalb der integrierten Schaltung über diese Leiterbahnen hergestellt. Dazu ist es erforderlich, daß die Leiterbahnen an der integrierten Schaltung freigeätzt werden, derart, daß sie frei über den Rand des Substrates der integrierten Schaltung ragen. Dieses Ätzverfahren erforcWt eine große Genauigkeit, und ist deshalb schwierig durchzuführen. Ferner benötigen die Leiterbahnen auf der integrierten Schaltung Platz, wenn sie zuerst nur dort festgemacht werden. Dies steht aber gerade der eifcrenüichen Zielsetzung der integrierten Schaltung, nämlich auf möglichst kleinem Raum möglichst viele Bauelemente unterzubringen. (>5 entgegen. Integrierte Schaltungen mit vorstehenden Leiterbahnen sind ferner schwjerig zu handhaben, da sie ieicht mechanisch beschädigt werden.
Es sind weiterhin Verfahren bekannt, bei denen die Verbindung zwischen der integrierten Schaltung und ihren ?ußeren Zuleitungen über dünne Drähte erfolgt. Dabei muß jeder Draht einzeln sowohl an der Zuleitung als auch an der integrierten Schaltung festgemacht werden, was eine große Anzahl von Verfahrensschritten erfordert Die Verbindung über Kontaktdrähte ist deshalb aufwendig und schwierig durchzuführen.
Es ist weiterhin bekannt (US-PS 3 176 191), einen Transistor in ein Loch eines Substrates einzusetzen, wobei auf dem Substrat Leiterbahnen verlaufen, die über den Rand des Loches ragen. Über das Material des Substrates und das Loch selbst werden keine näheren Angaben gemacht, so daß davon auszugehen ist. daß das Loch auf mechanischem Wege durch Bohren oder Stanzen hergestellt wird. Auch werden bei diesem bekannten Verfahren die Leiterbahnen zunächst als Metalirahmen gefertigt und dann in die entsprechend bearbeitete Oberfiäche des Substrates eingesetzt, so daß große Genauigkeiten erforderlich sind.
Schließlich ist es auch bekannt (US-PS 3 325 882). einen Füllstoff in den freien Raum zwischen einem Substrat und einer in ein Loch des Substrates eingesetzten integrierten Schaltung einzubringen, um so eine Unterlage für die später herzustellenden Leiterbahnen zu haben. Der Füllstoff muß jedoch wieder entfernt werden. wozu ein zusätzlicher Verfahrensschritt erforderlich ist.
Aufgabe der Erfindung ist es daher, ein Verfahren anzugeben, das die Herstellung einer einfachen Verbin dung zwischen einer integrierten Schaltung und äußeren Zuleitungen mit möglichst wenigen Verfahrensschritten erlaubt. Dabei sollen die Vorteile der Beam Lead-Technik weitgehend ausgenutzt werden können
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst auf die Oberfläche des isolierenden Substrates Leiterbahnen aufgedampft oder galvanisch abgeschieden werden und dann das Loch derart in das isolierende Substrat geätzt wird, daß die inneren Enden der Leiterbahnen frei über den Rand des Loches ragen.
In vorteilhafter Weise werden bei dem erfindungsgemäßen Verfahren die Leiterbahnen auf das isolierende Substrat verlegt. Dadurch entfällt das schwierig durchzuführende Ätzverfahren zum Freilegen der Leiterbahnen an der integrierten Schaltung selbst. Die Dimensionierung des laches, in das die integrierte Schaltung eingesetzt wird, braucht keine große Genauigkeit aufzuweisen. Ferner ist der Platzbedarf der Leiterhahnen auf der integrierten Schaltung gering, da die Kontakte integrierte Schaltung - Leiterbahnen nur eine elektrische Verbindung herstellen müssen, und nicht zur Befestigung von frei herausragenden Leiterbahnen dienen.
Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels an Hand der Figuren. Es zeigt
F i g. 1 eine Draufsicht auf ein isolierendes Substrat mit einer eingebauten integrierten Schaltung, wobei ein wärmeleitender elektrischer Isolator weggelassen wurde,
F i g. 2 einen Querschnitt durch die Anordnung nach F i g. 1, wobei der wärmeleitende elektrische Isolator in einer ersten Ausführungsform dargestellt ist,
F i g. 3 einen Querschnitt durch die Anordnung nach F i g. 1, wobei der wärmeleitende elektrische Isolator in einer zweiten Ausführur.gsform dargestellt ist.
Auf ein isolierendes Substrat I werden nach einem der bekannten Aufdampf- oder Galvanikverfahren Leiterbahnen 2 aufgebracht. Diese können beispielsweise Goldleitbahnen sein. Anschließend werden diese
Leiterbahnen freigeätzt, so daß im isolierenden Substrat 1 ein Loch 3 entsteht, dessen Dimensionierung keine große Genauigkeit aufzuweisen braucht. An den der integrierten Schaltung 4 abgewandten Enden der Leiterbahnen 2 werden am Ranö des Substrates 1 durch Lötung, Schweißung odor Thermokompression Kontakte 5 angebracht. In dem Loch 3 wird eine integrierte Schaltung 4 untergebracht, die an die Leiterbahnen 2 beispielsweise angeschweißt wird. Wesentlich an dem erfindungsgemäßen Verfahren ist, daß das Substrat S aus einem gut ätzbaren Isolator besteht. Als besonders vorteilhaft hat es sich erwiesen, für das Substrat Glas oder oxidiertes Silicium zu verwenden.
In einer Weiterbildung der Erfindung ist es zweckmäßig, die gesamte Anordnung mit einem wärmeleitenden elektrischen Isolator zu vergießen oder zu verkleben. Es ist beispielsweise möglich, das Loch 3 mit der eingesetzten integrierten Schaltung mit einem gut wärmeleitenden Stoff 6 auszugießen (F i g. 3). In vorteilhafter Weise ist es weiterhin möglich, auf der Oberfläche der gesamten Anordnung eine Platte 8 aufzukleben, die die Wärme leitet, aber elektrisch isoliert (Fig.2). Durch diese Maßnahmen wird eine gute Wärmeableitung der in der integrierten Schaltung entstehenden Verlustwärme gewährleistet. Vorteilhafterweise wird
ίο für die Leiterbahnen 2 das gleiche Material wie für die Kontaktflecken 7 der integrierten Schaltung verwendet. Dadurch ist es möglich, die integrierte Schaltung einfach mit den Leiterbahnen zu verschweißen. Zudem wird das Entstehen von Thermospannungen vermieden.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen, bei dem die integrierte Schaltung in ein Loch eines isolierenden Substrates mit darauf befindlichen elektrischen Leiterbahnen eingesetzt wird und die Leiterbahnen mit den entsprechenden Stellen der integrierten Schaltung elektrisch verbunden werden, dadurch gekennzeichnet, daß zunächs1. auf die Oberfläche des isolierenden Substrates (1) Leiterbahnen (5) aufgedampft oder galvanisch abgeschieden werden und dann das Loch (3) derart in das isolierende Substrat (1) geätzt wird, daß die inneren Enden (2) der Leiterbahne.i (5) frei über den Rand des Loches (3) ragen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aJs isolierendes Substrat GJas verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als isolierendes Substrat oxydiertes Silicium verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das isolierende Substrat (1) mit der eingesetzten integrierten Schaltung
(4) mit einem wärmeleitenden Isolator (5) umgeben wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf das die Leiterbahnen enthaltende isolierende Substrat (I) eine gut wärmeleitende, elektrisch isolierende Platte (8) aufgeklebt wird.
DE1915501A 1969-03-26 1969-03-26 Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen Expired DE1915501C3 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE1915501A DE1915501C3 (de) 1969-03-26 1969-03-26 Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen
DE19691948333 DE1948333C3 (de) 1969-09-24 Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen
NL6918609A NL6918609A (de) 1969-03-26 1969-12-11
US00020519A US3745648A (en) 1969-03-26 1970-03-18 Method for mounting semiconductor components
AT271770A AT305375B (de) 1969-03-26 1970-03-24 Verfahren zur Montage von Halbleiterbauelementen
FR7010487A FR2039895A5 (de) 1969-03-26 1970-03-24
CH446070A CH503374A (de) 1969-03-26 1970-03-24 Verfahren zum Verbinden einer integrierten Schaltung mit äusseren elektrischen Zuleitungen
GB04376/70A GB1240977A (en) 1969-03-26 1970-03-25 Improvements in or relating to semiconductor components
JP45024960A JPS4916222B1 (de) 1969-03-26 1970-03-26
SE7004299A SE402516B (sv) 1969-03-26 1970-03-26 Sett att forbinda en integrerad krets med yttre, elektriska anslutningar
FR7034139A FR2064819A6 (de) 1969-03-26 1970-09-21
CH1393370A CH522289A (de) 1969-03-26 1970-09-21 Verfahren zum Verbinden einer integrierten Schaltung mit äusseren elektrischen Zuleitungen
NL7014112A NL7014112A (de) 1969-03-26 1970-09-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1915501A DE1915501C3 (de) 1969-03-26 1969-03-26 Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen

Publications (3)

Publication Number Publication Date
DE1915501A1 DE1915501A1 (de) 1970-10-01
DE1915501B2 true DE1915501B2 (de) 1975-02-27
DE1915501C3 DE1915501C3 (de) 1975-10-16

Family

ID=5729405

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1915501A Expired DE1915501C3 (de) 1969-03-26 1969-03-26 Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen

Country Status (9)

Country Link
US (1) US3745648A (de)
JP (1) JPS4916222B1 (de)
AT (1) AT305375B (de)
CH (1) CH503374A (de)
DE (1) DE1915501C3 (de)
FR (1) FR2039895A5 (de)
GB (1) GB1240977A (de)
NL (1) NL6918609A (de)
SE (1) SE402516B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2057126C3 (de) * 1970-05-14 1975-11-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Anordnung und Verfahren zur Kontaktierung von Halbleiterbauelementen
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US3964157A (en) * 1974-10-31 1976-06-22 Bell Telephone Laboratories, Incorporated Method of mounting semiconductor chips
US4300153A (en) * 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
DE3627372C3 (de) * 1986-08-12 1994-04-14 Loewe Opta Gmbh Anordnung, bestehend aus einer Leiterplatte, einem Kühlkörper und zu kühlenden elektronischen Bauelementen
DE3914756A1 (de) * 1989-05-05 1990-11-22 Platzer Schwedenbau Gmbh Verfahren zur herstellung einer rohrflanschverbindung
DE19520676A1 (de) * 1995-06-07 1996-12-12 Deutsche Telekom Ag Hybridschaltung und Verfahren zur Herstellung derselben
US6571468B1 (en) 2001-02-26 2003-06-03 Saturn Electronics & Engineering, Inc. Traceless flip chip assembly and method
AT523450B1 (de) 2020-01-27 2025-04-15 Univ Linz Durchdringbares Element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271625A (en) * 1962-08-01 1966-09-06 Signetics Corp Electronic package assembly
GB1015909A (en) * 1963-12-30 1966-01-05 Gen Micro Electronics Inc Method of and product for packaging electronic devices
US3374537A (en) * 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3559285A (en) * 1968-01-08 1971-02-02 Jade Corp Method of forming leads for attachment to semi-conductor devices

Also Published As

Publication number Publication date
SE402516B (sv) 1978-07-03
FR2039895A5 (de) 1971-01-15
GB1240977A (en) 1971-07-28
AT305375B (de) 1973-02-26
US3745648A (en) 1973-07-17
NL6918609A (de) 1970-09-29
DE1915501C3 (de) 1975-10-16
CH503374A (de) 1971-02-15
JPS4916222B1 (de) 1974-04-20
DE1915501A1 (de) 1970-10-01

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
DE2649374C2 (de) Kontaktvorrichtung und Verfahren zur Herstellung derselben
DE1915501C3 (de) Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen
EP3095307B1 (de) Leiterplatte, schaltung und verfahren zur herstellung einer schaltung
DE2919058A1 (de) Elektronisches geraet mit mindestens einer leiterplatte
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE2639979B2 (de) Halbleiterbaueinheit
DE3018846A1 (de) Elektronisches bauelement in chipform und verfahren zur herstellung desselben
DE1948333C3 (de) Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen
DE1059988B (de) Elektrische Baugruppe
DE2031285C3 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger elektronischer Bauelemente mit Kunststoffgehäuse
EP0144413A1 (de) Leiterplatte zum auflöten von integrierten miniaturschaltungen und verfahren zur herstellung von solchen leiterplatten
DE4008658C2 (de)
DE1948333B2 (de) Verfahren zum verbinden einer integrierten schaltung mit aeusseren elektrischen zuleitungen
DE1966877A1 (de) Loesbare elektrische verbindungen zwischen mikrobaugruppen und/oder verdrahtungsplatten
DE19802580A1 (de) Elektrischer Schaltungsträger
DE2003423C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
EP0184608A2 (de) Verfahren zur Herstellung mechanisch trennbarer Vielfach-Verbindungen für den elektrischen Anschluss mikroelektronischer Bauelemente und nach diesem Verfahren hergestellte Vielfach-Verbindungen
EP3973570B1 (de) Elektronikbaugruppe und elektronikanordnung
DE3418156A1 (de) Elektrische durchfuehrung durch eine metallplatte
DE2835017A1 (de) Verfahren zur herstellung von ueberspannungsableitern
DE1815799A1 (de) Gehaeuse fuer Halbleitersysteme
EP1291917A2 (de) Elektrische Schaltungseinheit, insbesondere Leistungsmodul, und Verfahren zu deren Herstellung
DE3147948A1 (de) "anordnung mit integrierten schaltungen"
DE2241961C3 (de) Verfahren zur Herstellung eines Oberflächenschutzes für gedruckte Schaltungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EF Willingness to grant licences