DE1947639A1 - Digitaler Frequenzdiskriminator und in diesem verwendbarer Signalbegrenzer - Google Patents

Description

Patentanwälte Dipl.-Ing. F.Weickmann,

Dipl.-Ing. H. Weickmann, Dipl.-Phys. Dr. K. Fincke Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber

IvWbJy g MÖNCHEN 86, DEN POSTFACH 860 820 MÖHLSTRASSE 22, RUFNUMMER 4? 3921/22

Anderson Jacobson

2235 Mora Drive, Mountain View, California, V.St.v.A.

Digitaler Frequenzdiskriminator und in diesem verwendbarer Signalbegrenzer

Die Erfindung bezieht sich auf Datenanschlußgeräte in digitalen Nachrichtenübertragungssystemen, in denen mit Frequenzmodulation gearbeitet wird. Die Erfindung betrifft insbesondere einen Frequenzdiskriminator mit einem Signalbegrenzer und einem Pegeldetektor.

In digitalen Nachrichtenübertragungssystemen, in denen binäre Frequenzmodulation benutzt wird, wird zu Darstellung von Nachrichten normalerweise eine sogenannte Frequenzumtastung benutzt; , bei der zwei Töne oder Frequenzen zur Darstellung des Biriärzeichenc "1" oder einer Markierung und des Binärzeichens ¹¹O" oder eines Zwischenraumes dienen. Ein Empfänger muß dann die beiden Töne bzw. Frequenzen ermitteln und eine binärkodierte Impulsfolge für einen Rechner, einen Fernschreiber oder eine sonstige Auswerteeinrichtung abgeben.

Im Zusammenhang mit einer digitalen Frequenzdiskriminierung wird an anderer Stelle vorgeschlagen, einen Binärzähler und

009817/1341

einen synchronisierten Dekoder in einer Anordnung zur wirksamen Messung der Periode eines frequenzmodulxerten Signals zu verwenden "und ein !"lip-Flop in Abhängigkeit davon zu setzen oder xüickzustellen, ob die Periode des Signals die der einen oder der anderen Frequenz von zwei Frequenzen isb. Ein Taktimpulsgenerator vom Relaxations-Oszillatortyp (der so eingestellt ist, daß er bei einer Frequenz arbeitet, die höher ist als die beiden zu diskriminierenden Frequenzen) wird durch die Vorderflanke des -jeweils empfangenen Signals synchronisiert, um mit seinen Schwingungen bei einer vollen Periode wieder zu beginnen. Zu nahezu demselben Zeitpunkt v.'ird die Anzahl der Taktimpulse, die der Binärzähler während einer vorangehenden Periode des empfangenen Signals aufgenommen hat, durch den Dekoder abgetastet. Unmittelbar danach wird der Zähler auf Null zurückgestellt, um Taktimpulse, die währe*?-! der gerade andauernden Periode erzeugt werden, aufnehmen zu können.

Der zuvor betrachtete digitale Diskriminator v/eist alle Vorteile auf, die Kulldurchgangs-Detektoren besitzen auf, und darüber hinaus besitzt er noch die Vorteile, die digitale Verfahren mit sich bringen,- v/ie eine hohe Genauigkeit. Ferner haftet der zuvor betrachteten Lösung der Vorteil an, der integrierten Schaltungen hinsichtlich Größe, Gewicht und r?fs. Kosten anhaftet, '.sie bei den bisher bekannten ilulldurchgan:_s— Detektoren v/erden ein Verstärker und ein Begrenzer benutzt, um aus dem jeweiligen sinusförmigen -üingan-.ssivnal ein Rechtecl·:- signal zu formen. .

Jede Verschiebung der Eingangssir-nalfrequenz außerhalb des durch die beiden Frequenzen, die für die Darstellung der Binärzeichen benutzt werden, definierten Bereiches führt zu einer Störung der übertragung oder zu einer f-evjissen C_cualitä"fesverminderung des übertragenen Signals. Es ^T.-;äre somit wünschenswert , einen derartigen Zustand zu erniöteln und der Auswerte—

BAD ORIGINAL ; . (Μ817/Ϊ341

einrichtung: zu signalisieren. Bei dem Versuch, die Periode des Eingangssignals zu messen, wird ein derartiger Zustand jedoch nicht zu jedem Zeitpunkt ermittelt, da er ggfs. nur kurzzeiti.; auftritt und da eine geeignete Datenübertragung zu der Auswerteeinrichtung einfach dadurch erfolgen kann, daß ein solcher Zustand unbeachtet bleibt, und zwar bis ein bestimmter Prozentsatz der vorgenommenen Messungen Meßergebnisse liefert, die erkennen lascen, daß die ermittelten Perioden außerhalb des Seitbereiches liegen, der von dem digitalen Diskriminator verarbeitet werden kann, d.h. außerhalb eier erwarteten Differenz zwischen den beiden zu diskriminierenden Frequenzen. Es vrire ferner v;ünschensv/ert, einen oi^nalbegrenzer mit einem Pegeldetektor vorzusehen, der für den Fall, da£ der Eintangsuignalperiel nur kurzzeitig absinkt, eine relativ lange Einschaltzeit, eine demgegenüber kürzere Ausschalt zeit und eine noch kürzere Rüclckehrzeit bejitizt. Sinkt der Einganges ign al ρ eg el unter einen bestimmten rfert, so rzann der Pegeldetektor dies der Äuswerteeinrichtung entsprechend signalisieren. Sind der Auswerteeinrichtung beiue IlustUnde (Sx;ör__anr:en und Pe_;cel abfalle) zu signalisieren, oc v.'ire et: vrünschenswert, sowohl Störun.~ssi nale als auch Sivnalce;:el-Detel:torsirxale susammensufassen, um lediglich ein Signal sn uie Ausv.-ei'te einrichtung abzugeben.

Der* Ürfin*iun/; lie~t daher die Auf race zu Grunde, einen di._-linien ireouenediskri^inator zur Verwendung in mit Frov-uenzüciiilaticnsuvsteiüen arbeitenden Anschlußgeräten zu ü chaff on. Dabei ist ein Be rrenzer und ein Perreldetektor für ..ie Ver^r.:enö.un xit einem Frequenz-diskriininator zn schaffen. Der neu z\i c-cha-for-ie jlI i-jale Frecuenzu.iskriz;inator soll is: übrigen ."-ii elr.er. S;cte:.·: zur 2rnittelun-_ von Störungen , oder be'jzi:z^z?r. Verzerrungen des «in^annssi rnals und zur oi^xclisierun aie^er r^zhz eil inen Hustende sn die Ausv;erteeinrich'Ju::^ ν ν .3-?her. sei::, ":er.n ie:· ermittelte Sucrungszuj;anc v.'Hhren- ol.r,e~ be£ti-i:::ten I-rozentsatrec der Eingangs ε ir-

009817/1341

Gelöst wird die vorstehend aufgezeigte Aufgabe mit Hilfe eines digitalen Frequenzdiskriminators zur Ermittelung . zweier verschiedener Frequenzen eines mit zumindest diesen beiden Frequenzen auftretenden Eingangssignals erfindungsgemäß dadurch, daß von einem Generator abgegebene Taktimpulse mit Hilfe eines Zählers gezählt werden, daß am Ende einer jeden Eingangssignalperiode die Anzahl während der betreffenden Periode gezählter Impulse festgestellt wird und daß Steuereinrichtungen vorgesehen sind, die verhindern, daß der Zähler Taktimpulse über die Anzahl der Taktimpulse hinaus zählt, die für die beiden zu ermittelnden Frequenzen charakteristisch sind.

Gemäß der Erfindung wird ein synchronisierter Dekoder mit einem Binärzähler verwendet, um v/irksam die Periode eines frequenzmodulierten Signals zu messen und um ein Flip-Flop in Abhängigkeit davon zu setzen oder zurückzustellen, ob die Periode des Signals jene der einen oder jene der anderen Frequenz von zwei Frequenzen entspricht. Ein zweites RS-Flip-Flop wird gesetzt, wenn die Anzahl der Taktimpulse, die während einer bestimmten Periode gezählt v/erden, charakteristisch ist für eine Frequenz, die unterhalb der untersten Frequenz oder oberhalb der höchsten zu diskriminierenden Frequenz liegt. Die Abtastung der in dem Zähler gespeicherten Zahl erfolgt am Ende der jeweiligen Eingangssignalperiode, das durch die Vorderflanke der nächsten Periode bestimmt ist. Unmittelbar danach wird der Zähler zurückgestellt.

Damit die Vorderflanke einer Periode leicht ermittelt werden kann, wird das Eingangssignal zunächst verstärkt und dann begrenzt, um aus seiner Sinusform eine Rechteckform zu bilden. Die Vorderflanke dieses Rechtecksignals wird dann differenziert, um einen Abtastimpuls zu gewinnen. Die Begrenzungsfunktion wird durch zwei Dioden bewirkt, die so geschaltet sind, daß sie durch das Eingangssignal abwechselnd in Durchlaßrichtung vorgespannt sind. Dadurch erfolgt eine Begrenzung

0098 17/1341

■ - g - ■

beider Halbwellen auf den Spannungsabfall an den Dioden. Eine Diode ist dabei direkt an Erde geschaltet, während die andere Diode über einen Kondensator geerdet ist. Obwohl damit beide Halbwellen auf den Spannungsabfall an den Dioden begrenzt werden, lädt sich der Kondensator mit der Zeit auf einen bestimmten Maximalwert auf, der durch die jeweilige Eingangssignalfrequenz und einen dem Kondensator parallelliegenden Widerstand bestimmt ist. Daraufhin wird die Amplitude der einen Halbwelle auf einen Pegel erhöht, der durch eine bestimmte Ladung festgelegt ist und. durch den ohmschen Spannungsabfall an der mit dem Kondensator verbundenen Diode. An den Verbindungspunkt der Diode mit dem Kondensator ist ein Pegeldetektor oder ein Spannungskomparabor angeschlossen, der durch eine Schmitt-Triggerschaltung gebildet sein kann. Diese Schaltung überträgt ein Signal zu der Auswerteeinrichtung, wenn die Ladung des Kondensators unter einen bestimmten Pegel gesunken ist. Dadurch wird angezeigt, daß ein Abfall der Frequenz des Eingangssignals unter einen bestimmten Wert oder irgendwelche Störungen des Ein-.,angssignals aufgetreten sind. Dem ersten Kondensator ist ein zweiter Kondensator über.eine dritte Diode parallelgeschaltet, und zwar derart, daß dieser zweite Kondensator sich bei Aufladung des ersten Kondensators ebenfalls auf denselben Pegel auflädt, jedoch um den Spannungsabfall an der dritten Diode vermindert. Entlädt sich der erste Kondensator schnell, z.B. auf Grund des Verschwindens des Eingangssignals, so hält die dritte Diode die Ladung des zweiten Kondensators zurück* Dem zweiten Kondensator ist ein zweiter Widerstand parallelgeschaltet. Die Zeitkonstante des den zweiten Kondensators und den diesem parallelgeschalteten Widerstand umfassenden Zeitgliedes ist groß im Verlgeich zur Zeitkonstante des den ernten Kondensator und dessen Widerstand umfassenden Zeit-Gliedes. Auf diese V/eise besitzt der Signalpegeldetektor eine relativ lange Einschältzeit, die auf die Größe des zweiten Kondensator isurückgeht_s und eine kurze Abschaltzeit,

009817/13A1

die hauptsächlich auf den dem ersten Kondensator parallelgeschalteten Widerstand zurückgeht, und eine schnelle Rüc·;-kehrzeit, die' auf die relativ geringe Größe des ersten Kondensators zurückgeht. Der erste Kondensator ist ferner an den Ausgang des zweiten RS-Flip-Flops angeschlossen, und zwar über einen Schalter. Dieser Schalter ist dann übertragungsfähig, um eine bestimmte Ladungsmenge von dem ersten Kondensator abzuleiten, wenn das Flip-Flop gesetzt ist. Dies dient dazu anzuzeigen, daß die Periode des Eingangssignals außerhalb des Zeitbereiches liegt, der von dem digitalen Diskriminator noch, verarbeitet werden kann. Die Größe der zu einem bestimmten Zeitpunkt abgeführten Ladung reicht dabei nicht aus, um den Pegeldetektor zu veranlassen, das Fehlen des Eingangssignals anzuzeigen, wenn der Zeitbereich, der von dem digitalen Diskriminator noch verarbeitet werden kann, geringer ist als ein bestimmter V/ert.

An Hand von Zeichnungen wird die Erfindung nachstehend näher erläutert.

Fig. 1 zeigt in einem Blockschaltbild eine Anordnung gemäß der Erfindung.

Fig. 2 zeigt einen in der Anordnung gemäß Fig. 1 verwendbaren Begrenzer.

Fig. 3 veranschaulicht in einem Zeitdiagramm den Betrieb einer bevorzugten Ausführungsform der Anordnung gemäß Fi£.1. Fig. 4- zeigt eine bevorzugte Ausführungsform der Erfindung«

Gemäß Fig. 1 wird ein frequenzmoduliertes Signal einer Eingangsklemme 10 eines Verstärkers 11 zugeführt, dem ein Bandpaßfilter und .Vorbegrenzer 12 nachgeschaltet ist. Diesem Vorbegrenzer 12 ist ein Begrenzer 13 nachgeschaltet, der auf ein Sinus-Bingangssignal hin ein Rechtecksignal abgibt, wie es durch das Signal A in Fig. 3 veranschaulicht ist. Es sei darauf hingewiesen, daß die in Fig. 3 dargestellten Signale lediglich zur Veranschaulichung der zeitlichen Beziehungen

SAD OFUGlNAL 009817/1341

dienen sollen und daß die relativen Amplituden der verschiedenen ßignalfolgen nicht proportional sind.

Der Betriebsablauf des in Fig. 1 dargestellten Systems beginnt mit der positiv ansteigenden Flanke des Signals A. Diese Vorderflanke des Signals A wird durch ein Differenzierglied differenziert, das einen Kondensator 14- und einen Widerstand 15 enthält. Von diesem Differenzierglied wird ein scharfer Impuls 16 abgegeben, wie er durch den Impuls B in Fi;;. 2 veranschaulicht ist;. Jeder derartige Impuls leitet eine Periode eines digitalen Frequenzdiskriminators 17 ein, indem ein in dem System vorhandener Relaxations-Oszillator jeweils angesteuert wird. Der betreffende Oszillator beginnt damit jeweils Taktimpuls zu erzeugen, wie ^ie durch die Impulsfolge C veranschaulicht sind. Die Jreriode der Taktimpuls des Taktimpuls^enerators ist gleich der Differenz zwischen den Perioden der beiden zu diskriminierenden Frequenzen. Diese Frequenzen betragen bei der bevorzugten Ausführungsform der Erfindung, v.^rie sie an Hand von Fig. 3 erläutert v:erden wird, 2025 Hz und 2225 Hz.

Ein in den digitalen Frequenzdiskriminator 17 enthaltener Zähler zählt die Anzahl der Taktimnulse, die von dem Relaxationr-Oszillato^ -.ährend einer bestimmten Periode des Ein-■jangssijnals abgegeben werden· Am Beginn der nächsten Periode leitet der nächste oositive Impuls der Impulsfolge 16 eine weitere Frequenzdiskriminierungsperiode ein, indem der Relaxations-Oszillator wieder zurückgestellt, d.h. in Betrieb gesetzt wird. Jleichzeiti,- damit wird ein Abtastimpuls erzeugt, wie de_- Abtastinpuls 1£ der in Fig. J dargestellten Ini-.;ulsfol./e D. Dadurch wird ein Flip-Flor gesetzt oder zurückrresteilt, und «war in Abhängigkeit davon, ob die Anzahl der innerhalt i-3.* letzten Periode äes Einjangssi^nals gezählten Inoulcs J^er einen oder der andez-en Frequenz des Eingangssijnals entspricht, das dei^ £in__:an_ sklenime 10 zugeführt

009817/1341

BÄD ORIGINAL

worden ist. An die Ausgangsklemmen des Flip-Flops ist eine Auswerteeinrichtung 20 über Leitungen 21 und 22 angeschlos-

en sen. Über diese Leitungen 21 und 22 ward/eine Folge von Binärzeichen "1" und "0" (Markierungssignale und Zwischenraumsignale) und die binären Komplementarzeichen übertragen, und zwar zur Aufzeichnung oder zu sonstigen Zwecken. Unmittelbar danach wird der in dem digitalen Frequenzdiskriminator enthaltene Binärzähler durch einen Impuls 19 zurückgestellt, wie er in der in Fig. 3 dargestellten Impulsfolge E angedeutet ist. In der Praxis wird der Impuls 19 von der Rückflanke des Abtastimpulses 18 abgeleitet. Auf diese Weise ist gewährleistet, daß die Abtastung der in dem Zähler gespeicherten Zahl vor dessen Rückstellung erfolgt.

Der Begrenzer 13 enthält, wie der Schaltplan gemäß Fig. 2 erkennen läßt, zwei Dioden D^ und D₂, die in Reihe geschaltet sind und die mit ihrem Verbindungspunkt über einen Kondensator 24 mit einer Eingangsklemme 23 verbunden sind. Parallel zu beiden Dioden D_x. und Dp liegen ein Integrationskondensator und ein Widerstand 26. Der Verbindungspunkt des Kondensators mit der Anode der Diode D,. ist geerdet. Damit sind zunächst beide Dioden D^ und Dp in Durchlaßrichtung vorgespannt, so daß die Diode D. auf negative Halbwellen des Eingangssignals und die Diode Dp auf positive Halbwellen des Eingangssignals hin leitet. Das von dem Begrenzer an der Klemme 27 abnehmbare Ausgangssignal ist somit in der Amplitude zunächst auf den Spannungsabfall an den Dioden D^. und Dp begrenzt. An die Ausgangsklemme 27 ist der in Fig. 1 dargestellte Kondensator angeschlossen.

Der Kondensator 25 ist wesentlich größer gewählt als der Kondensator 24 und die Zeitkonstante des den>Kondensator 25 und den Widerstand 26 umfassenden Zeitgliedes ist wesentlich größer gewählt als die Periode des an der Klemme 23 auftretenden Signals. Demgemäß ist der maximale Spannungspegel am

,0103 8,17/ 1341

Kondensator 25 direkt proportional dem Produkt aus Frequenz und Amplitude des Eingangssignals an der Klemme 23. Der Spannungspegel am Kondensator 25 hängt umgekehrt, jedoch nicht völlig proportional vom Widerstandswert des Widerstands 26 ab. Damit ist die maximale Ladung des Kondensators 25 unabhängig von dessen Kapazitätswert.

Bei der in Verbindung mit Fig. 4 noch näher zu beschreibenden besonderen Anv/endung des Begrenzers unterscheiden sich die interessierenden Eingangssignalfrequenzen nicht sehr stark. Demgemäß ist die Änderung der Spannung, die aufklem Kondensator 25 gespeichert ist, auf Grund von Änderungen zwischen den interessierenden Frequenzen, klein. Mit anderen Worten ausgedrückt heißt dies, daß zwischen den interessierenden Frequenzen die maximale Spannung, auf die der Kondensator 25 aufgeladen wird, hauptsächlich durch die Größe des Kondensators 24, durch die Amplitude des an der Klemme 23 auftretenden Signals und durch die Größe des Widerstands 26 bestimmt ist. Da die Filter- und Vorbegrenzereinrichtung 12 (Fig. 1) die maximale Amplitude des an der Klemme 23 auftretenden Eingangssignals festlegt, hängt die maximale Spannung, auf die der Kondensator aufgeladen wird, lediglich von der Größe des Kondensators 24- und von der Größe des Widerstands 26 ab. Sinkt aas Eingangssignal in der Amplitude hinrabhend stark ab, so sinkt auch die auf dem Kondensator 25 gespeicherte Ladung, und damit sinkt die Spannung an der Klemme 29 unter einen bestimmten Pegelwert. Der Pegeldetektor 30 (Fig. 1) signalisiert daraufhin der Auswerteeinrichtung 20 über eine Leitung 31, daß das Eingangssignal nicht langer zuverlässig empfangen wird. Dies erfolgt vorzugsweise in weniger als einer Zehntel Sekunde. Der Pegeldetektor 30 kann irgendein geeigneter Spannungskomparator oder eine Schwellwerteinrichtung, wie eine Schmitt-Triggers ehalt ung, sein, die ein Ausgangssignal mit einem "1"-Pegel nur solange abgibt, wie die Spannung an der Klemme 29 oberhalb des zuvor-genannten bestimmten Spannungspegels verbleibt,

009817/1341

-ίο - ■

Damit der Begrenzer eine relativ lange Einschaltzeit (von z.B. über einer Sekunde) besitzt, während andererseits die durch die RG-Zeitkonstante des Kondensators 25 und des Widerstands 26 bestimmte Abschaltzeit weniger als 1/10 Sekunde beträgt, ist ein zweiter Kondensator 33 dem Kondensator über eine dritte Diode D, parallelgeschaltet. Um den Pegeldetektor 30 zunächst einzuschalten, müssen beide Kondensatoren 25 und 33 geladen sein. Die Konde'nsatoren 25 und 33 können Kapazitätswerte von 1 /UF bzw. 100 AiF besitzen. Dem Kondensator 33 ist ein relativ großer Widerstand 34- parallelgeschaltet. Auf diese V/eise ist für die Entladung des Kondensators 33 ein eine relativ lange Zeitkonstante besitzender Entladekreis geschaffen. Auf diese V/eise ist eine Zeitspanne von mehr als einer Sekunde erforderlich, um die Kondensatoren 25 und 34- aufzuladen. Verschwindet das Eingangssignal jedoch, so entlädt sich der Kondensator 25 schnell über den Widerstand 26. Dadurch wird die Diode D^ in operrichtung vorgespannt, wodurch sich der Kondensator 33 lediglich über den Widerstand 34- entladen kann, d.h. in einem Zeitkreis mit relativ langer RC-Zeitkonstante. Durch die relativ lan:je RC-Zeitkonstante des den Kondensator 33 und den Widerstand 34- umfassenden Zeitkreises ergibt sich eine schnelle Rückkehrzeit des Begrenzers für den Fall, daß der Eingangssignalpegel nur kurzzeitig absinkt, und zwar deshalb, weil der kleinere Kondensator 25 schnell wieder aufgeladen werden kann, auch wenn er vollständig entladen worden ist. Der Kondensator 33 hat sich auf das Verschwinden des Signals hin lediglich zu einem Teil entladen können.

Liegt die Frequenz.des Eingangssignals außerhalb des von dem digitalen Diskriminator durch Abgabe eines Binärzeichens "1" oder "0" (Markierung oder Zwischenraum) zu berücksichtigenden Frequenzbereichs, so wird ein zweites RS-Flip-Flop 54 (Fig.4-) kurzzeitig gesetzt. An die Klemme 35 (Fig. 2) ist ein npn-Transistor Q. mit seiner Basis angeschlossen. Diese Klemme 35 ist

009-817/1341

BAD ORIQfNAL

mit einen Ausgang des RS-Flip-Flops verbunden, ist das Flip-Flop gesetzt, so wird der Transistor Q^ in den leitenden Zustand übergeführt, wodurch eine bestimmte Ladungsmenge von dem Kondensator 25 abgeführt wird. Ein Potentiometer 36 legt durch seine Einstellung die Ladungsmenge fest, die abgeführt wird, wenn der Transistor Q. leitend ist. In dem dargestellten Ausführungsbeispiel ist der Transistor Q. etwa 4-4- Mikrosekunden lan_{-_·· leitend. Es sei jedoch bemerkt, daß er entsprechend der Länge einer vollen Periode des Eingangssignals leitend sein kann. Die während einer bestimmten Periode des Eingangssignals abgeführte Ladung reicht nicht aus, um die Spannun;; an der Klemme 29 so stark absinken zu lassen, daß der Pe^eldetektor 50 über die Leitung -31 ein Signal über das Verschwinden dos Eingangssignals abgibt. Ein bestimmter Anteil j.er Perioden, während derer der Transistor Q. eingeschaltet ist, bewirkt jedooh, daß von dem Kondensator 25 eine hinreichende Ladungsmenge abgeführt wird, derzufolge ein derartiges Signal über die Leitung J1 abgegeben wird.

Gemä- ii^. 4- enthält der digitale Frequenzdiskriminator bei der bevorzugten Ausführun~sform der Erfindung einen vierstufigen Binüraähler, der aus getriggerten JK-Flip-Flops 4-0 bis 4-3 und einem synchronisierten Dekoder aufgebaut ist, welcher aus 1,'AKD-Gattern 44· und 4-5 besteht.

An den Trippereingang des Flip-Flops 4-0 ist ein Taktimpuls- ^enerator 4-6 abgeschlossen, der so ausgelegt ist, daß er die Taktimpulse abgibt, die in Fig. 3 der Impulsfolge C entsprechen. Auf diese Vi'eise können sämtliche Taktimpulse, die während einer bestimmten Periode des Eingangssignals erzeugt werden, gezählt werden. Der 'raktimpulsgenerator ^ίι6 v.'ird durch einen Impuls Ic der Impulsfolge B v.'iedex'holt angesteuert. Der Impuls 16 wird aus der positiven Vorderflanke eines Eingangssi~nals durch ein Differenzierglied abgeleitet, aas den Kondensator 14-

009817/13 41

und den Widerstand 15 enthält (Fig. 1). Dieser Impuls wird über einen Inverter 47 übertragen, der mit seinem Eingang 4-8 an den Ausgang des Differenziergliedes angeschlossen ist. Gleichzeitig wird ein Abtastimpulsgenerator 49 getriggert. Dieser Abtastimpulsgenerator 49 gibt den positiven Impuls 18 der Impulsfolge D (Fig. 3) ab, nachdem eine bestimmte Periode des Eingangssignals beendet ist. Dieser Abtastimpuls wird den NAND-Gattern 44 und 45 zugeführt, über welche ein RS-Flip-Flop 50 gesetzt oder zurückgestellt wird. Ob das Flip-Flop 50 gesetzt oder zurückgestellt wird, hängt davon ab, ob die Anzahl der während der letzten Periode des Eingangssignals gezählten Taktimpulse einer Frequenz von 2225 Hz (Binärzeichen "1" oder Markierung) oder einer Frequenz von 2025 Hz (Binärzeichen "0" oder Zwischenraum) entspricht.

Wie durch die letzten vier in Fig. 3 dargestellten Signalfolgen ersichtlich, ist die einer Frequenz von 2225 Hz entsprechende Zählerstellung durch die Binärzeichen 1010 gegeben, während die der Frequenz von 2025 Kz entsprechende Zählerstellung durch die Zeichenfolge 1011 gegeben ist. Demgemäß ist das Gatter 44 so an den Zähler angeschlossen, daß es die Zählerstellung 1011 zu ermitteln imstande ist; das Gatter 45 ist entsprechend so mit dem Zähler verbunden, daß es die Zählerstellung 1010 zu ermitteln imstande ist. Zu diesem Zweck sind die Eingänge der Gatter 44 und 45 mit entsprechenden Ausgängen der Flip-Flops 40, 41 und 42 verbunden. Obwohl der Zustand des vierten Flip-Flops 43 erforderlich ist, um die Zählerstellungen 1010 und 1011 eindeutig festzulegen, sind Verbindungen von dem "1"-Ausgang des Flip-Flops 43 zu den· Gattern 44 und 45 hin nicht vorgesehen, da andere Frequenzen, die dieselben Zählerstellungen hervorrufen, zu weit entfernt sind, um irgendein Mehrdeutigkeitsproblem aufzuwerfen. Mit anderen 7<*orten heißt dies, daß in dem Fall, daß 10 oder Taktimpulse bei der bevorzugten Ausführungsform der Erfindung

009817/1341

für normale Markierungs- und Zwischenraumsignale gezählt werden (wobei die TaktImpulsperiode gleich der Differenz zwischen den Perioden des Eingangssignals bei den Frequenzen 2025 Hz und 2225 Hz gemacht ist), 7 oder 8 Impulse mehr oder weniger während einer bestimmten Periode einigeranderer Frequenzen gezählt werden müssen, um eine fehlerhafte Einstellung oder Zurückstellung des Flip-Flops 50 zu bewirken. Es dürfte dedoch einzusehen sein, daß das vierte Flip-Flop 43 auch an die Gatter 44 und 45 angeschlossen sein kann, um auch die Möglichkeit derartiger Fehler zu eliminieren.

Es sei ferner darauf hingewiesen, daßcLe Taktimpulsperiode nicht gleich der Differenz zwischen den Perioden der Markierungsund Zwischenraumsignale gewählt werden muß. Vielmehr könnte die Taktimpulsperiode gleich einem Bruchteil der betreffenden Differenz gemacht werden, wie dies an anderer Stelle vorgeschlagen ist. Unmittelbar nach. Auftreten des Abtastimpulses 18 zur erwünschten Umsteuerung des Flip-Flops 50 (setzen oder zurückstellen) wird ein Rückstellimpuls-Generator 51 durch die Bückflanke des Abtastimpulses getriggert. Daraufhin wird der in der Impulsfolge E gemäß Fig. 3 dargestellte Rückstellimpuls 19 erzeugt· Dieser Rückstellimpuls v/ird den Rückstelleingangen der Flip-Flops 42 und 43 zugeführt. Auf diese Weise kann der Zähler so vorbereitet werden, daß er während der nächsten ^eriode des Eingangssignals mit der Zählung von dann erzeugten Taktimpulsen wieder beginnt*

Die Flip-Flops 40 bis 43 sind jeweils durch ein JK-Flip-Flop gebildet, wobei die J-Eingänge (Setzen) und die K-Eingänge (Rückstellen) mit Ausnahme des ersten Flip-Flops 40 jeweils an ein© ein positives Torspannungpotential B-h abgebende Potentialquelle angeschlossen sind. Der K-Eingang des ersten Flip-flops 40 ist an den Ausgang eines HJLHl-Gatters 52 angeschlossen. Djsr J-Singang dta Flip-FlQpst ist ^je&ock ebenfalls an di© erwähnt« Bat&ntialqiieils a&g©schlossen» Ms HAHD-*

mt

Gatter 52 ^un<3- alle übrigen ITAND-Gatter des Systems sind für eine positive Logik mit Binärzeichen "O" entsprechend Null

Volt und Binärzeichen "1^ir entsprechend z.B* +7 V ausgelegt. Demgemäß wird das !Flip-Flop 40 "komplementiert¹¹ (von seinem eingenommenen Zustand in seinen anderen Zustand umgeschaltet), wenn ein negativer Taktimpuls von dem Generator 46 auftritt und solange an sämtlichen Eingängen des Gatters 52 Jeweils ein Binärzeichen "0" liegt. Dadurch tritt am Ausgang des Gatters 52 ein Binärzeichen "1" auf, das dem K-Eingang des Flip-Flops 40. zugeführt wird.

Jedes der folgenden in. Reihe geschalteten Flip-Flops 4-1, 4-2 und 4-5 wird auf einen seinem Iriggereingan^ von dem "i"—Ausgang der jeweils; vorhergehenden Stufe zugeführten negativen Signalübergang umgeschaltet. Demgemäß zählt der Zähler in normalerweise; als Binärzähler 16 Taktimpulse, bis sämtliche Flip—Flops gesetzt sind und damit an sämtlichen Eingängen des MIID-Gatters 52 jeweils ein Binärzeichen "1" liegt. Zu diesem Zeitpunkt gibt das NAiJD-Gatter 52 an seinem Ausgang eine Aus— gangsspannung von Hull Volt ab.. Dadurch ist verhindert, daß das Flip—Flop 40 auf weitere Taktimpulse anspricht, dia vgl. \ssv. Generator 46 abgegeben werden. Das Flip—Flop 40 spricht deshalb nicht mehr auf vom Taktgenerator 46 abgegebene Taktimpulse an, weil bei eine Spannung von Hull Volt führendem K-Eingang und ein Potential B+· führendem J-Eingang die einzige Möglichkeit für einen von dem. Generator 46 abgegebenen Taktimpuls: darin besteht, das Flip-Flop 40 in den ^tt1"—Zustand zu. setzen, das heißt in den Zustand, in dem. sich dieses Flip-Flop bereits he— findet« Dieses' Eerkmal des ilnwirksamschaltens des Zählers bei Erreichen der Ehdzählerstellung von 1111 verhindert ein fehlerhaftes Umschalten des Flip-Flops 5Ö bsi Auftreten extrem niedriger/ Freguenzen» Daher kann der einzige Fehler, der: durch die Hichtv/erbindung des Flip-Flops 4-5 mit den Gattern 4% und 4-5 auftreten kann, bei Frequenzen auftreten^ die um eine Großen—

BAD

Ordnung von etwa 3 über den Frequenzen liegen, die berücksichtigt werden, also in einem Bereich, in welchem keine Probleme zu erwarten sind. Demgemäß können die Flip-Flops 40, 41 und 42, die an die Dekodiergatter 44 und 45 angeschlossen sind, als Zähler für den digitalen Diskriminator angesehen werden. Das vierte Flip-Flop 43 dient einfach dazu, zu verhindern, daß der Zähler nach Zählung von 15 Taktimpulsen weiterläuft.

Wie im Zusammenhang mit Fig. 2 bereits erwähnt, wird ein den Transistor ?_t. umfassender Schalter kurzzeitig eingeschaltet, um eine bestimmte Ladungsmenge von dem Kondensator 25 abzuführen, wenn das Eingangssignal mit einer Frequenz auftritt, die eine Periode besitzt, welche außerhalb des Zeitbereiches lie :t, der durch Zählung von 10 oder 11 Impulsen ermittelt werden kann. Bei diesem Eingangssignal handelt es eich um ein solches Eingangssignal, bei dem während jeder Periode keines der NAND-Gatter 44 und 45 übertragungsfähig v.ird, um einen invertierten Abtastimpuls von dem Generator 49 her su übertragen. Zu diesem Zweck sind die Ausgänge der Gatter -44 und 45 mit den Eingängen eines NAKD-Gatters 53 verbunden, das ~ann übertragungsfähig wird und einen invertierten Abtastimpuls dem Setzeingang eines Flip-Flops 54 zuführt, wenn v;eder das Gatter 44 noch das Gatter 45 übei*fcragungsfähig ist, um einer invertierten Abtastimpuls den Flip-Flop 50 zuzuführen, da der ppsitive Abtastimpuls direkt einem dritten Einjaiv* des KAIiD-3atterc 53 zugeführt wird, wenn das Flip-JTIo^ \;*· nicht esetzt ist.

Ist da- j?¹lz_7--:'lor^> ->^ ^esetst, so ändert sich das an seinen Auswar.- 5^:: au-tretende Ausran^ssicnal von liull Volt auf z.B. +.-' Volt. De:- Aus-anj 55 des Flip-Flop. 54 ist mit dem liinjarr; 35 der in Fir:. 2 dargestellten Schaltung verbunden. Dadurch v;ird ~er transistor Q„ eingeschaltet, wenn das Flip-Flo;· ζ-¹'- .jesetzr ist. Das Flip-Flop 5^Ü '"ird innerhalb von

4-4 MikroSekunden durch den nächsten Taktimpuls zurückgestellt, d.h., daß der erste Taktimpuls der nächsten Frequenzdiskriminierungsperiode direkt von dem Taktimpulsgenerator dan Rucks te 11 eingang des Flip-Flop 54- zugeführt wird. Wie oben ausgeführt, ist die von dem Kondensator 25 abgeführte Ladungsmenge durch das Potentiometer 36 so bemessen, daß die Spannung am Ausgang 29 sich nicht so stark absenkt, daß der Pegeldetektor 30 gemäß Fig. 1 über die Leitung 31 eine Anzeige über die Auswerteeinrichtung 20 liefert, daß das Eingangssignal verschwunden ist. Dies erfolgt erst dann, wenn das Flip-Flop 54- nach einem bestimmten Teil der Frequenzdiskriminierungs-Perioden gesetzt ist. Der Transistor Q^ kann während einer vollen Periode des Eingangssignals eingeschaltet bleiben, und zwar durch Rückstellen des Flip-Flops 54- mit einem Rückstellimpuls von dem Generator 51 her (Impuls 19 in Fig. 3)· Der Widerstand des Potentiometers 36 ist dann proportional größer.

Abschließend sei noch bemerkt, daß die Erfindung auf das vorstehend betrachtete bevorzugte Ausführungsbeispiel nicht beschränkt ist, sondern ohne Abweichung vom Erfindungsgedanken noch in verschiedener Weise modifiziert werden kann.

0 9817/1341 BAD ORIGINAL

Claims (1)

1. Pat ent ans prüche

   1. Digitaler Frequenzdiskriminator zur Ermittelung zweier verschiedener Frequenzen eines mit zumindest diesen beiden Frequenzen auftretenden Eingangssignals, dadurch gekennzeichnet, daß von einem Generator (46) abgegebene Taktimpulse mit Hilfe eines Zählers (40 bis 45) gezählt v/erden, daß am Ende einer jeden EingangsSignalperiode die Anzahl während der betreffenden.Periode gezählter Impulse festgestellt wird und daß Steuereinrichtungen (52) vorgesehen sind, die verhindern, daß der Zähler (40 bis 43) Taktimpulse über die Anzahl der Taktimpulse hinaus zählt, die für die beiden zu ermittelnden Frequenzen charakteristisch sind.

   2. Frequenzdiskriminator nach Anspruch 1, dadurch gekennzeichnet, daß der Zähler (40 bis 43) Impulse solange zu zählen imstande ist, bis er eine bestimmte Zählerstellung erreicht hat, daß die Steuereinrichtungen (52) einen Dekoder (52) enthalten, der anspricht, wenn der Zähler (40 bis 43) die bestimmte Zählerstellung erreicht hat, und daß eine Sperreinrichtung (40) vorgesehen ist, die auf Ansteuerung von dem Dekoder (52) her die Zählung weiterer Impulse durch den Zähler verhindert.

   3. Frequenzdiskriminator nach Anspruch 2, dadurch gekennzeichnet, daß der Zähler (40 bis 43) ein getriggertes JK-Flip-Flop (40) in der Stufe geringster Wertigkeit besitzt, wobei dem Triggereingang die Taktimpulse zugeführt werden und wobei ein "1"-Signal einem J-Eingang zugeführt wird, und daß der Dekoder (52) ein IvArID-Gatfcer (52) enthält, das mit seinem Ausgang an einen K-Eingang dieses Flip-Flops (40) angeschlossen ist und das mit seinen Eingängen an verschiedene Zählerstufen (40 bis 43) angeschlossen ist.

   009817/1341

   4. Frequenzdiskriminator nach, einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Begrenzereinrichtungen (12,

   13) zur Begrenzung des Eingangssi/nals auf einen be-

   und" stimmten Pegel v_orgesehen sind /daß mit den Begrenzereinrichtungen (12,13) eine Detektoreinrichtung (30) gekoppelt ist, die anspricht, wenn der Eingangssignalpegel unter einen bestimmten Wert sinkt, und die dann ein dies anzeigendes Signal an eine Auswerteeinrichtung (20) überträgt.

   5. Frequenzdiskriminator nach Anspruch 4, dadurch gekennzeichnet, daß die Begrenzereinrichtung (12,13) auf das Eingangssignal hin den Begrenzungspegel entsprechend dem Produkt aus der Eingangssignalfrequenz und der Eingangs— signalamplitude derart festsetzt, daß ein nennenswertes Absinken des Produkts zur Begrenzung des Eingangssignales auf einem Pegel unterhalb des bestimmten Pegels führt, und daß die Detektoreinrichtun^ (30) an der Begrenzereinrichtung (12,13) angeschlossen ist und dann anspricht, wenn das begrenzte Eingangssignal unter einen bestimmten V/ert gesunken ist.

   6. Frequenzdiskriminator nach Anspruch 4- oder 5, dadurch gekennzeichnet, daß die Begrenzereinrichtung eine erste Diode (Dp) enthält, die das Eingangssignal mit einer ein festes Bezugspotential abgebenden Potentialquelle koppelt, daß eine zweite Diode (IL) vorgesehen ist, axe zu der ersten Diode (D) derart in Pteihe geschaltet isü, daß die; Anode der einen Diode (Dp) mit der Kathode der anderen Diode (D^) verbunden ist, und daß den beiden in Reihe geschalteten Dioden (D_p,D.) ein einen x-arallelwiderstand (26) aufweisender Integrationskondensator (25) parallelgesslialtet ist, dessen jev/eilire Ladespanrmng die Eingangssignalamplitude begrenzt.

   BAO ORfQiWAt 0 0 9 8 17/1341 ' ""-

   7. Frequenzdiskriminator nach Anspruch 6, dadurch₍gekennzeichnet, daß die Zeitkonstante des den Integrationskondensator (25) und den diesem parallelgeschalteten 'Widerstand (26) enthaltenden Zeitgliedes so gewählt ist, da-: auf dem Integrationskondensator (25) eine nahezu konstante Ladung bei einem Pegel oberhalb des bestimmten Vierte j au Γ ein Eingangssignal hin vorhanden ist, das mit einer bestimmten Amplitude und mit einer Frequenz auftritt, die innerhalb eines Bereiches liegt;, der etwa durch die beiden zu ermittelnden Frequenzen egeben ist.

   o. Frequenzdiskriminator nach Anspruch 6 oder 7, dadurch . e.-iennzeichnet, dall Einrichtungen (!„„) vorgesehen sind, cie eine bestimmte Ladung von dem lnte:rationskondensator (25) abführen, wenn die Anzahl der v.'ährend einer bestimmten fre luenzbectimir.enden xeriode rezählten Taktimpulse charakteristisch ist Tür ein Eingangssignal ^In^ einer Fve }uenz außerhalb des zulässiren Frequenzbereiches.

   -^;. j're :uenzdisr;ri::;inator nach Anspruch c, dadurch gekennzeichnet;, da.; die v.Ehrend der bestimmten Periode von dem Inte- :rauionskono.ensator (23) abgeführte Laciunr so bemessen ist, aai. sie allein nicht ausreicht, den Pecel abzusenken, au.¹" v. eichen las Eingangs si. nal in Be nur: auf das Eezugs- ^cienoial unterhalb des bestimmten Wertes zu begi^enzen is*,, ,"edoch iiusreicht, wenn sie mit: den v;ährend anderer lerioden abgeführt01: Ladungen zusa&inen-efa3t wird.

   "O. li'requenzdiskriminator nach eine;." der Ansprüche c bis V-, Jr.-lurch gekennzeichnet;, as', die ?e-:renzereinrichtung sus^itziioh einen dritte:: ;λ; ei" (J:', 5^,D--) enthalt, der . r.railei zu dein Intejrationskon^ensator (d" ) liegt un-i -i,-r einen relativ rrof.en Kondensator (55) in Reihe zu einer Diode (i)_r) enthält, cie se .epolt ist, da2 sie ein? La-uiif, von äen Integrationsliondensatoi" (25) auf ien

   0098 17/1341 BAD

   großen Kondensator (33) zu überführen vermag, und daß dem großen Kondensator (33) ein Widerstand (34-) parallelgeschaltet ist, derart, daß die Begrenzereinrichtung eine so lange Einschaltzeit besitzt, daß sich der Integrationskondensator (25) auf ein Eingangssignal hin, das mit einer innerhalb eines Frequenzbereiches liegenden Frequenz auftritt, der etwa durch die beiden zu ermittelnden Frequenzen festgelegt ist, auf einen nahezu konstanten Pegel auflädt.

   11. Frequenzdiskriminator nach Anspruch 10, dadurch gekennzeichnet, daß der Integrationskondensator (25) wesentlich kleiner ist als der Ladekondensator (33) und bei verschwindendem oder in der Amplitude kurzzeitig absinkendem Eingangssignal schnell auf einen nahezu konstanten Pegel wieder aufladbar ist.

   12. Frequenzdiskriminator nach Anspruch 11, dadurch gekennzeichnet, daß der große Kondensator (33) eine etwa 10 bis 100 mal größere Kapazität besitzt als der Integrationskondensator (26).

   13· Frequenzdiskriminator nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, daß die Zeitkonstante des den Integrationskondensator (25) und den dazu parallelgeschalteten Widerstand (26) umfassenden Zeitgliedes so gewählt ist, daß eine Ausschaltzeit erzielt ist, die wesentlich kürzer ist als die Einschaltzeit, und daß innerhalb dieser Ausschaltzeit eine Entladung des Inte- \_::rationskondensators (25) bei verschwindendem oder in der Amplitude absinkendem Eingangssignal erfolgt.

   14. Si^naibegrenzer, der auf ein Wechselstromsignal innerhalb eines schmalen Frequenzbereiches anspricht und die

   009817/ 1341

   Amplitude des Signales in Abhängigkeit von deren Höhe auf einen bestimmten Pegel begrenzt, insbesondere für die Verwendung in einem Frequenzdiskriminator nach einem der Ansprüche T bis 13, dadurch gekennzeichnet, daß eine erste Diode (Dp) vorgesehen ist, die eine Eingangsklemme (23) mit einer ein festes Bezugspotential abgebenden Potentialquelle (29) verbindet, daß eine zweite Diode (D.) zu der ersten Diode (Dp) derart in Reihe geschaltet ist, daß die Anode der einen Diode (D2) mit der Kathode der anderen -^iode (D.) verbunden ist, daß ein Koppelkondensator (24) vorgesehen ist, über den das Signal an eine Klemme (29) anlegbar ist, daß ein Integrations kondensat or (25) vorgesehen ist, der der Reihenschaltung der beiden Dioden (D₂»D.) parallelgeschaltet ist, und daß dem Integrationskondensator (25) ein Widerstand (26) parallelgeschaltet ist, derart, daß das an der Klemme (29) liegende Signal in der Amplitude auf einen bestimmten Maximalpegel begrenzt wird, der durch dessen eigene Amplitude für feste Werte des Widerstands (26) und des Koppelkondensators (24) bestimmt ist,

   I5. Signalbegrenzer nach Anspruch 14, dadurch gekennzeichnet, daß zusätzlich ein dritter Zweig (33>34-,D-) vorgesehen ist, der parallel zu dem Integrationskondensator (25) liegt und der einen relativ großen Kondensator (33) in Reihe mit einer Diode (D^) enthält, welche so gepolt ist, daß sie eine Ladung von dem Integrationskondensator (25) auf den großen Kondensator (33) überträgt, und daß dem großen Kondensator (33) ein Widerstand (34) parallelgeschaltet ist, derart, daß eine so lange Begrenzungseinschaltzeit vorhanden ist, daß sich der Integrationskondensator (25) auf ein Eingangssignal hin, das mit einer innerhalb des schmalen Frequenzbereichs liegenden Frequenz auftritt, auf einen nahezu konstanten Pegel auflädt.

   BAD ORIG|M_AL

   16. Signalbegrenzer nach Anspruch 15i dadurch gekennzeichnet, daß zur Entladung des Integrationskondensators (25) bei verschwindendem oder in der Amplitude absinkendem Eingangssignal die Zeitkonstante des den Integrationskondensator (25) und den dazu parallelgeschalteton Widerstand" (26) umfassenden Zeitgliedes so bemessen ist, daß eine Ausschaltzeit erzielt ist, die wesentlich. Kürzer ist als die Einschaltzeit.

   17· Signalbegrenzer nach Anspruch 16, dadurch gekennzeichnet, daß der große Kondensator (33) eine etv;a IO bis 100 mal größere Kapazität besitzt als der Integrationskondensator (26).

   18. Signalbegrenzer nach Anspruch 1y, dadurch gekennzeichnet, daß Detektoreinrichtungen (30) vorgesehen sind, die ansprechen, v;enn die Eingangssiriaalfrequenz bei perioden-mäßiger Bewertung außerhalb des schmalen Frequenzbereiches liegt, und daß Einrichtungen (Q,-) vorgesehen sind, aie eine bestimmte Ladung von dem Integrationskondensator (25) während jeder Periode des Eingangssignals ableiten, in welcher dieses mit einer außerhalb des betreffenden Frequenzbereiches liegenden Frequenz auftritt.

   19. Signalbegrenzer nach Anspruch 16, dadurch gekennzeichnet, daß die während einer bestimmten .feriode von dem Ir.uegrationskondensator (25) abgeleitete Ladung so beriefen ist, daß sie in Bezug auf die in den Integratioi-Szcoriuensator (25) insgesamt gespeicherte Ladung allein nicr-ö ausreicht, das Eingangssignal zu begrenzen, jedoch genügt, um den Pegel abzusenken, auf dem das Eingangssignal begrenzt wird, wenn sie mit den während anderer Perioden jeweils abgeleiteten Ladungen zusammengefaßt v/ird.

   BAD ORIGINAL 009817/1341

   L e e r s e i t e