DE2006703A1 - Isolationsschicht auf einem Halbleiter grundkorper - Google Patents
Isolationsschicht auf einem Halbleiter grundkorperInfo
- Publication number
- DE2006703A1 DE2006703A1 DE19702006703 DE2006703A DE2006703A1 DE 2006703 A1 DE2006703 A1 DE 2006703A1 DE 19702006703 DE19702006703 DE 19702006703 DE 2006703 A DE2006703 A DE 2006703A DE 2006703 A1 DE2006703 A1 DE 2006703A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- titanium
- base body
- semiconductor base
- titanium oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6314—Formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
- H10P14/69394—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
auf_einem_Halbleiter^rundkör^er
Die Erfindung betrifft eine Halbleiteranordnung, insbesondere integrierte Halbleiter-Schaltungsanordnung mit wenigstens einer
Isolationsschicht auf dem Halbleitergrundkörper, und ein Verfahren zur Herstellung dieser Isolationsschicht.
Die allgemein bei Halbleiterbauelementen und integrierten Schaltungen
verwendeten Isolationsschichten bestehen aus Siliciumdioxid. Dieses wird durch Oxidation der Oberfläche des Halbleiterkörpers
aus Silicium in einem sauerstoffhaltigen Medium erzeugt.
Ein bekanntes Verfahren zur Herstellung einer Isolationsschicht aus Siliciumdioxid geht von einem mit verschiedenen pn-Übergängen
versehenen Halbleiterkörper aus. Auf die Oberfläche dieses Halbleiterkörpers wird zunächst Siliciumdioxid aufgebracht. Entsprechend
den gewünschten Kontakten zu den einzelnen pn-Übergängen werden in diese Isolatorschicht mit Hilfe der Fototechnik
Löcher geätzt. Daran anschließend wird die Oberfläche der verbliebenen Siliciumdioxidschicht und des durch die Löcher
freigelegten Halbleiterkörpers mit einer dünnen Titanschicht bedampft. Auf die Titanschicht wird ganzflächig eine Goldschicht
aufgedampft. Die Titanschicht wirkt dabei als Haftschicht für
die Goldschicht. Durch eine v/eitere J?ototechnik wird die Goldschicht entsprechend den herzustellenden Strukturen weggeätzt.
Insbesondere wird die Goldschicht außerhalb der Kontaktflecken und der Leitbahnen zwischen den einzelnen Bauelementen entfernt.
In einem weiteren Arbeitsgang wird schließlich noch die durch die Goldätzung freigelegte Titanschicht abgeätzt, um unerwünschte
elektrische Kurzschlüsse zu vermeiden.
VPA 9/110/0018
Q9835/1379
Dieses bekannte Verfahren ist in seiner Durchführung aufwendig, da es viele einzelne Arbeitsgänge aufweist. Weiterhin weisen
die nach diesem Verfahren hergestellten Kontaktflecken und Leitbahnen an ihren Rändern hohe Stufen auf, die in der Größenordnung
yon etwa 0,8 /um liegen. Derartige Stufen sind aber vor
allem in der Mikrotechnik unerwünscht, und bei Leitbahnüberiireuzungen
technologisch schwer zu beherrschen.
Es ist Aufgabe der vorliegenden Erfindung, eine einfach herstellbare
Isolatorschicht anzugeben, die zudem die oben geschilderw.on
Nachteile hoher Stufen an den Rändern der Leitbahnstrukturen vermeidet.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Isolatorschicht eine Titanoxidschicht ist.
Eine Weiterbildung der Erfindung besteht in einem Verfahren zur Herstellung der Titanschicht.
Es wird nämlich vorgeschlagen, auf einen Halbleitergrundkörper zunächst eine Titanschicht aufzubringen und diese Titanschicht
dann zu einer Titanoxidschicht zu oxidieren. Vorzugsweise weist die Titanschicht eine Dicke von etwa 0,5 /um auf.
Eine 'Weiterbildung der Erfindung besteht darin, daß die Titanschicht
in WasserstoffSuperoxid bei etwa 107 0C während etwa
10 Minuten zu der Titanoxidschicht oxidiert wird. Diese Oxidation kann beispielsweise aber auch in einer Salpetersäure-Atmosphäre
durchgeführt werden.
Zum bereichsweisen Aufbringen der Isolationsschicht auf den Halbleitergrundkörper entsprechend den gewünschten Kontakten
und Leitbahnstrukturen werden in vorteilhafter Weise schließlich noch folgende Verfahrensschritte vorgeschlagen:
a) Aufbringen der Titanschicht auf den Halbleitergrundkörper,
b) Aufbringen einer Goldschicht auf die Titanschicht,
c) Entfernen der Goldschicht entsprechend der gewünschten Struktur
mittels Fototechnik,
109835/1379
VPA 9/110/0018 - 3 -
d) Oxidieren der dadurch freigelegten Bereiche der Titanschicht zu der Titanoxidschicht.
Lurch dieses Yerfaliren v/ird ermöglicht, das eingangs erwähnte
bekannte Vorfahren sur Herstellung einer Isolationsschicht auf
einen llalbleitergrundkürper wesentlich abzukürzen. Sin v/eiterer
Vorteil dieses erfindungsgeiaäßen Verfahrens besteht darin, daß die an den Rändern der Leitbahnen auftretenden Stufen lediglich
eine Hohe von etwa 0,1 /um aufweisen, und daher für die Mikrotechnik
besonders geeignet sind. Dies trifft vor allem auch dann zu, wenn ÜberkreuKimgen" von Leitbahnen durchgeführt v/erden
müssen.
Zur Leitbahnüberkreuzung, d. h., sur Ausbildung einer weiteren
Leitbahnebene auf einem mit einer Leitbahnebene versehenen Halbleitergrundkcrper wird in einer Weiterbildung der Erfindung
noch vorgeschlagen, daß als Isolationsschicht zwischen den Leitbahnebenen eine Titanoxidschicht verwendet v/ird, und daß
sur elektrischen Verbindung zwischen Kontakten der einen Xeitbahnebene
und der weiteren Leitbahnebene eine Titanschicht verwendet wird. In vorteilhafter V/eise v/ird die Titanoxidschicht
dabei durch bereichsv/eise Oxidation der l'itanschiclit gebildet.
V/eitere Merkmale und Einzelheiten der Erfindung ergeben sich
aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Figuren.
Us zeigen:
Figur 1: Den erfindungsgemäßen Gegenstand in zwei Ausführ
ungs formen ;
Figur 2 bis 4: Schnitte durch ein Ausfiüirimgsbeispiel der Erfindung
;
Figur 5 bis 6: Schnitte durch ein weiteres Ausführungsbeispiel
der Erfindung.
VPA 9/110/0018 109835/1379 "4"
In der durch eine strichpunktierte Linie abgetrennten linken Hälfte der Figur 1 ist auf einem Halbleitergrundkörper 1 eine
Titanschicht 2 und eine Titanoxidschicht 3 vorgesehen. Wie in der rechten Hälfte in der Figur 1 gezeigt ist, können die Titanschicht
2 und die Titanoxidschicht 3 auch auf einer Siliciumdioxidschicht 10 angeordnet sein.
Das Verfahren zur Herstellung des Gegenstandes der Figur 1 besteht
darin, daß auf den Halbleitergrundkörper 1 beziehungsweise auf die Siliciumdioxidschicht 10 zunächst ganzflächig
eine Titanschicht 2 aufgebracht wird. Die Titanschicht 2 v/eist dabei eine Dicke von etwa 0,5 /um auf. Vorzugsweise wird die
Titanschicht aufgedampft. Soll die Titanschicht 2 nicht ganzflächig sein, sondern zu bestimmten Stellen des Halbleitergrundkörpers
1 Fenster enthalten, so wird nach der Titan-Aufdampfung das Titan an diesen Stellen mit Hilfe der üblichen
fotolithografischen Technik weggeätzt. Die Umwandlung der Titanschicht 2 an bestimmten Bereichen in die Titanoxidschicht
erfolgt bevorzugt durch etwa 10 Minuten langes Erwärmen in V/asserstoffSuperoxid bei etwa 107 0C oder in Salpetersäure oder
in einem anderen oxidierenden Medium. Auch in einer Sauerstoff enthaltenden Atmosphäre bei 400 bis 500 0C ist eine Oxidation
der Titanschicht zu der Titanoxidschicht möglich.
In den Figuren 2 bis 6 werden sich entsprechende Teile mit den gleichen Bezugszeichen versehen wie in der Figur 1.
In der Figur 2 ist auf der Siliciumdioxidschicht 10 eine Aluminiumleitbahn
11 und ein Aluminiurnkontaktfleck 12 vorgesehen.
Auf den Gegenstand der Figur 2 wird, wie in der Figur 3 dargestellt, zunächst eine etwa 0,3 /um dicke Titanschicht 2 und
darauf schließlich eine Goldschicht 15 aufgedampft. Dann' wird
" die Goldschicht i5 mit Hilfe der üblichen fotolithografischen
Technik überall, mit Ausnahme der Kontaktflecken, abgeätzt. Schließlich wird die Titanschicht 2 dort, wo sie nach dem Ab
ätzen der Goldschicht 15 frei lie^t, wie in der Figur 4 darge-
. stellt, zu der Titanoxidschicht 3 oxidiert. Die verblioftcne
VPA 9/110/0018 109835/1379 -5-
2Ü06703
Goldschicht 15 v/ird mit einem Golddraht kontaktiert oder, wie
in der Figur 4 dargestellt, galvanisch zu einer podestartigen Erhöhung 25 verstärkt, so daß elektrische Anschlüsse leichter
hergestellt werden können.
Statt der Goldschicht 15 kann in vorteilhafter Weise auch eine Aluminiumschicht verwendet werden. Die Aluminiumschicht wird
v/ie die Goldschicht gansflächig auf die Titanschicht 2 aufgebracht. Dann wird die Aluminiumschicht selektiv so geätzt, daß
sie nur noch an den gewünschten Stellen stehen "bleibt. Die freiliegende Titanschieht wird zu einer Titanoxidschicht oxidiert,
während die unter der verbliebenen Aluminiumschicht liegende Titanschieht nicht verändert wird.
Bin weiterer Vorteil des erfindungsgemäßen Verfahrens besteht
darin, daß die Titanoxidschicht 3 in Phosphorsäure wieder abgelöst
werden kann, ohne daß das gegebenenfalls darunterliegende Siliciumdioxid angegriffen wird. Schließlich ist es auch
noch vorteilhaft, daß das in den Figuren 2 bis 4 beschriebene erfindungsgemäße Verfahren bei, im Vergleich zur thermischen
Oxidation, niedrigen Temperaturen durchgeführt v/erden kann.
In den Figuren 5 und 6 ist ein Ausführungsbeispiel zur Leitbahnüberkreuzung
dargestellt. Zunächst wird auf den Halbleitergrundkörper 1 eine Titanschicht 2, die beispielsweise 0,8 /um
dick sein soll und auf diese eine Aluminiumschicht 26, die beispielsweise 0,1 /um dick ist, aufgedampft. Dann wird die
Aluminiumschicht 26, wie in der Figur 5 dargestellt, selektiv mit Hilfe der üblichen fotolithografischen Technik geätzt, so
daß das Leitbahnsystem einer ersten Leitbahnebene stehen bleibt.
Daraufhin werden üie nicht von Aluminium bedeckten Flächen der Titanschieht 2 in einem geeigneten oxidierenden Medium zu der
Titanoxidschicht 3 oxidiert.
Auf den Gegenstand der Figur 5 v/ird dann eine weitere Titanachicht
,>' : wie oben beschrieben, aufgebracht. Dann v/erden lediglich
die Kontaktstellen zwischen der ersten und zweiten Leitbahnebene nicht zu der Titanoxidschicht 30 oxidiert, so
109835/1379
VPA 9/110/0018 - 6 -
" 6 " 2U06703
daß die in der Figur 6 dargestellte 'iiumjcl.ichu ^O zurL'ul·.-bleibt.
Auf der Titanoxidschicht 30 wird schließlich eine weitere Titanschicht 32 aufgebracht, die entsprechend der zweiten
gewünschten Leitbahnstruktur, welche auf dieselbe Weise wie die erste Leitbahnstruktur entsteht, zu der Titanoxidschicht 35
oxidiert wird.
Die dabei an den Leitbahnrändern entstehenden Stufen sind nur
etwa 0,1 /um hoch, während die bei bekannten Verfahren entstehenden
Stufen 0,8 /um hoch sind.
9 Patentansprüche 6 Figuren
VPA ij/110/0018 109835/1379
Claims (1)
- e n t a nsprü chef !./Halbleiteranordnung, insbesondere integrierte Halbleiter-Schaltungsanordnung mit wenigstens einer Isolations 3 chich/fc auf dem Halbleitergrundkörper, dadurch g e 3:ennzeichnet , daß die Isolationsschicht eine Titanoxidschicht ist.2. Verfahren zur Herstellung der Isolationsschicht nach Anspruch 1, gekennzeichnet durch folgende Verfahrensschritte:a) Aufbringen einer Titanschicht auf den Halbleitergrundkörper ,b) Oxydieren der Titanschicht zu der Titanoxidschicht.3. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß die Titanschicht in einer Dicke bis zu 0,5 /um auf den Halbleitergrundkörper aufgedampft wird.4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet , daß die Titanschicht in Wasserstoffsuperoxid bei etwa 107 0G während etwa 10 Minuten zu der Titanoxidschicht oxidiert wird.5. Vorfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Titanschicht in Salpetersäure zu der Titanoxidschicht oxidiert wird.6. Verfahren zum bereichsweisen Aufbringen der Isolationsschicht auf den Halbleitergrundkörper nach einem der Ansprüche 2-5, gekennzeichnet durch folgende Verfahrensschritte;a) Aufbringen der Titanschicht auf den Halbleitergrundkörper,b) Aufbringen einer Goldschicht auf die Titanschicht,c) Entfernen der Goldschicht entsprechend der gewünschten109835/1379VPA 9/110/0018 - 8 -Struktur mittels Fototechnik,d) Oxidieren eier dadurch freigelegten Bereiche der Titan-Gchicht au der Titanoxidschicht.7· Verfahren nach Anspruch 6, dadurch gekennzeichnet, da!2 die nicht freigelegten Bereiche der Titanschicht in Verbindung mit in dem Halbleitergrundkörper angeordneten Kontaktflecken vorgesehen werden.ö. Verfahren zur Ausbildung einer weiteren Leitbahnebene auf einen mit einer Leitbahnebene versehenen Halbleitergrundkörper nach einem der Ansprüche 2-7, dadurch gekennzeichnet, daß als Isolationsschicht zwischen den Leitbahnebenen eine Titanoxidschicht verwendet wird, und daß zur elektrischen Verbindung zwischen Kontakten der einen Leitbahnebene und der weiteren Leitbahnebene eine Titanochicht verwendet wird.9. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß die Titarioxidschicht durch bereichsweise Oxidation der Titanschicht gebildet wird.109835/1379 ORIGINAL INSPECTED
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702006703 DE2006703A1 (de) | 1970-02-13 | 1970-02-13 | Isolationsschicht auf einem Halbleiter grundkorper |
| CH170671A CH522960A (de) | 1970-02-13 | 1971-02-05 | Halbleiteranordnung mit wenigstens einer Isolationsschicht |
| AT102271A AT327291B (de) | 1970-02-13 | 1971-02-08 | Verfahren zum aufbringen einer isolationsschicht aus titanoxyd auf einem halbleiterkorper |
| FR7104399A FR2079406B1 (de) | 1970-02-13 | 1971-02-10 | |
| NL7101934A NL7101934A (de) | 1970-02-13 | 1971-02-12 | |
| CA105,339A CA970257A (en) | 1970-02-13 | 1971-02-13 | Insulating layer on a semiconductor substrate |
| SE01919/71A SE365900B (de) | 1970-02-13 | 1971-02-15 | |
| GB2166171A GB1312183A (en) | 1970-02-13 | 1971-04-19 | Semiconductor arrangements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702006703 DE2006703A1 (de) | 1970-02-13 | 1970-02-13 | Isolationsschicht auf einem Halbleiter grundkorper |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2006703A1 true DE2006703A1 (de) | 1971-08-26 |
Family
ID=5762226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702006703 Pending DE2006703A1 (de) | 1970-02-13 | 1970-02-13 | Isolationsschicht auf einem Halbleiter grundkorper |
Country Status (8)
| Country | Link |
|---|---|
| AT (1) | AT327291B (de) |
| CA (1) | CA970257A (de) |
| CH (1) | CH522960A (de) |
| DE (1) | DE2006703A1 (de) |
| FR (1) | FR2079406B1 (de) |
| GB (1) | GB1312183A (de) |
| NL (1) | NL7101934A (de) |
| SE (1) | SE365900B (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2188308B1 (de) * | 1972-06-02 | 1977-04-01 | Thomson Csf | |
| NL184184C (nl) * | 1981-03-20 | 1989-05-01 | Philips Nv | Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen. |
-
1970
- 1970-02-13 DE DE19702006703 patent/DE2006703A1/de active Pending
-
1971
- 1971-02-05 CH CH170671A patent/CH522960A/de not_active IP Right Cessation
- 1971-02-08 AT AT102271A patent/AT327291B/de not_active IP Right Cessation
- 1971-02-10 FR FR7104399A patent/FR2079406B1/fr not_active Expired
- 1971-02-12 NL NL7101934A patent/NL7101934A/xx unknown
- 1971-02-13 CA CA105,339A patent/CA970257A/en not_active Expired
- 1971-02-15 SE SE01919/71A patent/SE365900B/xx unknown
- 1971-04-19 GB GB2166171A patent/GB1312183A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2079406B1 (de) | 1976-10-29 |
| AT327291B (de) | 1976-01-26 |
| SE365900B (de) | 1974-04-01 |
| NL7101934A (de) | 1971-08-17 |
| ATA102271A (de) | 1975-04-15 |
| CH522960A (de) | 1972-05-15 |
| FR2079406A1 (de) | 1971-11-12 |
| CA970257A (en) | 1975-07-01 |
| GB1312183A (en) | 1973-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1614872C3 (de) | Halbleiteranordnung | |
| DE69505048T2 (de) | Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat | |
| DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE102017200415B4 (de) | Halbleitervorrichtung | |
| DE2401333A1 (de) | Verfahren zur herstellung von isolierfilmen auf verbindungsschichten | |
| DE2439300C2 (de) | "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht" | |
| DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
| DE2227344C3 (de) | ||
| DE2047799C3 (de) | Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten | |
| DE2358495A1 (de) | Verfahren zur herstellung von substraten mit verbundenen leiterschichten | |
| DE69525739T2 (de) | Verfahren zur herstellung von halbleiterbauteilen mit halbleiterelementen, die in einer halbleiterschicht gebildet wurden, welche auf einen trägerwafer geklebt sind | |
| DE68922085T2 (de) | Halbleiteranordung und Verfahren zum Herstellen einer Halbleiteranordung. | |
| DE1910736B2 (de) | Verfahren zum herstellen von gegeneinander elektrisch isolierten, aus aluminium bestehenden leiterbahnen und anwendung des verfahrens | |
| DE2658532C2 (de) | Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung | |
| EP0105189B1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
| DE3234907A1 (de) | Verfahren zum herstellen einer monolithisch integrierten schaltung | |
| DE1289188B (de) | Metallbasistransistor | |
| DE112018007677B4 (de) | Verfahren zur Herstellung eines Halbleitergerätes | |
| DE2539193C3 (de) | Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen | |
| DE2006703A1 (de) | Isolationsschicht auf einem Halbleiter grundkorper | |
| DE3421127A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
| DE2546316C2 (de) | Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen | |
| DE1764937C3 (de) | Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung | |
| DE2101945A1 (en) | Metallic coatings prodn - on semiconductor or dielectric substrates | |
| DE2057204A1 (de) | Verfahren zur Herstellung von Schottky-Kontakten |