DE2019603A1 - Digital-analoge Recheneinrichtung - Google Patents

Description

IBM Oeutschland Internationale Büro-ManMnen GeielUenaft mbH

Böblingen, den 16. April 1970 km-ba

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket OW 968 013

Digital-analoge Recheneinrichtung

Die Erfindung betrifft eine digital-analoge Recheneinrichtung mit einem Digital/Analog-Konverter für jeden in digitaler Form zugeführten Operanden und mit einem einen Analog/Digital-Konverter enthaltenden Resultatsignalgenerator.

Um den Vorteil der hohen Rechengenauigkeit von digitalen Rechenschaltungen mit dem Vorteil des geringen Aufwandes und der hohen Arbeitsgeschwindigkeit analoger Rechenschaltungen zu vereinigen, wurden sogenannte hybride Rechenschaltungen entwickelt, die eine Mischung digitaler und analoger Schaltkreise enthalten. Diesen Rechenschaltungen werden die Operanden in digitaler und/oder analoger Form zugeführt. Sie besitzen für jeden digitalen Operandeneingang einen Digital/Analog-Konverter, während die eigentlichen Rechenschaltungen einen Analog/Digital-Köhverter aufweisen, der auch zugleich als Resultatsignalgenerator dienen kann (Korn, "The Impact of Hybrid Analog-Digital Techniques on the Analog-Computer Art" in Proceedings of the IRE, Mai 1962, Seiten 1077 bis 1086).

Sowohl die Digital/Analog-Konverter als auch der Resultatsignal-

009887/1800

generator enthalten analoge Rechenschaltungen, wie z. B. rückgekoppelte Operationsverstärker, die nur in einem begrenzten Potentialbereich eine annähernd lineare Arbeitscharakteristik aufweisen. Die Rechencharakteristik ist in diesem linearen Bereich relativ hoch, während sie außerhalb dieses Bereiches wegen der dort vorhandenen Nichtlinearität stark abfällt. Durch die Größe des linearen Bereiches wird die Stellenzahl der digitalen Eingangssignale und damit auch die Rechengenauigkeit der Einrichtung insgesamt beschränkt. Ungenauigkeiten werden insbesondere dadurch hervorgerufen, daß in der Größenordnung voneinander abweichende Operanden in unterschiedlichen Bereichen der Arbeitscharakteristik von einzelnen der analogen Rechenschaltungen verarbeitet werden.

Es ist Aufgabe vorliegender Erfindung, eine Einrichtung anzugeben, bei der unter Vermeidung der zuvor erläuterten Nachteile der lineare Bereich der analogen Rechenschaltungen optimal ausgenutzt wird. Gemäß der Erfindung wird dies dadurch erreicht, daß der Digital/Analog-Konverter mit einem Schieberegister gekoppelt ist, über das die digitalen Operanden zugeführt werden und das in Abhängigkeit vom Inhalt der höchsten Bitstelle Schiebesteuersignal empfängt, durch die der Operand verschoben wird, bis sein höchststelliges Bit in der höchsten Bitstelle des Rew gisters steht, daß ein Verschiebezähler zur Ermittlung und Speicherung der Stellenverschiebungen der Operanden vorgesehen ist und daß an den digitalen Ausgang des Resultatsignalgenerators ein Schieberegister angeschlossen ist, das eine dem Inhalt des VerschiebeZählers entsprechende Anzahl Schiebesteuersignale zugeführt erhält, durch die das Resultat um entsprechend viele Stellen in Richtung der niedrigsten Stelle verschoben wird.

Die erfindungsgemäße Einrichtung hat den Vorteil, daß die signifikanten Teile der Operanden jeweils im linearen Bereich der analogen Rechenschaltungen verarbeitet werden. Zu diesem Zwecke erfolgt eine geeignete Modifizierung der Operanden vor ihrer umwandlung in die analoge Darstellung. Die Einrichtung ist für

009ÖÖ7/1Ö00 Docket OW 968 013

alle arithmetischen Operationen, vorzugsweise aber bei Multiplikationen anwendbar.

Heitere vorteilhafte Ausgestaltungen der Erfindung sind aus den Ansprüchen ersichtlich. Nachfolgend ist ein Ausführungsbeispiel der Erfindung anhand von Zeichnungen erläutert. Es zeigen:

Fig. 1 - ein vereinfachtes Blockschaltbild eines er-

fihdungsgeraäeen AusfUhrungsbeispiels einer Recheneinrichtung zur Ausführung von Multiplikationen,

Fign. 2A und 2B ein mehr detailliertes Blockschaltbild der Einrichtung von Fig. 1, Fign. 3A und 3B ein Impuls-Zeitdiagramm zur Erläuterung der

Wirkungsweise der Einrichtung von den Fign. 1 und 2A bis 2B,

Fign. 4 und 5 die Art der Zusammengehörigkeit der Fign. 2A

und 2B sowie der Fign. 3A und 3B und

Fig. 6 eine Tabelle, die zur Erläuterung der Ar

beitsweise des dargestellten Ausführungsbeispiels dient. '

In Fig. 1 ist ein vereinfachtes Blockschaltbild einer Multiplikationseinrichtung 10 dargestellt, die ein Ausführungsbeispiel gemäß vorliegender Erfindung ist. Signalgeneratoren 11 und 12 erzeugen Analogsignale Ex und Ey. Ein Referenzsignalgenerator 13 liefert ein Referenzsignal Er. Die Signale Er, Ex und Ey sind im Amplitudenmaßstab aufeinander abgestimmt. Eine Komparator/Torschaltung 15 vergleicht das Signal Ey mit dem Analogsignal Ep, das von einem Produktsignalgenerator 16 geliefert wird.

Eine Steuerschaltung 17 stellt die verschiedenen Steuersignale

Ö09 8 87/ 1800 Docket OW 968 013

für die Signalgeneratoren 11, 12 und 16 sowie für die Komparator/ Torschaltung 15 zur Verfügung.

Wenigstens einer der Signalgeneratoren 11, 12 ist mit einem Digital-Analog-Konverter, nachfolgend mit D/A-Konverter bezeichnet, sowie alt einer Digitalquelle versehen; beispielsweise besitzt der Generator 11 den D/A-Konverter 18 und die Digitalquelle 19. Der D/A-Konverter 18 wertet Digitalinformationen, die er von der Digitalquelle 19 empfangt, in das vorerwähnte Analogsignal Ex um. In Übereinstimmung mit den Prinzipien der hier beschriebenen Erfindung werden zu multiplizierende digitale Informationen, welche eine Quantität X > O darstellen, in einem in Fig. 1 nicht gezeigten Register gespeichert, das Teil der Digitalquelle 19 ist. Sofern die Digitalinformation kein binäres Eins-Bit in der höchsten Bitstelle des Registers 8, das nachfolgend auch als X-Register bezeichnet wird, aufweist, wird eine Verschiebeoperation ausgeführt, bis eine binäre Eins in der höchsten Bitstelle des X-Register erscheint. Sofern dagegen die digitale Information eine binar· Bins in der höchsten Bitstelle im X-Reglster enthält, fällt die Verschiebeoperation aus. Das vom Generator 14 erzeugte Ausgangssignal El wird zum Analog-Elngang des D/A-Konverters 18 zurückgeführt. Der Pegel des Signals Ex hängt vom Pegel des analogen Eingangssignals El und von den jeweiligen digitalen Konditionierungssignalen ab, die am Ausgang der Signalquelle 19 erscheinen und dem D/A-Konverter 18 zugeleitet werden. Da der Komparator 14 und der D/A-Konverter 18 eine rückgekoppelte Schleife bilden, wird das Signal Ex auf den Pegel des Signals Er geführt, wonach sich der Komparator 14 im Ausgleichszustand befindet. Zu dieser Seit ist das Signal El proportional zur digitalen Information, die sich Im X-Register der Digitalquelle 19 befindet.

Wie aus Fig. l ersichtlich ist, urnfaBt der Signalgenerator 12 ebenfalls einen D/A-Konverter 20 und eine Digitalquelle 21. Der D/A-Konverter 20 wertet die von der Digitalquelle 21 gelieferte Information, die eine Quantität Y > O darstellt, in das vorerwähnte Analogsignal Ey um. Das Signal Er des Generators 13 dient

0Ö9887/1800
Docket «t 968 013

- 5 - ..■"■■-:

als analoges Eingangssignal für den D/A-Konverter 20. Die Digitalquelle 21 enthält wiederum ein nicht dargestelltes Register, in welches die der Quantität Y entsprechende Information gespeichert wird und das nachfolgend als Y-Register bezeichnet wird. Wie bereits in Verbindung mit dem X-Register erwähnt, wird die in das Y-Register eingegebene binäre Information gegebenenfalls verschoben, bis eine Eins in der höchsten Stelle des Y-Registers erscheint. Der Pegel des Analogsignals Ey hängt vom Pegel des analogen Eingangssignals Er und der jeweiligen digitalen Konditionierungssignale ab, die dem D/A-Konverter 20 von der Digitalquelle 21 zugeführt werden. Des weiteren ist der Pegel Ey proportional zu der im Y-Register der Quelle 21 gespeicherten digitalen Information.

Das Analogsignal Ey kann auch von einer Analogquelle 22 direkt geliefert werden durch entsprechende Einstellung eines Schalters 23. In jedem Falle wird das Ausgangssignal Ey über die Komparator/Torschaltung 15 mit dem Analogsignal Ep des Generators 16 verglichen. Zu einer geeigneten Zeit wird das normalerweise offene Tor in der Komparator/Torschaltung 15 periodisch geschlossen. Dabei wird jedesmal, wenn das Tor geschlossen ist, durch das Ausgangssignal E2 ein Zähler 24 des Generators 16 um 1 weitergeschaltet, solange als die Eingangssignale der Schaltung 15 nicht ausgeglichen sind, d. h. solange die Bedingung Ep < Ey besteht. Das Signal Ep wird durch den D/A-Konverter 25 des Generators 16 geliefert, an den das analoge Eingangssignal El vom Komparator 14 angelegt wird. Der Zähler 24 wird weitergeschaltet, bis seine Ausgangssignale, die in Verbindung mit dem Signal El den D/AKonverter konditionieren, bewirken, daß der Pegel des Ausgangssignals Ep gleich oder größer dem Pegel des Signals Ey ist.Ein Ausgleichszustand wird in der Komparator/Torschaltung 15 stets dann erzeugt, wenn der Pegel des Signals Ep gleich oder größer dem Signal Ey ist. Befindet sich einmal die Komparator/Torschaltung 15 im Ausgleichszustand, so wird die Weiterschaltung des Zählers 24 beendet. Der zu diesem Zeitpunkt im Zähler 24 enthaltene Zählstand wird in einem nicht dargestellten Register

" 0Ö9887/1ÖÖ0

Docket OW 968 013

abgespeichert, das Teil der Ausgangssschaltung 26 ist. Dort wird diese Information um so viele Stellen in Richtung der niedrigsten Stelle dieses Registers verschoben, wie ursprünglich die im X-Register enthaltene Information und die im Y-Register enthaltene Information in Richtung der jeweils höchsten Registerstelle verschoben worden sind. Das in der Ausgangsschaltung 26 enthaltene Register wird nachfolgend Produktregister genannt, da es nach der vorerwähnten Verschiebung ein Digitalsignal und/oder wahlweise ein konvertiertes Analogsignal liefert, welches angenähert dem Produkt der Quantitäten X und Y entspricht.

Die Einrichtung von Fig. 1 ist in detaillierterer Darstellung aus den Fign. 2A, 2B ersichtlich. Zur Vereinfachung der Erläuterung wird nachfolgend jeder der Blöcke 11, 12 und 14 bis 17 der Fign. 1, 2A und 2B in einem separaten Abschnitt beschrieben.

Generator 11-

Der Signalgenerator 11 umfafit den vorerwähntem D/A-Konverter 18 und die Signalquelle 19a Letztere enthält ein Pufferregister 19a und ein Schieberegister 19b, das dem oben erwähnten X-Register. entspricht. Der Einfachheit halber wurde das in den Fign. 2a und 2b dargestellte Beispiel auf ein' vierstelliges Binärsignal beschränkt«. Dessen ungeachtet können die Register 19a und 19b natürlich <
aufweisen.

natürlich auch mehr als die vier Binärstufen 2 , 2 , 2 und 2

Die zu multiplizierende digitale Information X wird anfänglich im Register 13a gespeichert» Die Information X wird dem Register 19a über den Anechlue 27 zugeführt. Da es sich entsprechend der getroffenen Annahme w& ein aus vier Bits bestehendes Signal handelt, kann 2£ eine Zahl zwischen 1 und 15 sein« Ein Steuersignal XRX, das von der Steuerschaltung 17 erzeugt wird, überträgt die digitale Information vom Register Ifa in das Schieberegister 19b. Das AuBgangssignal MSBIy <äas vom der höchetateiligen Stufe, d« h.

7/1
Docket OW 968 013

von der Stufe 2³ des Register· 19b geliefert wird, unterliegt einer Abtastung durch die Steuerschaltung 17, um zu beetinmen, ob eine binäre Eins in dieser Stufe enthalten ist. Wenn keine binäre Eins vorliegt, erzeugt die Steuerschaltung 17 in noch zu beschreibender Weise ein Steuersignal SX, das eine Verschiebung der im Register 19b enthaltenen Information um ein Bit in Richtung der höchsten Bitstelle bewirkt, wonach der Abtastvorgang widerholt wird. Die Verschiebe- und Abtastzyklen werden wiederholt, bis eine binäre Eins in der höchsten Bitstelle 2 des Registers 19b enthalten ist. Für X ist gleich dezimal 1 steht anfänglich ein Eins-Bit in der Bitstelle 2°, so daß die Steuerschaltung 17 drei Schiebesignale SX erzeugt, um die binäre Eins in die Bitstelle 2³ des Registers 19b zu verschieben. I» Falle der Dezimalziffern 2 oder 3 befindet sich die höchst«teilige Binärziffer in der 2¹-position, weshalb jeweils zwei Schiebesignale SX notwendig sind, um diese binäre Eins in die 2 -Position zu bringen. Für die Dezimalzahlen 4, 5, € oder 7 ist dementsprechend nur ein Schiebesignal SX notwendig, um den gewünschten Zustand herzustellen. Für jede der Ziffern 8 bis 15 befindet sich von vornherein bereits ein Eins-Bit in der Bitstelle 2 . Dementsprechend wird kein Schiebesignal SX durch die Steuerschaltung 17 erzeugt.

Nachdem die digitale information X vom Register 19a in das Schieberegister 19b übertragen worden ist und die oben erwähnten Stellenverschiebungen, sofern erforderlich, ausgeführt worden sind, befindet sich das Register 19b in einem der acht möglichen binären Zustände, nämlich 1000, 1001, ..., im, die den Dezimalen 6 bis 15 entsprechen. Ober einen Eingangsanschluß 28 erhält der D/A-Konverter 18 eine Spannung zugeführt, die im Konverter zu einem Analogsignal umgewertet wird, das am Ausgang 29 erscheint und eine der Binärzahlen 8 bis 15 darstellt. Wenn beispielsweise eine Bezugsspannung el mit einem konstanten Pegel an den Anschluß 28 angelegt wird, würde das resultierende Ausgangssignal am Anschluß 29 den Wert O_f5OOO el, 0,5625 el, 0,6250 el, 0,6875 el, 0,7500 el, 0,8125 el, 0,8750 el, 0,9375 el entsprechend den Binär-

000887/1800 Docket OW 968 013

zahlen der Dezimalwerte 8 bis 15 annehmen. D/A-Konverter dieses Typs sind für sich bekannt, weshalb sich eine weitere Erläuterung bezüglich ihrer Ausbildung erübrigt. Im folgenden Ausführungsbeispiel ist der Pegel des Signals El, das dem Anschluß 28 des D/AKonverters 18 zugeführt wird, so justiert, daß Ex « Er. Dies wird in einem der folgenden Abschnitte in Verbindung mit der Beschreibung des !Comparators 14 erläutert.

Generator 12

Im dargestellten Beispiel erzeugt der Generator 12 ein Analogsignal Ey, das die andere Quantität Y der zu multiplizierenden Informationen darstellt. Dieses Analogsignal Ey wird wahlweise von einer Digitalquelle 21 oder einer Analogquelle 22 erhalten. Im letzteren Falle wird der Arm des Schalters 23 in eine Position gebracht, in der er den Ausgang der Analogquelle 22 mit dem Eingang der Komperator/Torschaltung 15 verbindet. Wenn sich dagegen der Schalter 23 in der dargestellten Position befindet, ist der Ausgang 29 des D/A-Konverters mit dem genannten Eingang der Schaltung 15 verbunden. Der D/A-Konverter 20 gehört dem gleichen Typ an wie der oben erläuterte Konverter 18. Sein Analogsignal-Eingangsanschluß 28 erhält ein analoges Bezugssignal Er zugeführt, das von einem justierbaren Bezugssignalgenerator 13 geliefert wird. Die Digitalquelle 21, die in ihrem Aufbau der Digitalquelle 19 entspricht, weist ein Pufferregister 21a und ein Schieberegister 21b auf, von denen jedes vier Binärstufen besitzt. Die Ausgangsanschlüsse des Registers 21 sind über einen Schalter 30 mit den gleichstelligen Eingangeanschlüssen des Schieberegisters 21b verbunden, das dem eingangs erwähnten Y-Register entspricht. Das Register 21a besitzt geeignete Eingangsanschlüsse 27', über die der Wert Y eingegeben wird. In der gezeichneten Schalteteilung wird über die Schalter 23 und 30 durch ein Steuersignal XRY von der Steuerschaltung 17 die Digitalinformation vom Register 21a in das Schieberegister 21b übertragen. Das Ausgangssignal MSPY der höchststelligen Stufe 2³ des Registers 21b wird

009887/1800 Docket OW 968 013

durch die Steuerschaltung 17 abgetastet, um zu bestimmen, ob in dieser Stelle eine binäre Eins steht. Wenn keine binäre Eins vorhanden ist, liefert die Steuerschaltung 17 ein Schiebesignal SY, das die Information im Register 21b um eine Bitstelle in Richtung der höchsten Bitstelle verschiebt, worauf die Abtastung wiederholt wird. Auch hier wird der Abtast-Verschiebezyklus jeweils solange wiederholt, bis die Bitstelle 2 des Registers 21b über eine binäre Eins verfügt.

Hie die Digitalquelle 19 im Generator 12 nimmt das Register 21 nach der erforderlichen Stellenverschiebung einen der binären Zustände 1000, ..., 1111 zur Darstellung der Dezimalzahlen 8 bis 15 ein. Als Resultat hiervon wird das an den Analogeingang 28 angelegte Bezugssignal Er zu einem analogen Ausgangssignal am Anschluß 29 umgewertet, dessen Pegel dem Binärwert der betreffenden Dezimalzahl 8 bis 15 entspricht. Die Ausgangsspannung Ey am Anschluß 29 des Konverters 20 kann daher für die Binärwerte der Dezimalzahlen 8 bis 15 die Werte 0,5000 Er, 0,5615 Er, 0,6250 Er, 0,6875 Er, 0,7500 Er, 0,8125 Er, 0,8750 Er, 0,9375 Er annehmen.

Der Y-Wert kann auch ein Analogimpulssignal ey sein, dessen Dauer der zu multiplizierenden Quantität Y entspricht. In diesem Fall wird der Schalter 30 umgeschaltet, so daß er den Ausgang des Zählers 31 mit dem Eingang des Schieberegisters 21b verbindet. Ein wiederholt auftretendes Taktsignal AA wird an den Eingang einer UND-Schaltung 32 angelegt. Wenn das Analog-Impulssignal ey am anderen Eingang der UND-Schaltung 32 erscheint, wird mit jedem Taktsignal AA ein Weiterschaltimpuls dem Zähler 31 zugeführt, der für das dargestellte vierstellige Ausführungsbeispiel vier Zählstufen 2 bis 2 aufweist. Wenn das Analog-Impulssignal ey abklingt, enthält daher der Zähler 21 einen Zählstand, der dem zu multiplizierenden Wert Y entspricht. Dieser Wert wird daraufhin durch ein Signal XRY in das Schieberegister 21b übertragen wo er, sofern erforderlich, in der beschriebenen Weise linksseitig verschoben wird.

In einer anderen Betriebsweise kann das Analogsignal Ey auch di-

009887/1800 Docket OW 968 013

rekt von einer Analogquelle 22 geliefert werden. Zu diesem Zweck wird der Schalter 23 in seine andere (nicht gezeichnete) Schaltstellung gebracht.

Komparator 14

Der Komparator 14 ist vorzugsweise als ein für sich bekannter Operationsverstärker ausgebildet. Er gehört dem Typ an, der ein analoges Ausgangssignal erzeugt, dessen Pegel proportional der Differenz der zu vergleichenden Eingangssignale ist. Der Ausgang 33 des Operationsverstärkers ist mit dem Eingangsanschluß 28 des D/A-Konverters 18 im Generator 11 verbunden. Der Operationsverstärker besitzt zwei Eingänge 34, 35, die in der bei Operationsverstärkern bekannten Heise als invertierender und nichtinvertierender Eingang bzw. als negativer und positiver Eingang bezeichnet werden. Der Eingang 34 ist mit dem Ausgangsanschluß 29 des D/A-Konverters 18 verbunden, während der andere Eingang 35 an den Ausgang des Bezugssignalgenerators 13 angeschlossen ist.

Der Komparator 14 und der D/A-Konverter 18 bilden eine Rückkopplungsschleife, in welcher der Konverter 18 einen Rückkopplungspfad zwischen dem Ausgang 33 und dem Eingang 34 des Komparators 14 darstellt. Aufgrund dieses Rückkopplungspfades verändert der Komparator 14 bei einem festen Pegel des Referenzsignals Er am Anschluß 35 den Pegel des Signals El, bis dieses dem Signal Ex gleicht. Es ist bekannt, daß eine solche Charakteristik zu einem Zustand der Seibetstabilisierung führt, d. h., daß sich von selbst ein Zustand des Gleichgewichtes einstellt, der auftritt, wenn die Pegel seiner Eingangssignale ausgeglichen sind (Ex * Er). Bei einem Eins-Bit in der höchsten Stufe 2 des Registers 19b nimmt das Signal El eine von acht möglichen Pegelstufen ein, wenn das Signal Ex ■ Er, Diese acht möglichen Pegelstufen sind den acht möglichen binären Konditionierungssignal-Zuständen zugeordnet, wie sie im Register 19b speicherbar sind und die den Dezimalzahlen 8 bis 15 entsprechen.

009887/1800

Docket OW 968 013

GeaÄß der Erfindung arbeitet der Komparator 14 la linearen Teil seiner Arbeitecharakteristik, wenn die zum Konverter 18 geführten binären Konditionierungssignale von Register 19b die höherstelligen Binärziffern enthalten, vie es für die Binärwerte der Dezimalstellen 8 bis 15 der Fall ist. Außerdem ist der Spannungspegel des Signals Er so gewählt, daß bei einer Konditionierung durch Signale der niedrigstelllgen Hffern, nämlich die Bitkombinatlonen der Dezimalziffern 1 bis 7, oder bei Vorliegen einer Mull der Komparator 14 la nichtlinearen Bereich seiner Arbeitecharakteristik betrieben wird. Unter den letztgenannten Umständen weist das Signal El «inen Slttlgungspegel auf. Als Resultat der vorerwähnten Verschiebeoperation der niedrig·teiligen Kiffern in den höherwertigen Stellenbereich la Register 19b wird jedoch erfindungsgemäfl erreicht, das sowohl niedrig«teilige als auch höherstellige Zahlen im gleichen linearen Bereich des Komparator· verarbeitet werden. Auf diese Welse wird das Auflösungsvermögen der Schaltung verbessert gegenüber einem Betrieb, der keine Stellenverschiebung vorsieht, sondern niedrigstellige und hochstellige Ziffern in verschiedenen Bereichen des linearen Teiles der Arbeltscharakteristik behandelt. Bei einer vorgebenen GrOSe des linearen Teiles kann deshalb mehr Information mit einer größeren Auflösung verarbeitet werden als bei der herkömmlichen Betriebsweise.

Wenn während des Betriebes der Einrichtung ein neuer Satz Binärsignale an den 0/A-Konverter 18 angelegt wird, und dieser Satz von dem zuvor gespeicherten Satz abweicht, ändert sich der Pegel des Signals Ex, womit eine Änderung der Differenz zwischen den Pegeln der Signale Bx und Br einhergeht und wodurch sich auch der Pegel des Signals El ändert. Die Änderung des Signals El wird fortgesetzt, bis das Ausgangssignal Ex gleich dem Bezugssignal Er ist, d. h. bis der Komparator 14 sich im Ausgleichszustand befindet. Sobald dieser Zustand erreicht ist, zeigt der Pegel des Ausgangssignals Bl die binäre Zahl an, die im Schieberegister 19b enthalten ist. Das Signal El wird dem Produktsignalgenerator 16 zugeführt, wo es in einer noch zu beschreibenden Heise verarbei-

009 887/1800 ^* »68 013

beitet wird.

Komparator/Torschaltung 15

Die Schaltung 15 umfaftt einen Komparator und eine Torschaltung zur Weiterleitung der Ausgangesignale des Komparator*. Als Konparator der Schaltung 15 wird im beschriebenen Ausfuhrungsbeipiel wiederum ein Operationsverstärker verwendet. Die. Kombination eines derartigen Verstärkers mit einer ausgangsseitig angeordneten Torschaltung ist für sich bekannt. Der Komparator der Schaltung 15 vergleicht zwei Eingangssignale und liefert eine Anzeige der Obereinstimmung oder Nichtübereinstimmung; eine solche Schaltung wird in der Fachsprache mitunter auch als Addieroder Subtrahierschaltung bezeichnet. Der Komparator der Schaltung 15 besitzt zwei Einginge 36, 37, von denen der Eingang 36 als negativer oder invertierender und der Eingang 37 als positiver oder ftlettt-invertierender Eingang bezeichnet wird. Der Eingang 36 ist an einen Ausgang des Produktsignalgenerators 16 angeschlossen. Der Ausgang 37 1st mit dem das Signal Ey fahrenden Ausgang des Signalgenerators 12 verbunden. Die Steuerschaltung 17 liefert ein Torsignal S zur periodischen öffnung des Ausganges 15a der Schaltung 15 für eine Signalübertragung zu einem Eingang des Produktsignalgenerators 16.

Produktalqnalqenerator 16

Wie oben bereite erwähnt, umfaßt der Produktsignalgenerator 16 einen Zähler 24, einen D/A-Konverter 25 und eine allgemein mit 26 bezeichnete Ausgangsschaltung. Der D/A-Konverter 25 gehört dem gleichen Typ an wie die D/A-Konverter 18 oder 20. Der EingangsanschluB 28 des D/A-Konverters 25 ist mit dem Ausgangsanschlus 23 des !Comparators 14 verbunden und empfängt von diesem das Signal El. Das analoge Ausgangsslgnal Ep des Konverters 25 tritt am Ausgangsanschlue 29 auf, der mit dem vorerwähnten Ein-

009887/1800 Docket OW 968 013 <

gangsanschluß 36 des !Comparators der Schaltung 15 verbunden 1st.

Entsprechend dem vierstelligen Ausführungsbeispiel weist der Zähler 24 vier Stufen 2°, 2¹, 2², 2³ auf. Diese Stufen können in für sich bekannter Weise aus Flip-Flops bestehen, die zu einem binären Zähler miteinander gekoppelt sind. Der Ausgang 15a der Schaltung 15 ist mit dem Eingangsanschluß 24a der niedrigsten Stufe 2 des Zählers 24 verbunden. Die Ausgangsanschlüsse 38 bis 41 der Stufen 2 bis 2 des Zählers 24 sind an die entsprechenden binären Eingangsanschlüsse 42 bis 45 des D/A-Konverters 25 angeschlossen.

Wenn der Operationsverstärker 14 seinen Ausgleichszustand einnimmt und das von ihm gelieferte Ausgangssignal El dem Anschluß 28 des D/A-Konverters 25 zugeführt wird, erfolgt eine Umwertung dieses Signals in das Analogsignal Ep. Der Pegel des Signals Ep ist proportional zur Binärzahl, die zu diesem Zeitpunkt vom Zähler 24 angezeigt wird. Anfänglich wird der Zähler 24 durch ein Rückstellsignal R¹, das von der Steuerschaltung 17 geliefert wird, in den Null-Zustand rückgestellt'. Während der Zeit, in der die Signale S an die Tore der Schaltung 15 angelegt werden, wird das Ausgangssignal E2 des Komparators von Fig. 15 zum Eingang 24a des Zählers 24 übertragen. Ist der Signalpegel des Signals Ep kleiner als der Pegel des Signals Ey, befindet sich das Ausgangssignal E2 auf einem vorbestimmten festen Pegel. Die zeitweise Schließung der Tore in der Schaltung 15 durch ein Signal S bewirkt daher, daß das Signal E2 als ein Impuls am Eingang des Anschlusses 24a der ersten Stufe 2 des Zählers 24 erscheint. Hierdurch wird eine binäre Eins, die zugleich dem Dezimalwert 1 entspricht, im Zähler 24 eingestellt. Das resultierende Ausgangssignal des Zählers 24 bewirkt eine Änderung des Pegels vom Ausgangssignal Ep am Anschluß 29 des D/A-Konverters 25. Wenn der Pegel des Signals Ep danach noch immer unterhalb des Pegels des Signals Ey liegt, bewirkt das Ausgangssignal E2 beim nächsten Schließen des Tores in der Schaltung 15 eine erneute Fortschaltung des Zählers 24 zum nächsten Binärwert, der der Binlrxahl 2

009887/1800

Docket OW 968 013

entspricht. Dieser Zyklus wiederholt sich, bis die binären Ausgangssignale des Zählers 24 bewirken, daß der Pegel des Signals Ep an Ausgang 29 des D/A-Xonverters 25 gleich oder größer als der Pegel des Signale Ey zu einer Zeit ist, in welcher der Kornparator der Schaltung 15 den Ausgleichszuetand einnimmt und das Signal E2 beendet wird, d. h. von dem vorerwähnten festen Potential auf Null-Potential übergeht. Wenn danach Torsignale S an das Tor von Schaltung 15 angelegt werden, ist das Ausgangssignal E2 zu schwach, un den Zähler 24 weiterzuschalten.

Die Ausgangsschaltung 26 des Generators 16 enthält ein Schieberegister 26a - 26c, das in dem dargestellten vierstelligen Beispiel die zweifache Stellenzahl, nämlich die Stufen 2° bis 2⁷ aufweist. Hie die Fig. 2B zeigt, sind die Ausginge 38 bis 41 des Zählers 24 mit den Eingangsanschlüsse» der höherstelligen Stufen 2 bis 2 des Registers 26A bis 26C verbunden, welches das vorerwähnte Produktregister des Generators 16 ist. Die Steuerschaltung 17 erzeugt ein Steuersignal XKP, nachdem der Zähler 24 mit zählen aufgehört hat. Dieses Steuersignal überträgt den Zählstand des Zählers 24 zu den höherstelligen Stufen 2 bis 2 des Schieberegister 26A bis 26C. Daraufhin erzeugt die Steuerschaltung 17 ein Signal SP, welches die Information im Register 26A bis 26C in Richtung der niedrigsten Stufe dieses Registers um so viele Stellen verschiebt, wi« anfangs im Schieberegister 19b des Generators 11 sowie im Schieberegister 21b des Generators 12 Stellenverschiebungen der Werte XY vorgenommen worden sind. Die Binärzahl im Schieberegister 2SA bis 26C ist nun annähernd gleich dem Produkt der Werte X und Y.

Die Ausgangssanschlüsse der Stufen 2 bis 2 des Registers 26A bis 26C liefern das Produkt direkt in digitaler Form über Anschlüsse 48 an nachgeschaltete Einheiten und sind daneben mit dem Eingang eines D/A-Konverters 26A bis 26E verbunden, der die digitalen Ausgangssignale des Registers 2§A bis 2€C in «in äquivalentes analoges Ausgangssignal am AnsdiliiS 46 inw®rt*t» Die D/A-Konverterstufen 26D, 26E können de» gleichen Typ angehören

003887/1800 Docket OW 968 013

wie dl· Konverter 18, 20 oder 24 und sind in für sich bekannter Welse untereinender «or Bildung dee analogen Ausgangssignals am AnschluB 46 verbunden. Die digitalen AusgangssignalanschlÜsse 48 sind Ober Schalter 47 an die Ausgangsanschlüsse der Register 26A bis 2CC anschlieBbar. Ferner ist ein Schalter 49 vorgesehen/ durch den der Ausgang der Stufen 2 bis 2 des Registers 26A bis 26C «ahlweise alt den Eingingen des D/A-Konverters 26D bis 26E verbunden «erden kann, um ein analoges Ausgangssignal a» AnschluB 46 su bilden, wenn es erwünscht ist, daß ausschlleeilch ein digitales Ausgangssignal erzeugt werden soll, wird der Schalter 47 in den geschlossenen und der Schalter 49 in den offenen Instand gebracht. Soli dagegen nur ein analoges Ausgangssignal gebildet werden, «erden die Schalter 47 und 49 in die entgegengesetzte Schaltstellung gebracht.

Steuerschaltung 17

Die Steuerschaltung 17 (Pig. 2A) enthalt einen Taktgeber 50, der die Kontaktsignale für die Multiplikationsschaltung 10 erzeugt. Der Taktgeber SO besitzt einen Slhler 51 und einen Oszillator

52, der periodisch Signale der Frequenz t zur weiterschaltung des Slhlers 51 liefert. Die Ausgangseignale des Oszillators 52 sind scheaatisch la Iapulsseitdlagraasi der Fign. 2Ui und 3B dargestellt. I« ausgeführten Beispiel weist der XaHler 51 sieben Binärstufen 2° bis 2* auf, die in für sieh bekannter Welse miteinander verbunden slsd und auf Eingangssignal« vom Oszillator 52 ansprechen, die aber den ElagangsanschlttB 51a der niedrigsten Stufe 2 zugeftthrt «erden. Von den Bins-Ausgangsattschluesen der Stufen 2° bis 2^€ «erde« die Aesgangssignale AA, BB, CC, ...,GG gewonnen (Fign. 3A, 3B).

Die Steuerschaltung 17 eathält ferner eine logische Schaltung

53, die die Taktsignale AA, BB, CC, ...,GG und deren Kosple- «ente sowie die Signale MSPX, HSPT und das Signal ey zugeführt erhllt, ti» aus diese» Signalen die vorerwähnten Steuersignale

968 0» 009887/1£ no

- 16 -

XRX, XRY, XRP, SX, SY, SP, S und R¹ in einer vorbestimmten Folge während der Operationsgrundzykluszeit T zu erzeugen. Die Signale AA bis GG werden einer UND-Schaltung 45 zugeführt. Eine UND-Schaltung 55 verknüpft den Ausgang der UND-Schaltung 54 mit dem Ausgang eines Inverters 56, dessen Eingang über eine Leitung 57 mit dem Eingangsanschluß des Generators 12 verbunden ist und von dort das analoge Impulssignal ey zugeführt erhält. Bei Abwesenheit eines Signals ey befindet sich der Ausgang des Inverters 25 auf seinem oberen Signalpegel, so daß die UND-Schaltung 55 auf ein Ausgangssignal der UND-Schaltung 54 anspricht und das Signal XRY erzeugt. Es ist in diesem Zusammenhange zu bemerken, daß am Beginn einer jeden Periode T alle Ausgangssignale AA bis GG auf ihrem oberen Signalpegel sind, wie es die Fign. 3A und 3B zeigen. Da die Signale vom Oszillator 52 die Frequenz t haben, ist die Periodizitfit der Signale AA bis GG gleich 2t,. 4t, 8t, 16t, 32t, 64t und 128t und die gesamte Periodendauer T * 128t. Unter diesen Bedingungen erscheint das Signal XRY nur am Anfang einer jeden Periode T und somit am Beginn der Periode Txy. Das Ausgangssignal von der UND-Schaltung 54 wird auch als Steuersignal XRX verwendet; es tritt dementsprechend ebenfalls nur am Anfang der Periode Txy auf. Wenn das Signal ey am Eingangsanschluß der UND-Schaltung 32 anliegt, sperrt das daraufhin vom Inverter 56 gelieferte Ausgangssignal die UND-Schaltung 55. Der Inverter 56 verhindert daher jeden vorzeitigen Transport der digitalen Information vom Y-Register 21b in den D/A-Konverter 20« Während das Signal ey vorhanden ist, wird der Zähler 31 durch die Signale AA weitergeschaltet, bis er den richtigen Binärwert erreicht hat, der dem analogen Äquivalent des Wertes entspricht, der durch die Impulslänge des Signales ey dargestellt wird.

Die UND-Schaltung 58 verknüpft die Signale AA, GG und FF, während der Periode Ts erscheint daher das Abtastsignal S am Ausgang der UND-Schaltung 58.

Eine UND-Schaltung 59 verknüpft die Eingangssignale FF und GG und liefert an seinem Ausgang das Signal XRP während des Zeit-

Docket OH 968 0X3 009887/1800

Intervalls Tp,

Der Ausgang der UND-Schaltung 54 wird durch einen Inverter 60 invertiert, der das Rückstellsignal R¹ über eine Leitung 61 zu den Rückstellanschlüssen des Zählers 24 und des Register 26A bis 26C im Generator 16 liefert. Eine UND-Schaltung 62 verbindet das Signal AA und die Komplententsignale GG und FF mit dem Ausgang einer ODER-Schaltung 63. Der Ausgang der UND-Schaltung 62 liefert das Signal SP, das zur Steuerung der Stellenverschiebung im Register 26A bis 26C während der Zeit Tsp verwendet wird, wie bei SP in Fig. 3A bis 3B dargestellt ist.

3 Ein Inverter 64 invertiert das Signal MSPY, das von Stufe 2 des Schieberegisters 21b über Leitung 64 zugeführt wird, zum Signal MSBY. Eine UND-Schaltung 66 vereinigt die Signale AA und MSBY mit dem Ausgang eines Flip-Flop 67A. Der Ausgang der UND-Schaltung 66 ist dem Signal SY zugeordnet, das während der Zeit Tsy auftritt, wie bei SY in Fig. 3A, 3B dargestellt.

Ein Inverter 68 invertiert das Signal MSBX, das über eine Leitung 69 vom Ausgang der Stufe 2 des Registers 19b zugeführt wird. Eine UND-Schaltung 70 verknüpft das Signal AA, das Signal MSBX und das Ausgangssignal eines Flip-Flop 67B. Das von der UND-Schaltung 70 gelieferte Ausgangssignal ist das Steuersignal SX, das zur Zeit Tsx auftritt.

Der Flip-Flop 67A hat einen Rückstelleingang 67a, einen Einstelleingang 67b und einen Ausgang 67c. Am Anfang einer jeden Periode T wird das Signal XRX vom Ausgang der UND-Schaltung 54 dem Rückstelleingang 67a zugeführt und stellt den Flip-Flop zurück, so daß am Ausgang 67c (FFl in Fig. 3A) das Binärsignal Null erscheint und. bis zur Zeit ti andauert. Zum Zeitpunkt ti tritt zum. ersten mal das Signal BB gleichzeitig mit dem zweiten Signal AA auf. Diese Signale wurden einer UND-Schaltung 71 zugeführt, die ein Einstellsignal zum Eingang 67b des Flip-Flop 67A liefert, dessen Ausgang 67c daraufhin in den binären Eins-Zustand (^FF1 in

009887/1800
Docket OW 968 013

Fig. 3A) übergeht, wo er verbleibt, bis das nächste Signal XRX am Anfang der folgenden Periode T erscheint. Während sich der Flip-Flop 67A im binären Null-Zustand befindet, sperrt er die Erzeugung von Schiebeimpulsen SY durch die UND-Schaltung 66.

Der Flip-Flop 67B besitzt ebenfalls einen Rückstelleingang 67a', einen Einstelleingang 67b¹ und einen Ausgang 67c*. Am Anfang einer jeden Periode T wird der Flip-Flop 67B in den binären Null-Zustand rüekgestellt durch das Signal XRX, das dem Eingang 67a¹ zugeführt wird (Impuls zu FF2 in Fig. 3A). Der Flip-Flop 67B verbleibt im binären Null-Zustand bis zur Zeit t2, wenn das Signal EE erscheint und in der UND-Schaltung 72 mit dem am Ausgang 67C des Flip-Flop 67A vorhandenen Eins-Signal verknüpft wird. Das Auegangssignal der Torschaltung 72 gelangt zum Flip-Flop 67B und bringt diesen in den Ein-Zustand (Impuls zu FF2 in Fig. 3A), in welchem er bis zum nächsten Signal XRX am Anfang der folgenden Periode T verbleibt. Während der Flip-Flop 67B im binären Null-Zustand steht, sperrt er eine verfrühte Erzeugung von Schiebeimpulsen SX durch die UND-Schaltung

Die Flip-Flops 67A und 67B können in für sich bekannter Weise auf einem gemeinsamen integrierten Schaltkreismodul aufgebracht sein; dies ist der Grund, weshalb sie in Fig. 2A auseinandergebrochen dargestellt sind.

Die logische Schaltung 53 umfaßt ferner einen Zähler 73, der die Zahl der Stellenverachiebungen verfolgt, die für den Inhalt der Register 19b und 21 für eine bestimmte Multiplikationsoperation notwendig sind. Der Inhalt dieses Zählers wird verwendet, um die erforderliche Anzahl von Stellenverschiebungen für den Inhalt des Produktregisters 26A bis 26C bei der Produktbildung innerhalb der betreffenden Multiplikation zu steuern. Ein ODER-Tor 74 faßt die Signale SX, SY und SP zusammen. Der Zähler 73 wird am Anfang der Periode T durch das Ausgangssignal XRX der UND-Schaltung 54 über einen Inverter 75 in den

009887/1800 Docket OW 968 013

Null-Zuetand rückgestellt. Danach erfolgt mit jedem Ausgangssignal der Torschaltung 74 eine Aufwärtsschaltung des Zählers um 1. Im dargestellten vierstelligen Ausführungsbeispiel kann jedes der Register 19b und 21b maximal drei Stellenverschiebungen ausführen. Dementsprechend benötigt der Aufwärts/Abwärtszähler 73 nur so viele Stufen, wie erforderlich sind, um bis zum Wert 6 zu zählen. Als Zähler 73 kann ein bekannter aufwärts- und abwärtszählender Zähler Verwendung finden. Wie aus Fig. 2B ersichtlich ist, besitzt der Zähler 73 vier Binärsignal-Ausgänge mit den Signalgewichten 2,2,2,2, die mit den Eingängen einer ODER-Schaltung 63 verbunden sind. Eine UND-Schaltung 76 kombiniert die Signale FF, GG und liefert ein Konditionierungs-■ignal zum Eingang 77 des Zählers 73. Während des Intervalls t3 bis t4 Sind die Signale FF, GG gleichzeitig auf ihrem oberen Signalpegel. Der Ausgang der UND-Schaltung 76 ist demzufolge zu diesem Zeitpunkt signalführend. Zu allen anderen Zeiten während der Periode T befindet sich dagegen der Ausgang der UND-Schaltung 76 auf seinem niederen Signalpegel. Durch den letzten Signalzustand wird der Zähler 73 vorbereitet, in Vorwärtsrichtung zu zählen, wenn Impulse SY und SX zu den Zeiten Tsy und Tsx auftreten. Andererseits wird der Zähler 73 durch den oberen Signalpegel am Ausgang der UND-Schaltung 76 vorbereitet, in entgegengesetzter oder Rückwärtsrichtung zu zählen, was bei Auftreten von Impulsen SP zur Zeit Tsp im Intervall t3 bis t4 geschieht.

Im Interesse der Klarheit wurden die Stromversorgungs- und Vorspannungsquellen der Schaltungsteile von Fig. 2B nicht dargestellt. Diese Quellen können in für sich bekannter Weise ausgebildet sein.

Arbeitsweise

Anhand der Fign. 2A, 2B, 3A, 3B und 6 wird nachfolgend die Arbeitsweise der dargestellten Einrichtung erläutert, wobei davon ausgegangen wird, daß die Schalter 23, 30, 47 und 49 sich in

Docket OW 968 013 009887/1800

der dargestellten, geschlossenen Schaltstellung befinden. Bei der dargestellten Schaltstellung der Schalter 23 und 30 wird der zu multiplizierende Wert Y über den Eingangsanschluß 27* in das Pufferregister 21a eingespeichert. Des weiteren wird aufgrund der Schaltstellung der Schalter 47 und 49 der Produktwert sowohl als Digitalsignal an den Ausgangsanschlüssen 48 als auch als Analogsignal an den Ausgangsanschlüssen 46 verfügbar gemacht.

Es sei weiter angenommen, daß der Wert Y durch die Binärzahl 001l und der Wert X durch die Binärzahl Olli entsprechend den Dezimalzahlen 3 und 7 dargestellt werden. Das echte Produkt dieser Werte ist demnach die Dezimalzahl 21.

Vor dem Zeitintervall T, in welchem die Multiplikation auszuführen ist, werden die digitalen Zahlen der Werte XY in dem Pufferregister 19a und 21a gespeichert. Die Register 19b und 21b befinden sich zu dieser Zeit im Rucksteilzustand. Unter diesen Umständen zeigen die Ausgänge der Register 19b und 21b jeweils den Binärwert 0000 an. Bei den angenommenen Signalzuständen ist das Signal El auf dem Sättigungspegel, den der D/A-Konverter 18 zum Signal Ex * 0 für das binäre Konditionierungssignal 0000 des Registers 19b umformt. Ebenso bildet der D/A-Konverter 20 aus dem Signal Er einen Null-Pegel für das Signal Ey für das binäre Konditionierungsignal 0000 des Registers 21b.

Am Beginn des Zeitintervalls T werden durch die Steuerschaltung 17 die Signale XRY und XRX erzeugt, die eine Übertragung des Inhalts der Register 19a und 21a zu den Registern 19b und 21b bewirken. Als Ergebnis dieser Operation sind die binären Bits 0, 1, 1, 1 in den Stufen 2³, 2 , 2 und 2° des Registers 19b als Wert X gespeichert, welcher der Dezimalzahl 7 entspricht. Ebenso sind die binären Bits 0, 0, 1, 1 in den Stufen 2³, 2², 2¹

o
2 des Schieberegisters 2Ib als Wert Y gespeichert, welcher der Dezimalzahl 3 entspricht.

Zur Zeit ti wird eine binäre Null in der Stufe 2³ des Registers

Docket OW ₉₆₈ 0!3 009887/1800

21b durch einen Null-Pegel des Signals MSBY angezeigt. Dieses Signal wird im Inverter 64 invertiert und bereitet die UND-Schaltung 66 vor, so daß das zweite Signal AA, das am Eingang der UND-Schaltung 66 erscheint, das erste Signal SY am Ausgang dieser UND-Schaltung auslöst. Es sei im diesem Zusammenhang bemerkt, daß zur Zeit ti der Ausgang 67c des Flip-Flop 67A auf seinen Eins-Pegel umgeschaltet wird durch ein Ausgangssignal der UND-Schaltung 71 als Folge des zweiten Signals AA und des ersten Signals BB. Dementsprechend liefert der Ausgang 67c den geeigneten Signalpegel zur Vorbereitung der UND-Schaltung 66 für einen Signaldurchlaß zur Zeit ti. Das erste Signal SY bewirkt eine Stellenverschiebung des im Register 21b gespeicherten Binärwertes in Richtung der höchsten Bitstelle, so daß danach die binären Bits O, 1, 1, O in den Stufen 2 ,2 , 2¹ und 2° des Registers 21b erscheinen. Der nun im Register 21b gespeicherte Wert entspricht der Dezimalzahl 6. Da sich noch immer keine binäre Eins in der Stufe 2 des Registers 21b befindet, nimmt das Signal MSBY noch immer seinen Null-Pegel ein, wodurch auch das dritte Signal AA in der UND-Schaltung 66 ein Ausgangssignal auslöst, das als zweites Schiebesteuersignal SY eine weitere Stellenverschiebung im Register 21b bewirkt. Als Resultat dieser erneuten Stellenver-

3 2 Schiebung sind die binären Bits 1, 1, O, O in den Stufen 2,2, 2 und 2 des Registers 21b gespeichert. Damit nimmt das Signal MSBY seinen Eins-Pegel an, und über den Inverter 64 wird die UND-Schaltung 66 für die Erzeugung weiterer Signale SY gesperrt.

Der zuvor am niedrigeteiligen Ende des Registers 21b stehende Wert Y (■ Dezimalwert 3) wurde somit an das hochstellige Ende dieses Registers verschoben und entspricht nun dem Dezimalwert 12.

Beim vierstufigen Register 21b ist die maximale Anzahl von StellenverSchiebungen, um eine binäre Eins in die Stufe 2 zu bringen, notwendig, wenn der Wert Y die Binärzahl 0001 1st. In diesem Falle werden drei Signale SY erzeugt. In den Fign. 3A, 3B ist der dritte Impuls SY nur strichllert angedeutet, da er im Falle

009887/1800 - ..-. ,- ^r

Docket OW 968 013

des Binärwertes 0011 nicht auftritt. Wie der Wellenzug Ey in Fig. 3A, 3B zeigt, geht das Ausgangssignal Ey des D/A-Konverters 20 zum Zeitpunkt Txy von seinem Nuil-Pegei 80 in einen Pegel 81 über. Der Pegel 81 hängt vom Pegel des Bezugssignal3 Er und von den binären Konditionierungssignalen ab, die vom Schieberegister 21b geliefert werden und die anfangs dem Binärwert 0011 entsprechen. Nachdem der erste Impuls SY angelegt worden ist, geht das Signal Ey auf den Pegel 82 über. Der Pegel 82 hängt wiederum vom Pegel des Signals Er und von den Konditionierungssignalen ab, die vom Schieberegister 21b geliefert werden und die nun dem Binärwert 0110 bsw. dem Dezimalwert 6 entsprechen. In gleicher Weise wird bei Auftreten des zweiten Signals SY dar resultierende Pegel Ey¹ des Signals Ey entsprechend der Veränderung der Konditionierungssignale vom Register 21b, daa nun den Binärwert 1100 mit dem dezimalen Äquivalent 12 enthält, verändert. Die Signale 21, 82 und Ey¹ stehen in binärer Beziehung, d. h., der Pegel 82 ist zwei mal so groß wie der Pegel 81 und der Pegel Ey¹ ist zwei mal so groß wie der Pegel 82. Da das Signal Er konstant ist, ist der Pegel Ey' direkt proportional sura Binärwert IiOO.

Unmittelbar vor der Zeit Txy befindet sich dacj Signal El auf einem Sättigungspegel 83, der den binären Konditionierungssignalen 0000 des Registers 19b entspricht. Während der Zeit Txy geht das Signal El vom Pegel 83 in einen Sättigwjgspegel 84 über, der einer Anzeige für den Binärwert Olli entspricht (X-Wert). Der Einfachheit halber wurde in Fig. 3A, 3B ein idealisierter Impulszug für El dargestellt,,, in welchem dl© vernachlässigbaren Signalübergänge zwischen den Pegeln S3 und @4 weggelassen wurden.

Zur Zeit t2 wird das Signal FF2 von seiaem binären Null-Pegel auf seinen binären Eins-Pegel umgeschaltet. Die Stufe 2 des Registers 19b enthält für X » Olli eine binäre Null. Das Signal AA, das zur Zeit t2 auftritt, löst in der UND-Schaltung 70, die zu dieser Zeit durch den Eins-Pegel des Signals MSBX und durch ein Signal vom Ausgang 67c¹ des Flip-Flops 67B vorbereitet ist, ein erstes Schiebesteuersignal SX aus. Als Folge hiervon wird der

0098 8 7/1800
Docket OW 968 013

im Register 19b gespeicherte Wert um eine Stelle in Richtung der höchsten Bitstelle verschoben, d. h. aus dem binären Registerinhalt Olli wird 1110. Mit der nun in der Stufe 2³ des Registers 19b gespeicherten binären Eins wird das Signal MSBX beendet, so daß die UND-Schaltung 70 gesperrt wird und kein weiterer Schiebesteuerimpuls SX erzeugt werden kann. Die in Fig. 3A strichllert dargestellten Signal SX stellen die maximal mögliche Anzahl von Schiebesteuersignalen dar, die benötigt wird, wenn X «= Dezimal 1.

Als Folge des Signals SX geht das Signal El von der Pegelstufe 84 in einen Ruhepegel 85 über, der eine Anzeige für die Binärzahl 1110 (- Dezimal 14) liefert.

Am Anfang des Zeitabschnittes T wird durch den Inverter 60 das Signal R* erzeugt, das den Zähler 24 und das Register 26A bis 26C zurückstellt. Das Signal Ep des D/A-Konverters 25 befindet sich daraufhin auf seinem Mull-Wert 86 als Folge der binären Konditionierungssignale 0000 vom Zähler 24.

Zur Zeit Ts wird das Signal S durch die UND-Schaltung 58 erzeugt. Zur gleichen Zeit befinden sich die Signale GG und FF auf Eins-Potential, so daß die 16 Impulse AA, die in die Zeitspanne Ts fallen, am Ausgang der UND-Schaltung 58 16 Impulse S veranlassen, wie aus den Fign. 3A, 3B ersichtlich ist. Der erste Impuls S schließt das Tor der Schaltung 15 und schaltet den Zähler 24 auf den Zählstand .0001. Das neue Binärsignal 0001 bewirkt eine Änderung des Signals Ep von dessen Nullpegel 86 zum Pegel 87. Der zweite Impuls S schließt wiederum das Tor in der Schaltung 15 und schaltet den Zähler 24 in den Zählzustand 0010. Hierdurch wird das Signal Ep erneut geändert, und zwar diesmal vom Pegel 87 zum Pegel 88. Wie noch mit Hilfe von der Tabelle gemäß Flg. 6 für die zu multiplizierenden Größen X « 7 und Y ■ 3 erläutert wird, setzt der Zähler 24 seine Weiterschaltung fort, bis der Binärwert 1010 erreicht ist. Zu diesem Zeitpunkt ist das Signal Ep auf einem Pegel, der gleich oder größer als der Pegel des Signals Ey* ist. Als Folge hiervon geht der Pegel des Ausgangs-

Docket OW 968 OU 009887/1800

signals vom Komparator der Schaltung 15 auf Nullpotential über. Diese Signaländerung verhindert eine Weiterschaltung des Zählers 24 bei Auftreten der restlichen Impulse S,

Es sei daran erinnert, daß der Zähler 73 die Zahl der mit den Operanden XY in den Registern 19b und 21b vorgenommenen Stellenverschiebungen gespeichert enthält. Da im X-Register 19B eine und im Y-Register 21B zwei Stellenverschiebungen durchgeführt wurden, erfolgte eine dreimalige Weiterschaltung des Zählers 73 in Vorwärtsrichtung über die ODER-Schaltung 74.

Während des Intervalles Tp wird von der Torschaltung 59 als Folge der Signale FF und GG das Signal XRP erzeugt. Durch dieses Signal wird die in den Stufen 2³, 2², 2¹ des Zählers 24 enthaltene digitale Information in das Register 26A bis 26C übertragen. Zur Zeit t3 und während des Zeitabschnittes Tsp liefert die UND-Schaltung 62 die benötigte Anzahl von Impulsen SP, die die im Register 26Ά bis 26C enthaltene Zahl in Richtung der niedrigsten Ziffernstelle verschieben, wobei der Zähler 73 durch die Signale FF, GG vermittels der UND-Schaltung 76 zur Zählung in entgegengesetzter Richtung gesteuert wird. Im vorliegenden Beispiel liefert die UND-Schaltung 62 drei Impulse SP. Die UND-Schaltung 72 wird gesperrt, wenn der Zähler 73 seinen Zählstand OOOO als Folge der drei Impulse SP erreicht hat.

Während des Zeitabschnittes Tro wird der nun im Register 26A bis 26C enthaltene Wert, der das zu erzeugende Produkt darstellt, über die Anschlüsse 48 und/oder den Anschluß 46 zur Weiterverwendung entnommen. Die Schalter 47 und/oder 49 können im Ruhezustand offene elektronische Schalter sein, die durch einen Steuerimpuls während des Zeitabschnittes Tro selektiv geschlossen werden. Sofern die Einrichtung 10 in einer automatisch ablaufenden Zyklusfolge betrieben wird, können die Operanden der nächsten Multiplikationsoperation zu dieser Zeit bereits in die Pufferregister 19a und 21a eingegeben werden.

„ ,,._ηωβ£ΒΛη 009887/1800

Docket OW 968 013

Die Tabelle von Fig. 6 korreliert die echten Produktwerte der hochstelligen, miteinander multiplizierten Dezimalzahlen mit den Produktwerten ACP, die mit dem dargestellten Ausführungsbeispiel tatsächlich erhalten werden. Im angenommenen Rechenbeispiel X » 7 und Y » 3 sind die entsprechenden hochstelligen Binärzahlen 14 und 12. In der Tabelle von Fig. 6 sind die niedrigstelligen Zahlen eingeklammert neben den ihnen zugeordneten hochstelligen Zahlen angegeben, die nach entsprechender Verschiebung im X-Register bzw. im Y-Register gespeichert werden. In Spalte A der Tabelle sind 36 mögliche echte Produkte angegeben, die durch Multiplikation zwischen den verschiedenen hochstelligen Werten X mit den verschiedenen hochstelligen Werten Y erhalten werden können. Für das vierstellige Ausführungsbeispiel sind die echten Produkte der hochstelligen Zahlen durch die Stufen des Registers 26A bis 26C in elf tatsächliche Produkte quantisiert entsprechend den Zahlen 64, 80, 96, ..., 208, 224. Das echte Produkt von 12 * 14 ist 168, während das tatsächliche Produkt den Dezimalwert 160 hat (=» binär 10100000) , wenn es aus dem Register 26A bis 26C entnommen wird. Dieses Produkt enthält daher einen Fehler im Umfange des Dezimalwertes -8. Das Produkt von X « 7 und Y * 3 steht in einer binären Beziehung zum tatsächlichen Wert des hochstelligen Produktes. Die im Register 26A bis 26B gespeicherte Information hat daher nach ihrer Verschiebung durch die Impulse SP den Dezimalwert 20 (= binär 00010100). Dieser Wert enthält daher eine Abweichung vom echten Produkt im Umfange des Dezimalwertes 1. Wenn es erwünscht ist, kann dieser Quantisierungsfehler durch eine Erhöhung der Stellenkapazität der Einrichtung 10 reduziert werden. Das Bezugssignal ER wird so festgelegt, daß der Zähler 24 Binärzahlen entsprechend den Werten 4 bis 14 für die tatsächlichen Produkte 64, 80, 96, 112, 128, 144, 160, 176, 192, 208, 224 zählt.

Wenn gemäß der anderen Betriebsweise des Signalgenerators 12 ein Analogsignal ey als Eingangssignal verwendet wird, ist die Arbeitsweise der Einrichtung insgesamt die gleiche, wie sie vorausgehend beschrieben wurde, mit der Ausnahme, daß der Zähler

Docket ow 968 013 0 0 9 8 8 7/1800 ,], .,, ,_;f3,_Dii,

das Pufferregister 21a ersetzt. Hierzu wird der Schalter 30 in die nichtgezeichnete Schaltstellung umgeschaltet. Wenn das Analogsignal Ey direkt von der Analogsignalquelle 22 erhalten wird, erfolgt natürlich keine Stellenverschiebung im Generator 12. Für diese letztere Betriebsweise kann leicht gezeigt werden, daß den echten Produktwertbereichen 1 bis 31, 32 bis 47 und 48 bis 63 die tatsächlichen, quantisierten Pegel 16, 32 und 48 zugeordnet sind, entsprechend den Desirna!werten der Zählstände 1, 2 und 3 im Zähler 24. Das echte Produkt ändert sich für Zahlen größer als 63, deren zugeordnete quantisierte Pegel mit Hilfe der Tafel von Fig. 6 erhalten werden können. Wenn dabei eine Verschiebung im X-Schieberegister 19b notwendig ist, verschieben sich die quantisierten Pegel im Schieberegister 26h bis 26C um die gleiche Stellenzahl in Richtung der niedrigsten Wertstelle.

009887/1800 Docket OW 968 013

Claims (9)

PATENTANSPRÜCHE

1. Digital-analoge Recheneinrichtung mit einem Digital/Analog-Konverter für jeden in digitaler Form zugeführten Operanden und mit einem einen Analog/Oigital-Konverter enthaltenden ResultatSignalgenerator, dadurch gekennzeichnet, daß der Digital/Analog-Konverter mit einem Schieberegister (19b, 21b) gekoppelt ist, über das die digitalen Operanden zugeführt werden und das in Abhängigkeit vom Inhalt der höchsten Bitstelle Schiebesteuersignale empfängt, durch die der Operand verschoben wird, bis sein höchststelliges Bit in der höchsten Bitstelle des Registers steht, daß ein Verschiebezähler (73) zur Ermittlung und Speicherung der Stellenverschiebungen der Operanden vorgesehen ist, und daß an den digitalen Ausgang des Resultatsignalgenerators ein Schieberegister (26A bis 26C) angeschlossen ist, das eine dem Inhalt des Verschiebezählers entsprechende Anzahl Schiebesteuersignale zugeführt erhält, durch die das Resultat in Richtung der niedrigsten Bitstelle des Registers verschoben wird.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß einer der Operanden von einer gesonderten Analogsignalquelle (22) zugeführt wird, wobei der Verschiebezähler (73) nur die Stellenverschiebungen des anderen Operanden zählt.

3. Einrichtung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet , daß einer der Operanden als längenmoduliertes Analogsignal zugeführt wird, daß ein digitaler Eingangszähler (31) vorgesehen ist, der für die Dauer des Analogsignals durch Taktimpulse weitergeschaltet wird und dessen Ausgang mit dem Schieberegister (21b) des betreffenden Operanden verbunden ist.

Docket OW 968 013 009887/1800

- 28 -

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für wenigstens einen der Operanden ein Signalgenerator (11) vorgesehen ist, der ein Schieberegister (19b) und einen an dessen Ausgang angeschlossenen Digital/Analog-Konverter (18) aufweist, daß ein Komparator (14) vorgesehen ist, der das Ausgangssignal des Digital/Analog-Konverters mit einem Bezugssignal vergleicht und dessen Ausgangssignal dem Digital/Analog-Konverter als Bezugssignal zugeführt wird, so daß eine sich selbst ausgleichende Rückführschleife erhalten wird, die im Ausgleichszustand das dem digitalen Operanden entsprechende Analogsignal erzeugt.

5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Verschiebezähler (73) als Vor- und Rückwärtszähler ausgebildet ist, der während der Operandenverschiebungen auf Vorwärtszählung und während der Resultatverschiebungen auf Rückwärtszählung eingestellt wird.

6. Einrichtung nach einem der Ansprüche 1 bis 5, mit einem Resultatsignalgenerator, der zur Erzeugung von Produkten dient, dadurch gekennzeichnet, daß der Resultatsignalgenerator einen digitalen Produktzähler (24A, 24B) enthält, der mit einem Digital/Analog-Konverter (25) und einem Komparator (15) eine Rückkopplungsschleife bildet, in welcher der Digital/Analog-Konverter die Ausgangssignale des Zählers als digitale Eingangesignale und das Analogsignal des einen Operanden als Bezugssignal zugeführt erhält und der Komparator das Analogsignal des anderen Operanden mit dem Ausgangselgnal dee Digital/Analog-Konverters vergleicht und, solange dieses kleiner als das Analogsignal des anderen Operanden ist, die übertragung von Weiterschaltimpulsen an den Zähler steuert»

7. Einrichtung nach eine» der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine Steuerschaltung (17) vorgesehen ist,

0 09887/1800
Docket OW 968 013

die einen Oszillator (52) und einen Taktzähler (51) enthält und die in Abhängigkeit von einem Null-Bit in der höchsten Stelle eines Operanden-Schieberegisters (19b oder 21b) von einer Stufe des Taktzählers abgeleitete Taktsignale über eine UND-Schaltung (70 oder 66) als Schiebesteuersignale dem Operanden-Schieberegister und dem Verschiebezähler (73) zuleitet, und daß eine weitere UND-Schaltung (62) vorgesehen ist, die über eine ODER-Schaltung alle Eins-Ausgangsignale vom Verschiebezähler sowie Taktsignale und die Resultatverschiebungsphase bestimmende Zeitsignale vom Taktzähler zugeführt erhält und Resultat-Schiebesteuersignale erzeugt.

8. Einrichtung nach Anspruch 6 und 7, dadurch gekennzeichnet, daß im Ausgang des die Produkt-Zählsignale erzeugenden !Comparators (15) eine Torschaltung angeordnet ist, die über eine UND-Schaltung (58) in Abhängigkeit von die Produktbildungsphase bestimmenden Zeitsignalen vom Taktzähler (51) Torsignale zugeführt erhält, durch welche die Eingangsimpulse für den Produktzähler (24A, 24B) erzeugt werden.

9. Einrichtung nach einem der Ansprüche 1 bis 8, dadurch gegekennzeichnet, daß an das mit dem Resultatsignalgenerator verbundene Schieberegister (25A bis 26C) ein Digital/Analog-Konverter (26D, 26E) angeschlossen ist, über den das Produkt in Analogform abnehmbar ist.

iL9r:-

Docket OW 968 013 009887/1800

, 30 .

Leerseite