DE2045833C3 - Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen - Google Patents

Description

Art so auszubilden, daß die Verbindung zwischen den beiden integrierten Schaltungen mit einer möglichst geringen Anzahl von Kontaktstellen an den integrierten Schaltungen und Verbindungsleitungen zwischen diesen möglich ist und daß möglichst wenig Taktsignale unterschiedlicher Taktphasen benötigt werden.

Eine Lösung dieser Aufgabe ist im Patentanspruch 1 angegeben und kann den L'nteransprüchen gemäß vorteilhaft weitergebildet werden.

Dadurch, daß erfindungsgemäß die Registerstufen bei den einzelnen Schieberegistern unterschiedlich auf die Ausgangsseite der einen integrierten Schaltung und auf die Eingangsseite der anderen integrierten Schaltung aufgeteilt sind und es dadurch ermöglicht wird, die Datenübertragung zwischen den auf die beiden integrierten Schaltungen verteilter. Teilen eines jeden Schieberegisters bei einer anderen Taktphase durchzuführen, kommt man bei Verwendung einer einzigen Zwischenverbindung zwischen den beiden integrierten Schaltungen mit den Taktphasen aus, die für jedes der Schieberegister ohnehin erforderlich wären.

Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnungen näher erläutert Es zeigt Fig. IA und IB Schaltungsdiagramme eines durch mehrphasige Taktimpulse gesteuerten Schieberegisters,

F i g. .2 ein Zeitdiagramm der in den Schaltungen von Fig. IA und IB auftretenden Impulsfolgen,

F i g. 3 ein zweites Ausführungsbeispiel der Erfindung, wobei ein Schieberegister der in Fig. IA und IB dargestellten Art verwendet wird,

Fig.4A bis 4D Schaltungsdiagramme verschiedener Beispiele von Ausgangsstufen und

F i g. 5 ein Schaltungsdiagramm eines dritten Ausführungsbeispiels.

Die Schaltungsanordnung von Fig.3 dient zur Verbindung der Ausgangsstufen einer ersten integrierten Schaltung 10 mit den jeweils zugehörigen Eingangsstufen einer zweiten integrierten Schaltung 20. Die integrierten Schaltungen 10 und 20 sind vom MOS-FET-Typ. MOS-Feldeffekttransistoren sind am besten für die Schaltungsintegration geeignet wegen ihrer einfachen Herstellung.

Jede Registerstufe in der ersten integrierten Schaltung 10 weist wenigstens drei MOS-FET auf. Drei derartige Feldeffekttransistoren bilden eine Inverterstufe. Der untere Transistor wirkt als Speicherelement für die zeitv/eise Speicherung einer elektrischen Ladung, die eine Bitinformation darstellt Die beiden oberen Transistoren dienen als Lastwiderstand für den Speichertransistor. Die iüource-Drain-Strecken (S-D-Strecken) der Transistoren sind in Reihe geschaltet. Die in Fig. IA gezeigte, durch mehrphasige Taktsignale gesteuerte Schaltung stellt eine zur Speicherung eines Bits dienende Flip-Flop-Stufe eines dynamischen Schieberegisters dar und besteht aus zwei Registerstufen, von denen jede drei mit ihren S-D Strecken reihengeschaltete Transistoren Γ31, Tn, 7b bzw. T34, Γ35, Τ-» aufweist. Die D-Elektrode des Transistors Γ31 und die S-Elektrode des Transistors T33 sowie die Gitterelektrode des letzteren sind mit der ersten Taktimpulsquelle Φ\ verbunden. Die Gitterelektroden des Transistors Tn und des Transistors Tn sind mit der Eingangssignalquelle Sin bzw. der zweiten Taktimpulsquelle Φ2 verbunden.

In ähnlicher Wei^e sind die S-Elektrode des 6·> Transistors Tu, die Gitter- und die D-Elektrode des Transistors Tv, mit der J/itten Taktimpulsquelle Φ 3 verbunden. Die Gitterelektrode des Transistors T^ ist mit der vierten Taktimpulsquelle Φ4 verbunden. Die Gitterelektrode des Transistors Tm ist mit der D-Elektrode des Transistors T₃₃ verbunden.

Wenn gemäß dem in F i g, 2 dargestellten Impulsdiagramm das binäre Eingangssignal zunächst seinen negativen Spannungswert annimmt und der erste Taktimpuls Φ\ den entsprechenden Elektroden zugeführt wird, schaltet der Transistor Tu ein. Die Streukapazität des Transistors 7V» wird von dem Taktimpuls Φ1 über den Transistor T33 auf ein negatives Potential aufgeladen. Das Gitterpotential des Transistors 7*34 ist daher in jedem Falle negativ, so daß die gespeicherte Information gelöscht wird. Beim Auftreten des zweiten Taktimpulses Φ2 schalten die Transistoren Tu und T₃₂ an, weil ihr Gitterpotential negativ ist In dieser Taktphase wird die Streukapazität des Transistors Tu über die Transistoren Γ31 und T32 entladen und damit das Potential am Punkt A zu Null gemacht. Dieser Spannungszustand des Punktes A hält auch nach dem Verschwinden des zweiten Taktimpulses Φ 2 an. Wenn der dritte Taktimpuls Φ3 zugefühii- wird, wird das Potential im Punkt B negativ, während die Gitterspannung des Transistors T34 weiterhin Null beträgt Beim Auftreten des vierten Taktimpulses Φ 4 bleibt daher das Potential im Punkt B unverändert negaiiv und entspricht somit dem Eingangssignal Sin.

Durch die oben beschriebenen Schaltungsoperationen ist das Eingangssignal Sin unter zeitweiliger Abspeicherung in den Streukapazitäten in Übereinstimmung mit Fig.2 verschoben worden. Fig. IB zeigt das aus der Flip-Flop-Stufe von Fig. IA aufgebaute Schieberegister. Dieses weist vier Registerstufen auf, die je aus drei reihengeschalteten Transistoren Tn, T&, Γ39 bzw. T₄₀, Γ41, Γ42 bzw. T43, Γ44, Γ45 bzw. Ta₆ Ta?, Ti₈ bestehen. Der Betrieb des Schieberegisters erfolgt gemäß der obige:i, im Zusammenhang mit F i g. 1A und 2 gegebenen Beschreibung.

Gemäß Fig.3 bildet nun jede Ausgangsstufe der integrierten Schaltung 10 zusammen mit der zugehörigen Eingangsstufe der integrierten Schaltung 20 ein Schieheregister der im Zusammenhang mit Fig. 1A,! B und 2 erörterten Art. wobei jedes Schieberegister in unterschiedlichem Maß zwischen der integrierten Schaltung 10 und der integrierten Scha!lung 20 aufgeteilt ist. Beispielsweise sind im FaMe des ersten Schieberegisters mit den Eingangs- und Ausgangsklemmen Xi bzw. X\ alle vier Registerstufen in der zweiten integrierten Schaltung 20 integriert. Im Falle des zweiten Schieberegisters mit den Eingangs- und Ausgangsklemmen Yi bzw. Vi sind drei Registerstufen in der ersten integrierten Schaltung 10 und die verbleibende vierte Registerstufe in der zweiten integrierten Schaltung 20 integriert Im Falle des dritten Schieberegisters mit den Eingangs- und Ausgangsklemmen Wi bzw. W\ sind je zwei Registerstnfen in der ersten und der zweiten integrierten Schaltung 10 bzw. 20 integriert. Im Falle des vierten Schieberegisters mit den Eingangs- und Ausgangsklemmen Mi bzw. M\ ist die erste Registersiufe '.i der ersten integrierten Schaltung 10 und die verbleibenden drei Registerstufen in der zweiten integrierten Schaltung 20 integriert. Wie aus F i g. 3 ersichtlich ist, kommt bei jedem Schieberegister für die Datenübertragung zwischen dem in der ersten integrierten Schaltung 10 befindlichen Schieberegisterteil zu dem in der zweiten integrierten Schaltung 20 befindlichen Schieberegisterteil eine andere Taktphase zur Anwendung. Schalttransistoren an den Ausgängen der Schieberegisterteile auf der integrierten Schaltung

10 werden mit entsprechenden Taktphasen leitend geschaltet, so daß jeweils ein Weg zur Übertragung der in dem Speichertransistor einer letzten Schieberegisterstufe eines jeden dieser Schieberegisterteile gespeicherten Information geschlossen ist.

Fig.4A bis 4D zeigen verschiedene Beispiele von Ausgangsstufen der ersten integrierten Schaltung 10. Der Betrieb jeder dieser Ausgangsstufen ist aus der obigen Beschreibung und der herkömmlichen Technik ■ju verstehen.

Bei der Schaltungsanordnung von F i g. 5 ist ein Tastenfeld 50 mit einer integrierten Schaltung 60 verbunden. In dem Tastenfeld 50 sind die numerischen Tasten Ko bis K* in zwei Gruppen unterteilt. Die eine Gruppe wird durch erste Taktsignale U und die andere Gruppe durch zweite Taktsignale l· gesteuert, je eine Taste der einen Gruppe ist mit je einer Taste der anderen Gruppe zusammengeschaltet, und jedes derar- Ί tig zusammengeschaltete Tastenpaar ist zu einer gemeinsamen Kontaktstelle 51 bis 55 der integrierten Schaltung 60 geführt. Die integrierte Schaltung 60 weist mehrere Speicherschaltungen auf, von denen nur die zu den Tasten K₀. K^, Ki und K_b gehörigen gezeigt sind, in Eine derartige Speicherschaltung besteht z. B. aus dem Ver/ögerungs-FlipFlop F₀ und den beiden UND-Gliedern Gn] und Gm. die von dem Taktsignal r> bzw. /~i gesteuert werden, wobei das UND-Glied G₀₂ der Rückführung des eingespeicherten Signals dient.

Hierzu 4 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Schaltungsanordnung mit zwei integrierten Schaltungen, von denen die erste ausgangsseitig und die zweite eingangsseilig je mehrere parallel arbeitende Scjiieberegisterstufen aufweist, von denen die parallelen Schieberegisterstufen der ersten integrierten Schaltung mit je zugeordneten der parallelen Schieberegisterstufen der zweiten integrierten Schaltung ein auf die beiden integrierten Schaltungen verteiltes Schieberegister bilden, wobei die einzelnen Schieberegister von mehreren Taktphasen gesteuert werden und wobei die Ausgänge der parallel arbeitenden Schieberegisterstufen der ersten integrierten Schaltung mit einer gemeinsamen Aysgangskontaktstelle, die Eingänge der parallel arbeitenden Schieberegisterstufen der zweiten integrierten Schaltung mit einer gemeinsamen EingangskoDtaktstelle und die Ausgangskontaktstelie und die Eingängskontaktstelle miteinander über eine gemeinsame Datenübertragungsleitung verbunden sind, dadurch gekennzeichnet, daß jedes Schieberegister so zwischen der ersten und der zweiten integrierten Schaltung (10 bzw. 20) aufgeteilt ist, daß bei jedem der parallelen, auf die beiden integrierten Schaltungen aufgeteilten Schieberegister eine andere Aufteilung der Schieberegisterstufen auf die erste und die zweite integrierte Schaltung besteht und daß für die Datenübertragung zwischen dem ruf der ersten integrierten Schaltung befindlichen Schieberegistertei-¹ und dem auf der zweiten integrierten Schaltung befindlichen Schieberegisterteil bei jedem Schieberegister eine andere Taktphase zur Anwendung kommt, wobei in jeden der Ausgänge der auf der ersten integrierten Schaltung befindlichen Schieberegisterteile ein mit der entsprechenden Taktphase gesteuerter Schalttransistor eingefügt ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an die beiden Endpunkte von einer aus drei Feldeffekttransistoren (z. B. 7*0 bis 7«) bestehenden Serienschaltung jeder Registerstufe sowie an die Gitterelektrode des einen äußeren Transistors (z. B. T₄₂) eine erste Taktphase (ζ. Β. Φ 1) angelegt ist; daß an die Gitterelektrode des mittleren Transistors (z. B. T*\) die der erstgenannten Taktphase (z.B. Φ\) phasenmäßig folgende Taktphase (z.B. Φ2) angelegt ist; und daß der Verbindungspunkt des äußeren Transistors (z. B. 742) und des mittleren Transistors (z. B. Ta\) mit der Gitterelektrode des anderen äußeren Transistors (z. B. T₄j) der nächstfolgenden Registerstufe verbunden ist.

3. Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß jede Registerstufe aus drei in Serie zwischen eine Spannungsquelle und Erde geschalteten Feldeffekttransistoren besteht; daß der Gitterelektrode des mit Erde verbundenen Transistors ein binäres Datensignal und den Gitterelektroden der beiden anderen Transistoren die dieser Registerstufe zugeordnete Taktphase zugeführt wird und der Verbindungspunkt der beiden anderen Transistoren mit der nächsten Registerstufe bzw. dem Schalttransistor bzw. dem Schieberegisterausgang verbunden ist.

Auf dem Gebiet der elektronischen Rechner werden zunehmend integrierte Schaltungen verwendet, um die Rechner zu miniaturisieren und ihre Leistungsfähigkeit zu erhöhen. Mit der Entwicklung von integrierten Großschaltungen wurde es möglich, solche Geräte aus wenigen integrierten Schaltungen zu bauen. Eine dabei auftretende Schwierigkeit besteht darin, daß oft eine sehr große Anzahl von Verbindungen zwischen zwei integrierten Schaltungen vorgesehen werden muß, andererseits aber der Anzahl von Ein- und Ausgangsklemmen einer integrierten Schaltung aus fertigungstechnischen Gründen Grenzen gesetzt sind. Dies hat dazu geführt, daß die Anzahl der in einer integrierten Schaltung zusammenzufassenden Schaltungselemente woniger von der Anzahl dieser Schaltungselemente als vielmehr von der Anzahl der benötigten Kontaktstellen bestimmt wird.

Es ist bekannt (FR-PS 14 76 959), mehrere Feldeffekttransistoren dermaßen zusammenzuschalten und durch mehrphasige Taktsignale zu steuern, daß die Transistorgrupps eine bestimmte logische Verknüpfung mehrerer Eingangssignale miteinander vornimmt Dabei wird die relativ hohe Kapazität zwischen der Steuerelektrode und der Sourceelektrode eines Feldeffekttransistors zur Speicherung einer elektrischen Ladung ausgenutzt Es ist auch bekannt (US-PS 34 61312), derartige durch mehrphasige Taktsig;>ale gesteuerte Feldeffekttransistorgruppen zur Bildung eines Schieberegisters zu verwenden. Dabei besteht jede Schieberegisterstufe aus

Μ drei in Serie zwischen eine Spannungsquelle und Erde geschalteten Feldeffekttransistoren, wobei der Gitterelektrode des mit Erde verbundenen Transistors das Datensignal und den Steuerelektroden der beiden anderen Transistoren Taktsignale zugeführt werden und der Verbindungspunkt der beiden anderen Transistoren mit der Steuerelektrode des mit Erde verbundenen Transistors der nächsten Registerhalbstufe verbunden ist.
Aus der DE-OS 19 04 886 ist eint Schaltungsanordnung mit den Merkmalen des Oberbegriffs des Patentanspruchs 1 bekannt, mit der von zwei unterschiedlichen Ausgangsstufen einer integrierten Schaltung Datensignale zu je zugeordneten von zwei Eingangsstufen einer anderen integrierten Schaltung unter Verwendung einer einzigen Zwischenverbindungsleitung übertragen werden können. Zu diesem Zweck werden vier Taktsignale unterschiedlicher Taktphase benötigt, von denen zwei der einen und die restlichen zwei der anderen Ausgangsschaltung zugeführt werden. Um zwei Ausgangsstufen einer integrierten Schaltung mit zwei Eingangsstufen einer anderen integrierten Schaltung über eine einzige Verbindungsleitung in fester Zuordnung miteinander verbinden zu können, sind also vier Taktsignale unterschiedlicher Taktphasen erforderlich. Will man nun beispielsweise vier Ausgangsstufen einer ersten integrierten Schaltung in fester Zuordnung mit vier Eingangsstufen einer anderen integrierten Schaltung verbinden, sind entweder acht Taktsignale unterschiedlicher Taktphasen erforderlich, die zwischen den beiden integrierten Schaltungen über eine entsprechende Anzahl Kontaktanschlüsse übertragen werden müssen, oder zwei Zwischenverbindungen zwischen den integrierten Schaltungen, die an jeder integrierten Schaltung zwei Kontaktanschlüsse erfordern.

Aufgabe der Erfindung ist es, eine der Verbindung zweier integrierter Schaltungen dienende Schaltungsanordnung der im Patentanspruch I vorausgesetzten