DE2108246B2 - Verfahren zur Frequenzregelung bei Umlaufspeichern - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur Frequenzregelung bei Umlaufspeichern, wie beispielsweise Verzögerungsleitungsspeichern, zum Ausgleich der relativen oder absoluten Laufzeitänderungen der Bits im Umlaufspeicher auf Grund von Störeinflüssen, wie z. B. der Temperatur, Alterung, Feuchtigkeit, Betriebsspannung, wobei ein Taktgenerator für die Taktsteuerung des Umlaufspeichers durch eine Überwachungsanordnung in Abhängigkeit vnn einem — von der Phasenlage der Informationsdaten (Bits) zu den Taktimpulsen abgeleiteten — Fehlersignal in seiner Frequenz geändert

In der DT-OS 1953484 ist eine Schaltungsanord nung insbesondere für periphere magnetische Speicher beschrieben, die auf Grund von unregelmäßig auftretenden Schwankungen der mechanischen oder elektrischen Parameter auftretende Verschiebungen von zu verarbeitenden Signalimpulsen vermeidet Es ist hierzu ein spannungsgesteuerter Oszillator und ein Phasendiskriminator vorgesehen. Letzterer vergleicht die Impulsphase mit derjenigen des Oszillatorsignals und steuert den Oszillator mit einem von der Phasenabweichung abhängigen Fehlersignal. Eine derartige Anordnung erfordert eine Vielzahl von Bauelementen.

Die Erfindung hat die Verbesserung von Umlaufspeichern zum Ziel, die durch Speicherprinzipien, wie sie bei Verzögerungsleitungen u.dgl. gegeben sind, realisiert werden. Die Vorteile der Erfindung kommen dabei um so stärker zum Tragen, je langer die Verzögerungsleitung ist Bei Verzögerungsleitungen wird von der Tatsache Gebrauch gemacht daß in ihnen die Laufgeschwindigkeit mechanischer Impulse geringer ist als die Laufgeschwindigkeit von elektrischen Impulsen in einem Draht Durch Einspeicherung von Impulsen in eine Verzögerungsleitung können diese dort dynamisch für einen kurzen Zeitraum gespeichert werden. Durch einen mitlaufenden Taktgenerator wird ein Zeitraster gegeben, welchem die eingespeicherten Impulse zugeordnet werden und das zum Wiederauffinden und zur Verifizierung der am Ausgang der Verzögerungsleitung erscheinenden Impulse dient. Die genannte Zuordnung der Bits zu den Taktsignalen ist jedoch nur möglich, wenn die Laufzeit der Impulse auf der Verzögerungsleitung und die Taktfrequenz des Taktgenerators konstant bleiben. Dann ist eine Bit-Zeit stets der Taktfrequenz umgekehrt proportional. Dieser absoluten Konstanz ist gleichwertig die relative Konstanz, d. h, es genügt die Einhaltung der erwähnten Proportionalität, sofern das System Taktgenerator — Laufzeitspeicher für sich betrachtet wird. Diese absolute oder relative Konstanz von Impulslaufzeit und Taktfrequenz ist in der Praxis jedoch bei langen Verzögerungsleitungen und großen Speicherdichten nur mit hohem Schaltungsaufwand zur Kompensation der Störeinflüsse — bedingt durch Temperaturänderungen, Alterung und Luftfeuchtigkeitsänderung — einzuhalten. Durch diesen Mehraufwand werden die an und für sich geringen Kosten der Speicherung vermittels Verzögerungsleitungen gegenüber anderen Speichersystemen praktisch aufgewogen.

Aufgabe der Erfindung ist es, eine Anordnung anzugeben, mit deren Hilfe auf einfache Weise die Laufzeit der Impulse in der Verzögerungsleitung relativ zum Zeitraster konstant gehalten werden kann, wobei als Toleranzgrenzen eine Verschiebung der Bits um maximal plus oder minus einer halben Bit-Zeit (Bit-Abstand) gegenüber dem Zeitraster zugelassen ist.

Die Erfindung besteht nun darin, daß der Taktgenerator mit einer etwas höheren Frequenz läuft, als der Sollfrequenz der Bits in dem Umlaufspeicher entspricht, daß im Umlaufweg des Umlaufspeichers, dessen Ausgang nachgeordnet, ein bistabiles Speicherelement angeordnet ist, an dessen Takteingang sowohl der Taktgenerator als auch die Überwachungsanordnung liegen, und daß die letztere derart ausgebildet ist daß an ihrem Ausgang bei zu hoher Frequenz der Bits im Umlaufspeicher eine Spannung entsteht, die die Fre-

quenz des Taktgenerators herabsetzt wehingegen bei zu niedriger Frequenz der Bits im Umlaufspeicher an ihrem Ausgang keine Spannung entsteht

Die Erfindung sieht somit eine Zweipunktregelung für die Taktfrequenz vor, weiche je nach der Laufzeit der Bits in dem Umlaufspeicher, also beispielsweise einer Verzögerungsleitung, immer um den Sollfrequenzbereich pendelt mit einer maximalen Abweichung, entsprechend dem Reziprokwert von einer halben Bit-Zeit Bei zu geringer Laufzeit der Bits in der _!0 Verzögerungsleitung wird die Frequenz des Taktgenerator unter die Sollfrequenz vermindert, während bei zu langer Laufzeit der Bits der Taktgenerator unbeeinflußt bleibt und durch seine höhere Taktfrequenz den Umlauf der Bits in der Verzögerungsleitung beschleunigt

Zu der Erfindung ist generell zu bemerken, daß ihre Funktionsfähigkeit nur dann gegeben ist wenn die Änderungsgeschwindigkeit der Regelung, d.h. der Stellgröße, immer größer ist als die Ändenmgsgeschwindigkeit (Abweichungsgeschwindigkeit) der Bits von der Sollaufzeit im Umlaufspeicher. Die genannte Bedingung ist ohne Schwierigkeiten selbst bei Vorhandensein nur eines L-Bits im Speicher einzuhalten, da die Änderung der Bit-Laufzeit auf Grund der physikalisehen Gegebenheiten nur sehr langsam erfolgt. Jedoch steigt die Ansprechgeschwindigkeit der Regelung mit der Zahl der L-Signale.

Eine Weiterbildung der erfindungsgemäßen Anordnung sieht vor, daß die Überwachungsanordnung ein bistabiles Flip-Flop enthält dessen Setzeingang ein erstes und dessen Rücksetzeingang ein zweites UND-Glied vorgeschaltet sind und dessen Ausgang ein RC-Güed nachgeschaltet ist, sowie eine Schaltungsanordnung aufweist, welche aus der Taktfolge des Rechteckgenerators die erste und die zweite halbe Taktzeit getrennt ausblendet, wobei die Mitte der Taktzeit als Bezugspunkt für das Zeitraster dient, und daß das Signal der ersten halben Taktzeit an dem ersten und das Signal der zweiten halben Taktzeit an dem zweiten UND-Glied anliegt.

Im Sinne einer weiteren vorteilhaften Ausbildung der Erfindung ist vorgesehen, daß das ÄC-Glied eine Zeitkonstante aufweist welche der längsten zugelassenen Laufdauer der Bits in dem Umlaufspeicher entspricht.

Im folgenden soll die Erfindung an Hand der Zeichjng an einem Ausführungsbeispiel noc^ näher erläutert werden. Es zeigt

F i g. 1 eine Prinzipdarstellung der Erfindung,

F i g. 2 ein praktisches Ausführungibeispiel der Erfindung,

F i g. 3 ein Diagramm zur Darstellung der Wirkungsweise der Erfindung bei zu langer Laufdauer der Bits,

F i g 4 ein Diagramm zur Darstellung de·· Wirkungsweise der Erfindung bei zu kurzer Laufdauer der Bits.

In F i g. 1 ist eine (lange) Verzögerungsleitung 1 dargestellt, an deren Eingang ein Verstärker 2 sowie ein ODER-Glied 3 zum Einschreiben der Bits vorgesehen ist. Am Ausgang der Verzögerungsleitung t ist ein Verstärker 4 angeordnet, dessen Ausgang ein bistabiles Flip-Flop 5 nachgeschaltet ist, das jeweils durch ein L-Bit aus dem Verstärker 4 gesetzt und durch einen Taktimpuls rückgesetzt wird. Am Ausgang des Flip-Flops 5 ist ein UND-NICHT-Glied angeordnet, welches wahlweise zum Löschen der Bits in der Verzögerungsleitung dient; der Ausgang dieses Verknüpfungsgliedes ist mit dem zweiten Eingang des ODER-Glieds 3 verbunden, so daß ein geschlossener Kreis für den Umlauf der Bits besteht

Dem Ausgang des Verstärkers 4 ist ferner eine Überwachungsanordnung 7 und ein durch diese in seiner Frequenz herabsetzbarer Taktgenerator 8 nachgeschaltet Dieser Taktgenerator erzeugt eine Frequenz, die etwas größer ist als der Scllfrequenz der Bits entspricht und kann durch die Überwachungseinrichtung 7 in seiner Frequenz geringfügig herabgesetzt werden. Der Ausgang des Rechteckimpulse erzeugenden Taktgenerators 8 ist mit dem Takteingang des Flip-Flops 5 verbunden.

Von der Folge von Taktimpulsen des Taktgenerators wird in der Überwachungseinrichtung auch das Zeitrasten für die Bits abgeleitet. Als Bezugszeitpunkt für das ordnungsgemäße Erscheinen eines Bits am Flip-Flop 5 wird der Zeitpunkt in der Mitte zwischen zwei aufeinanderfolgenden Taktimpulsen gewähl L

Es sei angenommen, daß in dem Umlaufspeicher insgesamt z. B. 14 999 Bits umlaufen, wobei jeweils ein Bit in dem Flip-Flop 5 kurzzeitig gespeichert ist. Ist die Laufzeit der Bits in der Verzögerungsleitung zu groß — die Frequenz somit zu gering —, so kommen die Bits erst nach der Zeitmarke des Rasters an dem Flip-Flop 5 an und werden bis zum Erscheinen des nächsten Taktimpulses, also weniger als eine halbe Taktzeit gespeichert. Der Taktgenerator bleibt unbeeinflußt von der Überwachungseinrichtung, und seine höher als die Sollfrequtnz liegende Taktfrequenz beschleunigt den Umlauf der Bits. 1st die Laufzeit der Bits in der Verzögerungsleitung hingegen zu kurz, so erreichen die Bits das Flip-Flop bereits vor der Marke des Zeitrasters. Auch diese Bits werden bis zum Erscheinen des nächsten Taktimpulses zwischengespeichert — in diesem Fall also um mehr als eine halbe Taktzeit —, gleichzeitig wird aber von der Überwachungsanordnung eine Spannung an dem Taktgenerator 8 angelegt, welche bewirkt, daß dessen Frequenz etwas herabgesetzt und damit die Laufzeit der Bits in der Verzögerungsleitung 1 etwas verlangsamt wird. Diese Spannung liegt so lange am Taktgenerator 8 an, bis durch die Überwachungseinrichtung festgestellt wird, daß die Bits in der Verzögerungsleitung zu langsam laufen und eine Beschleunigung des Durchlaufs erforderlich ist. Die Spannung an dem Taktgenerator 8 wird durch die Überwachungsanordnung abgeschaltet, und der Taktgenerator bewirkt auf Grund seiner etwas zu hohen Taktfrequenz, daß eine entsprechende Beschleunigung des Durchlaufs erzielt wird. Es wiird somit von dem Taktgenerator ständig eine kleine Abweichung der Durchlaufgeschwindigkeit der Bits durch die Verzögerungsleitung erzeugt, welche durch die Überwachungsanordnung wieder rückgängig gemacht wird. Störeinflüsse, welche diese Durchlaufgeschwindigkeit beeinflussen, werden zwangsweise in diesen Regelvorgang mit einbezogen und ebenfalls mit ausgeglichen.

In der Anordnung nach F i g. 2 ist ein praktisches Ausführungsbeispiel der Erfindung dargestellt. Gleiche Bauteile sind mit gleichen Bezugszeichen wie in F i g. 1 bezeichnet. Die Überwachungsanordnung 7 besteht aus einem bistabilen Flip-Flop 71, dessen Setzeingang ein erstes UND-Glied 72 und dessen Rücksetzeingang ein zweites UND-Glied 73 vorgeschaltet sind. Der eine Eingang a des UND-Glieds 72 liegt am Ausgang des Verstärkers 4, während der andere Eingang b dieses Verknüpfungsglieds über eine Diode 74 an dem Ausgang des Taktgenerators angeschlossen ist Der eine Eingang a des UND-Glieds 73 liegt ebenfalls am Ausgang des Verstärkers 4, während sein zweiter Eingang

b über einen Inverter 75 und eine Diode 76 mit umgekehrter Polungsrichtung zu Diode 74 ebenfalls am Ausgang des Taktgenerators 8 liegt. Diese Dioden 74 und 76 sind nur der besseren Verständlichkeit wegen als diskrete Bauteile dargestellt. In der praktischen Ausführung werden ihre Funktionen von den Elementen der Verknüpfungsglieder 72 und 73 übernommen. Der Ausgang des bistabilen Flip-Flops ist über ein RC-Glied, bestehend aus einem Widerstand 77 und einem Kondensator 78, mit dem Regeleingang des Taktgenerators 8 verbunden. Der Ausgang des Taktgenerators 8 liegt schließlich auch an dem einen Eingang eines UND-Glieds 31, an dessen zweitem Eingang die in die Verzögerungsleitung einzuschreibenden Informationen anliegen. Der Ausgang des UND-Glieds 31 ist mit dem zweiten Eingang des ODER-Glieds 3 verbunden.

Durch die Dioden 74 und 76 wird der Taktimpuls aufgespalten und damit die Voraussetzung für dit Erzeugung des erwähnten Zeitrasters geschaffen. Der Rechteckimpuls besteht eine halbe Taktzeit aus einem Impulsteil mit Nullpotential und eine halbe Taktzeit aus einem Impulsteil mit positivem Potential. Durch die Diode 76 wird während der ersten halben Taktzeit, bei der das Potential des Taktgenerators Null ist, über den Inverter 75 positives Potential an den zweiten Eingang b des UND-Glieds 73 gegeben und dieses für die Durchschaltung vorbereitet In der zweiten halben Taktzeit ist dann das Potential an diesem Eingang des UND-Glieds 73 Null und das letztere daher gesperrt. Hingegen wird in der zweiten halben Taktzeit über die Diode 74 positives Potential an den zweiten Eingang b des UND-Glieds 72 gegeben und dieses für die Durchschaltung vorbereitet Durch diese logische Schaltungsanordnung ist es möglich, festzustellen, ob ein am Ausgang des Verstärkers 4 ankommendes Bit gegenüber der zugeordneten Marke des Zeitrasters, die der SoIllage des Bits entspricht, vor- oder nacheilt und infolgedessen das Flip-Flop 71 gesetzt oder zurückgesetzt werden soll. Im Falle der Voreilung wird das Flip-Flop 71 gesetzt und legt über das ÄC-Glied 77,78 eine Spannung mit einer Zeitkonstante an den Taktgenerator, welche mindestens jeder der Laufzeit der Bits in der Verzögerungsleitung entspricht

In den F i g. 3a und 4a sind mit B die tatsächlich am Ausgang des Verstärkers 4 auftretenden Bits bezeichnet, während mit B die Sollage der Bits und damit die Zeitmarke des Zeitrasters dargestellt ist Mit Γ sind die vom Taktgenerator erzeugten Taktimpulse bezeichnet. Es ist erkennbar, daß in F i g. 3a die Bits nacheilen, d. h. die Durchlaufzeit der Bits durch die Verzögerungsleitung zu lang ist, während in Fig.4a die Bits voreilen.

d. h. ihre Durchlaufzeit zu gering ist In den F i g. 3b 1 und 3b II sind die Signale am Eingang des UND-Glieds

72 mit Ti und die Signale am Eingang des UND-Glieds

73 mit T\ bezeichnet. Das Gleiche gilt für die F i g. 4b I und 4b II. In den F i g. 3c und 4c ist das Ausgangssignal am Flip-Flop 71 dargestellt, und in den F i g. 3d und 4d ist die am Eingang des Taktgenerators 8 entstehende Spannung (»Zieh-Spannung«) zu erkennen.

Durchlaufen die Bits B die Verzögerungsleitung zu langsam, F i g. 3a, so erfolgt eine Speicherung jedes einzelnen Bits um etwa eine Dreivierteltaktzeit (F i g. 3a) bis zum Erscheinen des nächsten Taktimpulses zur Zeit T Gleichzeitig liegt dieser Takt-Impuls an den Eingängen a der UND-Glieder 72 und 73 an. Da der Halbtakt T2 am Ausgang der Diode 74 bereits beendet ist, wird die Durchschaltbedingung des UND-Glieds 72 nicht erfüllt. Hingegen liegt ein Taktimpuls Γι am Ausgang des Inverters 75, welcher das UND-Glied 73 durchschaltet und bewirkt, daß das Flip-Flop 71 in seinen zurückgesetzten Schaltungszustand übergeführt oder gegebenenfalls dort gehalten wird. Am Ausgang des Flip-Flops 71 entsteht oder bleibt Nullpotential (F i g. 3c), und am Eingang des Taktgenerators 8 entstein keine Ziehspannung (F i g. 3d), mit der Folge, daß der Taktgenerator 8 unbeeinflußt bleibt und auf Grund seiner höheren Sollfrequenz eine Beschleunigung des, Durchlaufs der Bits durch die Verzögerungsleitung bewirkt, indem das Flip-Flop 5 in kürzeren Zeitabständen weitergeschaltet wird.

Durchlaufen die Bits B die Verzögerungsleitung zu schnell (F i g. 4a), so liegen die entsprechenden Bits nach der Zeitrastermarke B und es erfolgt eine Speicherung der Bits für etwa eine Viertel Taktzeit bis zum Erscheinen des nächsten Taktimpulses. Gleichzeitig liegen diese Bits auch an den Eingängen a der UND-Glieder 72 und 73. In diesem Falle ist ein Taktimpuls T2 am Eingang b des UND-Glieds 72 vorhanden, welches dessen Durchschaltbedingung erfüllt und das Flip-Flop 71 setzt. Am Ausgang des letzteren springt oder bleibt, das Ausgangssignal auf den Wert L (F i g. 4c), und über das RC-Glied 77, 78 wird eine Spannung gemäß F i g. 4d an den Eingang des Taktgenerators 8 gelegt. Durch diese wird der Oszillator des letzteren etwas verstimmt und die Frequenz an seinem Ausgang geringfügig verringert Durch die Verbindung des Taktgenerators mit dem Flip-Flop 5 wird diese geänderte Frequenz auch zur Synchronisierung der Weiterschaltung der aus der Verzögerungsleitung 5 austretenden Bits verwendet und damit eine Verlängerung der Durchlaufzeit der Bits in der Verzögerungsleitung im nächsten Speicherzyklus (nächster Umlauf) erreicht.

Hierzu 2 Blatt Zeichnungen

C fir

Claims (4)

Patentansprüche:

1. Anordnung zur Frequenzregelung bei Umlaufspeichern, wie beispielsweise Verzögerungslei- tungsspeichern, zum Ausgleich der relativen oder absoluten Laufzeitänderungen der Bits im Umlaufspeicher auf Grund von Störeinflüssen, wie z. B. der Temperatur. Alterung, Feuchtigkeit, Betriebsspannung, wobei ein Taktgenerator für die Taktsteue- rung des Umlaufspeichers durch eine Überwachungsanordnung in Abhängigkeit von einem — von der Phasenlage der Informationsdaten (Bits) zu den Taktimpulsen abgeleiteten — Fehlersignal in seiner Frequenz geändert wird, dadurch gekennzeichnet, daß der Taktgenerator (8) mit einer etwas höheren Frequenz läuft als der Sollfrequenz der Bits in dem Umlaufspeicher (1. 2,3,4. 6) entspricht daß im Umlaufweg des Umlaufspeichers, dessen Ausgang nachgeordnet ein ^stabiles Speicherelement (5) angeordnet ist an dessen Takteingang sowohl der Taktgenerator als auch die Überwachungsanordnung (7) liegen, und daß die letztere derart ausgebildet ist daß an ihrem Ausgang bei zu hoher Frequenz der Bits im Umlauf- speicher eine Spannung entsteht die die Frequenz des Taktgenerators (8) herabsetzt wohingegen bei zu niedriger Frequenz der Bits im Umlaufspeicher an ihrem Ausgang keine Spannung entsteht.

2. Anordnung nach Anspruch 1. dadurch gekennzeichnet daß die Überwachungsanordnung ein bistabiles Flip-Flop (71) enthält dessen Setzeingang ein erstes und dessen Rücksetzeingang ein zweites UND-Glied (72. 73) vorgeschaltet sind und dessen Ausgang ein RC-G\\ed (77, 78) nachgeschaltet ist, sowie eine Schaltungsanordnung (74, 75, 76) aufweist welche aus der Taktfolge des Rechteck-Taktgenerators die erste und die zweite halbe Taktzeit getrennt ausblendet, und daß der Impuls (Γι) der ersten halben Taktzeit an dem ersten (72) und der Impuls (7J) der zweiten halben Taktzeit an dem zweiten UND-Glied (73) anliegt

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet daß die Schaltungsanordnung eine erste Diode (74) enthält, die den Ausgang des Rechteckgenerators (8) mit dem ersten UND-Glied (72) verbindet und eine Reihenschaltung bestehend aus einer zweiten Diode (76) mit umgekehrter Polungsrichtung zur ersten und einem Inverter (75) enthält, die den Ausgang des Taktgenerators (8) mit dem zweiten UND-Glied (73) verbindet.

4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das flC-Glied (77, 78) eine Zeitkonstante aufweist, welche zumindest der Laufzeit der Bits in dem Umlaufspeicher entspricht.