DE2109352A1 - Laterales Halbleiter Bauelement und Verfahren zur Herstellung - Google Patents

Laterales Halbleiter Bauelement und Verfahren zur Herstellung

Info

Publication number
DE2109352A1
DE2109352A1 DE19712109352 DE2109352A DE2109352A1 DE 2109352 A1 DE2109352 A1 DE 2109352A1 DE 19712109352 DE19712109352 DE 19712109352 DE 2109352 A DE2109352 A DE 2109352A DE 2109352 A1 DE2109352 A1 DE 2109352A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor
lateral
diffusion
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712109352
Other languages
English (en)
Other versions
DE2109352C2 (de
Inventor
Madhukar Bhavamdas Beacon N Y Vora (V St A) HOIl 3 12
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2109352A1 publication Critical patent/DE2109352A1/de
Application granted granted Critical
Publication of DE2109352C2 publication Critical patent/DE2109352C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/096Lateral transistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/167Two diffusions in one hole
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/969Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Bipolar Transistors (AREA)

Description

Laterales Halbleiter-Bauelement und Verfahren zur Herstellung
Die Erfindung betrifft ein laterales Halbleiter-Bauelement mit definierten vertikalen Halbleiterübergängen an einer in ein Gebiet ersten Leitungstyps eingebrachten, nur eine geringe Weite aufweisenden Halbleiterzone zweiten Leitungstyps.
Laterale Halbleiter-Bauelemente und insbesondere laterale Transistoren sind insbesondere dadurch gekennzeichnet, daß der vom Emitter über die Basis zum Kollektor fließende Strom nicht vertikal in die Halbleiterstruktur hineinfließt, sondern bezüglich der Oberfläche der Halbleiterstruktur eine laterale Flußrichtung aufweist.
Es sind bereits mehrere Transistoren bekannt, die laterale Strukturen aufweisen. Beispielsweise ist aus dem US Patent Nr. 3 252 ein planarer Leistungstransistor bekannt, bei dem u. a. durch Anwendung einer vergrabenen Halbleiterzone ein isolierter Basiskontakt gebildet ist. Der Nachteil dieser Struktur besteht darin, daß keine definierten, gleichmäßigen lateralen Diffusionsfronten vorhanden sind.
109838/1561
Auch die US Patente Nr. 3 246 214 und 3 283 223 zeigen laterale Transistoren. Diese Transistoren zeigen die den bekannten lateralen Strukturen typischen Nachteile. Insbesondere ist es bei diesen Strukturen schwierig, die sehr schmale Basiszone zu kontaktieren und definierte vertikale Übergänge zu bilden.
Es ist die der Erfindung zugrunde liegende Aufgabe, eine laterale Struktur und ein Verfahren zur Herstellung dieser Struktur anzugeben, wobei die Nachteile der bekannten Strukturen vermieden werden, Insbesondere soll eine laterale Transistorstruktur mit extrem geringer Basisweite und kleiner effektiver Emitterweite erzielt werden. Es ist weiterhin das Ziel der Erfindung, eine Struktur anzugeben, die eine hohe Strombelastbarkeit, hohe Grenzfrequenz und einen niedrigen Basiswiderstand aufweist. Schließlich ist es das Ziel der Erfindung, ein vereinfachtes Herstellungsverfahren anzugeben, bei dam definierte, laterale übergänge erzielt werden, obwohl die Probleme nicht auftreten, die mit dem Ausrichten der Masken für die Emitter- und Basisdiffusionen im allgemeinen erforderlich sind.
Gemäß der Erfindung wird diese Aufgabe für ein laterales Halbleiter-Bauelement mit definierten vertikalen Halbleiterübergängen an einer in ein Gebiet ersten Leitungstyps eingebrachten, nur eine geringe Weite aufweisenden Halbleiterzone zweiten Leitfähigkeitstyps dadurch gelöst, daß die Halbleiterzone aus aus einem Halbleiterbereich lateral ausdiffundierten. Störstellen des zweiten und etwas weniger weit ausdiffunderten Störstellen des ersten Leitungstyps besteht.
Vorteilhaft ist es, wenn die Halbleiterzone vertikal bis in eine hochdotierte, vergrabene Zone des gleichen Leitungstyps eindiffundiert ist. Insbesondere kann hier die vergrabene Zone zum Zwecke der Kontaktierung der Halbleiterzone über eine Verbindungszone entsprechenden Leitungstyps an die Oberfläche der Struktur geführt sein.
109838/1561
Docket FI 969 064
Vorteilhafte Ausführungsbeispiele bestehen darin, daß mehrere Halbleiterzonen über die vergrabene Zone verbunden sind.
Ein vorteilhafter lateraler Transistor wird insbesondere dadurch erhalten, daß die gebildete Halbleiterzone als Basiszone dient und von einer Kollektorzone umgeben ist und daß die mit der Basiszone verbundene, als Basiskontaktxerungszone dienende vergrabene Zone außerhalb der Kollekfcorzone über eine entsprechende Verbindungszone an die Oberfläche der Struktur geführt ist. Weiterhin besteht ein vorteilhaftes Ausführungsbeispiel des lateralen Transistors darin, daß die Verbindungszone und Basiskontaktierungszone gleichzeitig als Isolationswanne die Transistor- % struktur umgeben.
Ein vorteilhaftes Verfahren zur Herstellung des Halbleiter-Bauelementes besteht darin, daß die laterale Ausdiffusion aus einem der Gestalt der zu bildenden Halbleiterzone angepaßten, polykristallinen Bereich in das umliegende monokristalline Halbleitergebiet des ersten Leitungstyps erfolgt. Eine weitere vorteilhafte Ausbildung des erfindungsgemäßen Verfahrens besteht darin, daß in eine Halbleiterschicht des ersten Leitungstyps die vergrabene Zone des zweiten Leitungstyps eindiffundiert wird, daß auf die Oberfläche dieser vergrabenen Zone dem Querschnitt des zu bildenden polykristallinen Bereiches angepaßte Inseln geeigneten Mate- μ rials aufgebracht werden, so daß bei einem anschließenden Epitaxieprozeß über diesen Inseln polykristallines Halbleitermaterial und über den restlichen Bereichen der Oberfläche monokristallines Halbleitermaterial aufwächst, und daß dann die Diffusion der Halbleiterζone erfolgt.
Eine Abwandlung des erfindungsgemäßen Verfahrens besteht darin, daß die laterale Ausdiffusion durch zwei in denselben monokristallinen Oberflächenbereich erfolgende Diffusionen von Störstellen entgegengesetzten Leitungstyps erfolgt.
Docket FI 969 064 109838/1561
Weitere Einzelheiten und Merkmale der Erfindung ergeben sich aus der nachstehenden Beschreibung der in der Zeichnung dargestellten Ausführungsbeispiele. Es zeigen:
Fign. 1-5 einen lateralen Transistor, der nach dem erfindungsgemäßen, polykristallinen Verfahren hergestellt ist,
Fign. 6a und 6b eine Schnittansicht und eine Draufsicht eines
lateralen Transistors, der nach dem erfindungsgemäßen, monokristallinen Verfahren hergestellt ist,
Fign. 7-12 einen nach dem Monokristallinverfahren hergestellten lateralen Transistor nach einzelnen Verfahrensstufen und
Fign. 13 - 17 mehrere Ausführungsbeispiele eines erfindungsgemäßen, lateralen Transistors.
Die Erfindung wird in Verbindung mit einem lateralen Halbleiter-Bauelement, insbesondere mit einem lateralen Transistor beschrieben, der gleichförmige Sperrschichten aufweist. Insbesondere wird die Erfindung an Hand eines Verfahrens zur Herstellung eines derartigen Transistors erläutert. Der erfindungsgemäße laterale Transistor weist eine sehr geringe Basisweite und ebenso eine sehr geringe Eraitterweite auf. Die Vorteile der lateralen Transistorstruktur liegen in einer höheren Stromverträglichkeit, einer höheren Grenzfrequenz, einem niedrigerem Basiswiderstand und insbesondere auch in einem unkritischen strukturellen Aufbau.
Bei einem lateralen Transistor bilden die Seitenflächen der diffundierten Zonen,die aktiven Bereiche der Transistorstruktur. Die Gründflächen der Diffusionsfronten sind im wesentlichen inaktiv. Daraus ist zu erkennen, daß die Diffusionen tief sein müssen, um wirksame, aktive Seitenflächen zu erhalten. Beim erfindungs-
109838/1561
Docket FI 969 064
gemäßen Verfahren zur Herstellung einer derartigen Transistorstruktur kann man zwei Wege unterscheiden, nämlich ein sog. monokristallines und ein sog. polykristallines Verfahren.
Bei polykristallinen Verfahren wird im inneren Bereich der Transistorstruktur polykristallines Material verwendet, das einen bevorzugten Diffusionsweg für die Störstellen bietet. Es hat sich nämlich gezeigt, daß die Diffusionsgeschwindigkeit im Bereich von polykristallinem Halbleitermaterial, beispielsweise polykristallinem Silicium, wesentlich größer ist als im Bereich von monokristallinem Halbleitermaterial. Die Ursache für diese un- " terschiedliche Diffusionsgeschwindigkeit wird in erster Linie ™ in der sog. Korngrenzen-Diffusion gesehen. Daraus ist zu ersehen, daß bei einer Diffusion von Störstellen in ein polykristallines Halbleitergebiet im Innern einer Transistorstruktur die Störstellen sehr schnell durch dieses polykristalline Material hindurchdiffundieren und dann seitlich in das eigentliche Halbleitermaterial ausdiffundieren. Polykristallines Silicium eignet sich vorzüglich zur Bildung gleichmäßiger, senkrecht verlaufender seitlicher Diffusionsfronten. Dies ist ein Vorteil, den das polykristalline Verfahren gegenüber dem anschließend zu beschreibenden Monokristallinverfahren bildet, das mehr geneigte Diffusionsfronten liefert.
Neben Silicium als Halbleitermaterial für das Substrat und Bor (P+) und Arsen oder Phosphor (N+) als Störstellenmaterial können selbstverständlich auch andere Materialien verwendet werden. Zur . Beschreibung des polykristallinen Verfahrens wird zunächst auf Fig. 1 verwiesen. In ein P~-Substrat 1 ist eine P -Zone 3 eindiffundiert. Im nächsten Verfahrensschritt wird in bekannter Weise die Oberfläche der Struktur mit einer Oxydschicht versehen. Teile dieser Oxydschicht werden anschließend entfernt, so daß Inseln 4 übrigbleiben, wie sie in Fig. 2a und in der in verkleinertem Maßstab gezeichneten Draufsicht der Fig. 2b zu ersehen sind. Die Dicken und Abmessungen der Schichten und der Oxyd-Inseln sind im wesentlichen unkritisch.
109838/1561
Docket FI 969 064
Fig«, 3 zeigt die Struktur am Ende des nächsten Verfahrensschrittes. Dabei wird auf der Oberfläche, die Oxyd-Inseln eingeschlossen, eine N -Epitaxieschicht aufgewachsen. Es hat sich gezeigt, daß beispielsweise bei einem Substrat aus Silicium bei diesem Aufwachsprozeß über den Siliciumclioxyd-Inseln 4a bis 4b polykristallines Silicium aufwächst, während auf den nicht von siliciumdioxyd bedeckten Teilen des Substrats monokristallines Silicium aufwächst, über den Oxyd-Inseln 4a bis 4b bilden sich also polykristalline Bereiche 5a bis 5b. Der restliche Teil der Epitaxieschicht 6 ist monokristallin. Die polykristallinen Bereiche 5a bis 5d bieten die bereits angedeuteten Vorteile zur Diffusion senkrecht verlaufender Dif f\is ions fronten, die für laterale Halbleiter-Bauelemente von Bedeutung sind.
Im nächsten Verfahrensschritt (Fig. 4) wird die Epitaxieschicht 6 in bekannter Weise mit einer Diffusionsmaske 7 versehen, die Diffusionsfenster 8 und 9 aufweist. Durch diese Diffusionsfenster erfolgt eine Diffusion von P-Störstellenmaterial. Die Diffusionsfenster 7 und 8 liegen im Bereich der polykristallinen Bereiche 5a und 5c. Beispielsweise bei Verwendung von Silicium als Halbleitermaterial ist die Diffusionsgeschwindigkeit in polykristallinem Silicium mindestens etwa dreimal höher als in monokristallineia Silicium. Das heißt also, daß in diesem Verfahrensschritt die im Bereich der Diffusionsfenster 8 und 9 eindiffundierenden P-Störstellen sehr schnell durch die polykristallinen Bereiche 5a und 5c hindurch- und in die monokristalline Epitaxieschicht eindiffundieren. Auf diese Weise werden P-Zonen 10-10 und 11-11 an den lateralen Flächen der polykristallinen Bereiche 5a und 5c gebildet. Die laterale Eindringtiefe der P-Zonen ist in Fig. mit X bezeichnet.
Im nächsten Verfahrensschritt erfolgt eine Diffusion von eine N -Leitfähigkeit erzeugenden Störstellen. Dieser Diffusionsschritt erfolgt bevorzugt unter Anwendung einer Technik, die lediglich eine relativ niedrige Temperatur erfordert. Zunächst wird erneut eine Maske 12 auf der Oberfläche der Struktur...gebildet.
109838/1561
Docket FI 969 064
Diese Maske weist über den polykristallinen Bereichen 5b, 5c und 5d Diffusionsfenster auf. Bei der N -Diffusion werden die N-Zonen 16/ 16 und 17t 17 direkt an den Seitenflächen der polykristallinen Bereiche 5b und 5d gebildet. Diese N -Zonen stehen nicht in direktem Kontakt mit irgend einer P-Zone. Dies gilt nicht für den polykristallinen Bereich 5c. Hier stehen die in diesem Diffusionsschritt gebildeten N -Zonen 18 in direktem Kontakt mit den im vorhergehenden Diffusionsschritt gebildeten P -Zonen 11, Das bedeutet, daß an den Seitenflächen des polykristallinen Bereiches 5c PN-Übergänge 11,· 18 entstehen.
Die N -Diffusion sollte im vorliegenden Fall so durchgeführt ™
werden, daß sich eine gute Emitterergiebigkeit ergibt. Da der genannte PN-Übergang 11, 18 den Basis-Emitterübergang eines Transistors bildet, wird offensichtlich, daß durch das erfindungsgemäße Verfahren eine steuerbar einstellbare geringe Basisweite erzielt werden kann. Ee isc lediglich dafür zu sorgen, daß die N -Diffusionsfront des zweiten Diffusionsschrittes die P -Diffusionsfront des ersten DiffusionsSchrittes nicht überholt, da sonst der angestrebte PH-Obergang nicht auftreten würde.
An dieser Stelle seien kurz die zusätzlichen, üblichen Maßnahmen erwähnt, die erforderl'ich sind, um die beschriebene Transistorstruktur zu vervollständigen. Beispielsweise muß der polykristal- M line Bereich 5a mit einem Basiskontakt versehen werden. Am polykristallinen Bereich 5b bzw. Sd wird der Kollektorkontakt angebracht. Der polykristalline Bereich 5c wird mit dem Emitterkontakt versehen. Daraus ist zu ersehen, daß der Emitter von den N -Zonen 18 gebildet wird, während die Basis den P-Zonen 10 zugeordnet ist. Der Kollektor besteht aus den N -Zonen 16, 17. Die anfangs eingebrachte P -Zone 3 dient als diffundierte Kontaktzone. Die bei den zusätzlich erforderlichen Verfahrensschritten auftretende Ausdiffusion stellt so lange kein Problem dar, solange die Temperaturen im Vergleich zu den Diffusionstemperaturen niedrig gehalten werden. Nach der Bildung von sich bis in das P-Substrat 1 erstreckenden P -Isolationszonen zu beiden Seiten der
109838/1561
Docket FI 969 064
Struktur ist der nach dem erfindungsgemäßen polykristallinen Verfahren hergestellte laterale Transistor fertiggestellt. Das erfindungsgemäße Verfahren gewährleistet, daß die laterale Diffusion völlig gleichmäßig erfolgt. Demzufolge ist die Basisweite gleichmäßig, auch wenn die Grenzfläche zwischen polykristallinem und monokristallinem Halbleitermaterial bis zu einem bestimmten Grade ungleichmäßig ist.
Das Problem der Basiskontaktierung ist dadurch gelöst, daß eine "vergrabene" Kontaktdiffusion angewendet wird. Der Basiskontakt ist mit der Kontaktierungsdiffusion über einen diffundierten Verbindungskanal verbunden.
Vor der Beschreibung weiterer, mit Hilfe des polykristallinen Verfahrens herstellbarer Strukturen soll nunmehr das monokristalline Verfahren näher erläutert werden. Beim monokristallinen Verfahren werden die bereits beschriebenen polykristallinen Bereiche durch monokristalline Bereiche ersetzt. Die einzelen, wesentlichen Verfahrensschritte und die resultierende Transistorstruktur werden im folgenden an Hand der Fign. 6a und 6b in Verbindung mit den Fign. 7 bis 12 beschrieben. Eine nach diesem Verfahren fertiggestellte, laterale Transistorstruktur ist in Fig. 6a im Schnitt und in Fig. 6b in Draufsicht dargestellt. Die einzelnen Verfahrensschritte zur Herstellung dieser Transistorstruktur ergeben sich aus den Fign. 7 bis 12.
Fig. 7 zeigt ein P~-leitendes Substrat 20, in das zwei getrennte P -Isolationsdiffusionen 21 eingebracht sind.
Im nächsten Verfahrensschritt (Fig. 8) ist auf der Oberfläche des Substrats 20 eine ^'-Epitaxieschicht 22 aufgewachsen. Dieser Prozeß kann wieder nach einer der gebräuchlichen Methoden erfolgen. In bekannter Weise ist diese Epitaxieschicht 22 mit einer Diffusionsmaske 23 beschichtet, die ein Diffusionsfenster 24 aufweist. Die Herstellung der Diffusionsmaske 23 erfolgt vorzugsweise nach einem Verfahren, das nur relativ niedrige Temperaturen erfordert.
Docket F! 969 064 109838/1561
Wie aus Fig. 9 zu ersehen, erfolgt im Bereich des Diffusionsfensters 24 die Diffusion einer P -Zone, die später als "vergrabene" Basiskontaktzone 25 dient.
In nächsten Verfahrensschritt (Fig. 10) wird eine N-Epitaxieschicht 26 aufgewachsen. Diese Epitaxieschicht 26 wird mit einer anschließend als Diffusionsmaske verwendeten Oxydschicht 27 versehen .
Im nächsten, aus Fig. 11 zu ersehenden Verfahrensschritt werden die Basisverbindungszonen und die Isolationszonen gebildet. Zu' Λ diesem Zweck werden in der Oxydschicht 27 entsprechende Diffu- ™ sionsfenster 28 und 29 freigelegt. Anschließend erfolgt die Diffusion der genannten P -Zonen. Bei dieser Diffusion erfolgt ein direkter Kontakt zu den anfangs gebildeten P -Isolationszonen 21 im P -Substrat 20. Die fertiggestellten P -Isolationszonen sind mit dem Bezugszeichen 30 und die Basisverbindungszonen mit dem Bezugszeichen 31 versehen.
Die abschließenden Verfahrensschritte ergeben sich aus der Darstellung der Fig. 12. Die Oxydschicht 27 wird wiederum vervollständigt, wobei die Diffusionsfenster 28 und 29 geschlossen werden. Es wird das Diffusionsfenster für die Diffusion der Basis geöffnet und die Basiszone 32 diffundiert, unmittelbar anschlie- A ßend wird durch dasselbe Diffusionsfenster die N -Emitterzone 33 eindiffundiert. Auf diese Weise wird das Ausrichten der Masken für Basis- und Emitterdiffusion vermieden. Die Emitterzone 33 ergibt in Verbindung mit den zwei P-Basiszonen zwei PN-übergänge 32, 33. Schließlich wird in bekannter Weise noch die Basiszone kontaktiert.
Beim monokristallinen Verfahren können relativ lange andauernde Verfahrensschritte und Diffusionen angewandt werden, ohne daß tiefe Diffusionen erfolgen. Dies hat im wesentlichen seine Ursache in der vergrabenen Basiszone 25, in die die Basis- und Emitterdiffusionen eingetrieben werden. Die vergrabene Zone 25
Do<*et FI 969 064 109838/1561
weist einen Dotierungsgrad auf, der zu hoch ist, um von den Emitter-Störstellen kompensiert zu werden. Die Basiszone hat am Grunde eine sehr große effektive Basisweite. Dies ist auch siner der möglichen Nachteile gegenüber dem polykristallinen Verfahren.
Ein weiteres Äusführungsbeispxel des polykristallinen Verfahrens liefert eine Struktur gemäß Fig. 13, deren wesentliches Kennzeichen eine wannenförmige Isolationszone ist. Grundsätzlich wird das bereits beschriebene polykristalline Vorfahren angewendet. Die Isolation ist Teil der Basiszone, im betrachteten Beispiel eine P-Basiszone, die die Basiskontaktierung zu dem engen Basisteil herstellt.
Fig. 13 zeigt einen NPN-Transistor, bei dem eine zentrale N-Zone von einer wannenförmigen Isolationssone umgeben ist. Eine Ansicht der Struktur gemäß Fig. 13 von oben würde zeigen, daß Basis und Kollektor ebenso wie die wannenförmige Isolationszone als kreisringförinige Zonen erscheinen.
Im folgenden werden die einzelnen Teile des NPN-Transistors in Verbindung mit den zugehörigen Verfahrensschritten zur Herstellung beschrieben. Wie bereits erwähnt, entspricht das Verfahren dem bereits angegebenen polykristallinen Verfahren zur Herstellung eines lateralen Transistors. Die Anforderungen an die Eigenschaften der einzelnen Zonen und Schichten können durchaus denen bekannter NPN-Transistoren entsprechen. Lediglich der zu bildende laterale PN-Übergang muß in der erfindungsgemäßen Weise verwirklicht sein.
Ausgangspunkt ist ein N~-Substrat 37, das beispielsweise aus Silicium bestehen kann. In diesem Substrat wird eine P -Zone gebildet. Ein Teilbereich der P -Zone 36 wird mit einem, im betrachteten Beispiel aus Siliciumdioxyd bestehenden Schicht bedeckt. Beim betrachteten Äusführungsbeispxel gemäß Fig. 13 handelt es sich dabei um eine kreisförmige Insel 4Ö aus Silicium-
10983871561
dioxyd. In bekannter Weise wird auf der gesamten Oberfläche des Substrats, einschließlich der Insel 40, eine N~-Epitaxieschicht aufgewachsen. Bei diesem Aufwachsprozeß bildet sich über dem gesamten Substrat, einschließlich der P -Zone, eine monokristalline Schicht 38. Lediglich über der kreisförmigen Siliciumdioxyd-Insel 40 wächst ein polykristalliner Bereich 34 auf. Die Struktur gemäß Fig. 13 trägt eine Maske 13 aus Siliciumdioxyd durch die die erforderlichen Diffusionen vorgenommen werden. Es ist an dieser Stelle darauf hinzuweisen, daß selbstverständlich jede Technik angewandt werden kann, die dotierte Zonen ergibt.
In einem, ersten Diffusionsprozeß wird die kreisringförmige P- J^ Zone 42 hergestellt. Die StörStellenkonzentration ist in bekannter Weise so gewählt, daß sie für die Basiszone geeignet ist.
Der nächste Diffusionsprozeß wird unabhängig von dem Diffusionsprozeß zur Bildung der P+-Eone 42 durchgeführt. Wie sich aus der folgenden Erläuterung ergibt, könnten die P -Diffusionen auch gleichzeitig durchgeführt werden. Im betrachteten Ausführungsbeispiel werden bei dem zweiten, getrennten Diffusionsprozeß P -Störstellen in den polykristallinen Bereich 34 eindiffundiert. Die P+-Störstellen durchdringen den polykristallinen Bereich 34 und diffundieren von dort lateral durch die Seitenflächen. Dabei bildet sich in der monokristallinen Epitaxieschicht 38 eine P-Zone 35. Diese P+-Zone 35 bildet im betrachteten Ausführungsbei- ™ spiel einen Zylinder, der den polykristallinen Bereich 34 umgibt. Beim nächsten Diffusionsschritt wird eine N -Zone 41 gebildet, die ebenfalls wieder einen zylindrischen Ring bildet. Dieser liegt zwischen den zylindrischen Ringen der P -Zone 42 und der lateral ausdiffundierten P+-Zone 35. Die Zone 41 stellt im betrachteten Beispiel den Kollektor des Transistors dar.
Im letzten, erforderlichen Diffusionsschritt werden in den polykristallinen Bereich 34 N -Störstellen eindifffundiert. Diese Diffusion kann u. U. gleichzeitig mit der Diffusion der Zone 41 erfolgen. Bei diesem letzten Diffusionsschritt erfolgt in der
109838/1561
Docket FI 969 064
bereits beschriebenen Weise eine Ausdiffusion der Zone 34 in die Zone 35, so daß dort ein PN-Übergang zwischen den Zonen 35 und 39 gebildet wird. Auch der polykristalline Bereich 34 weist nunmehr eine N -Dotierung auf.
Schließlich erfolgt die Kontaktierung des Emitters und der Basis des NPN-Transistors; Der Struktur gemäß Fig. 13 ist zu entnehmen, daß ein Teil der lateralen Ausdiffusionen aus der Zone 34 auch geringfügig in die P -Zone 36 eindiffundieren. Im Bereich der Insel 40 aus Siliciumdioxyd wird diese Diffusion nach unter verhindert. Die von den P - und N -Diffusionen 35 und 39 herrührenden Diffusionsgebiete η der P -Zone 36 sind in Fig. 13 mit 35a und 39a bezeichnet.
Es ist noch daraufhinzuweisen, daß der durch die laterale Ausdiffusion aus dem polykristallinen Bereich 34 entstandene PN-Übergang in der N~-Epitaxieschicht 38 liegt.
Im folgenden wird die Bedeutung der wannenförmigen Isolation erläutert. Wie bereits erwähnt, besteht der wesentlichste Vorteil der wannenförmigen Isolation darin, daß die Basisverbindungszone 42 gleichzeitig die Isolation übernehmen kann. Die Isolationswanne besteht in diesem Beispiel aus der ringförmigen Basisverbindungszone 42 und der P -Zone 36. Daraus ist zu ersehen, daß über die Zone 42 und die Zone 36 der Kontakt zur P+-Zone 35 hergestellt werden kann. In diesem Punkt unterscheidet sich die Struktur gemäß Fig. 13 von einem üblichen vertikalen Transistor, bei dem der Kollektor Teil der Isolation ist und die Basis in der Kollektorzone angeordnet ist. Der vorstehenden Beschreibung ist zu entnehmen, daß maximal fünf Diffusionsschritte erforderlich sind, daß aber diese Anzahl durch Zusammenlegen einzelner Diffusionsschritte verringert werden kann.
Der zwischen den Zonen 35 und 39 gebildete PN-Übergang kann ebenfalls in einem Diffusionsschritt erzeugt werden, wenn schnell diffundierende P -Störstellen in Verbindung mit langsam diffun-
Docket FI 969 064 109838/1561
dierenden N -Störstellen gleichzeitig diffundiert werden.
Bei der beschriebenen NPN-Transistorstruktur bildet die Zone 41 den Kollektor, die Zone 34 den Emitter und die aktive Basiszone wird von der Zone 35 repräsentiert. Die Kontaktierung in der Basis erfolgt über die vergrabene Basiskontaktzone 36 und die Basisverbindungszone 42. Die Kontaktierung der aktiven Transistor zonen kann in übliche Weise, beispielsweise über Ohmsche Kontakte erfolgen.
Fig. 14 zeigt eine einzelne laterale Transistorstruktur und eine Anwendung dieser Struktur kommt insbesondere dann in Frage, wenn hohe Leistungen verarbeitet werden müssen. Zur Herstellung dieser Struktur wird ebenfalls das polykristalline Verfahren angewendet, so daß es genügt, daraufhinzuweisen, daß auf einem P -Substrat 45 eine N~"-Epitaxieschicht 46 aufgewachsen ist. Der N -Emitter 47 besteht aus dem über einer nicht dargestellten Insel aus Siliciumdioxyd aufgewachsenen polykristallinen Bereich. In einem ersten Diffusionsschritt wird über den polykristallinen Bereich 47 die P-Basis 48 gebildet. Der Basisübergang bildet sich an der Grenzfläche zwischen Bereich 47 und Zone 48. Gleichzeitig wird der N -Kollektor 49 eindiffundiert.
Fig. 15 zeigt einen PNP-Transistor mit einer wannenförmigen Isolation ähnlich der in Fig. 13 gezeigten Struktur. Auch die Herstellungsverfahren der beiden Transistoren entsprechen sich im wesentlichen, wenn man davon absieht, daß die gewählten Leitfähigkeiten entgegengesetzt sind.
In ein P"-Substrat 53 ist eine N+-Zone 52 eindiffundiert. Die monokristalline Epitaxieschicht trägt in diesem Fall das Bezugszeichen 54. über der aus Siliciumdioxyd bestehenden Insel 52A ist der polykristalline Bereich 50 aufgewachsen. Die ringförmige N+-DIffusion, die die Basis bildet, ist mit dem Bezugszeichen 55 bezeichnet. Der Kollektor besteht aus der ringförmigen P -Diffusion 54A. Der Emitter-Basisübergang 51 der aus dem polykristalli-
Docket FI 969 064 109838/1561
nen Bereich 50 lateral ausdiffundierten Zone und die ringförmige N -Basisverbindungszone 55 vervollständigen die Transistorstruktur. Die Isolationswanne wird demnach aus den N -Zonen 55 und 52 gebildet, über die gleichzeitig die Kontaktierung der aktiven Basiszone erfolgt. Materialien und Verfahrensparameter können auch hier in üblicher Weise gewählt werden. Die angenommene kreisringförmige Struktur ist nicht dringend vorgeschrieben und kann auch andere Gestalt haben. Beispielsweise können die einzelnen Zonen zylindrische, kreisringförmige oder vieleckige Gestalt aufweisen. In den Fig. 16 und 17 sind typische Silicium-Halbleiterstrukturen dargestellt, die nach der polykristallinen bzw. monokristallinen Methode hergestellt sind. Die Vorteile der polykristallinen Methode ergeben sich aus Fig. 16:
1. Eine genaue Kontrolle der Dicke der Epitaxieschicht ist nicht erforderlich. Da die Diffusionsgeschwindigkeit in polykristallinem Material sehr groß ist, ist die laterale Eindringtiefe des PN-Öberganges relativ unabhängig von der Dicke der Epitaxieschicht in vertikaler Richtung;
2. da die N -Emitterzone nahezu vollständig durch eine isolierende Insel von der vergrabenen P -Zone getrennt ist, erhält man die Eigenschaften einer kleinen Emitter-Basiskapazität und einer hohen Emitterwirksamkeit, da in den parasitären Emitter-Basisübergängen kein Ladungsübergang erfolgt.
Als Nachteile des monolithischen Verfahrens (Fig. 17) ergeben sich
1. die Notwendigkeit einer genauen Kontrolle der Epitaxieschicht, da die Tiefe des Basisüberganges gleich oder größer ist als die Dicke der Epitaxieschicht und
2. eine Emitter-Basiskapazität und niedrige Emitter- und Kollektorwirksamkeit, da der N -Emitter einen übergang
109838/1561
Docket FI 969 064
mit der vergrabenen P -Basiskontaktzone bildet.
Dieser Nachteil kann dadurch auf einen Minimalwert gebracht werden, daß die horizontalen Ausdehnungen gering gewählt werden, so daß die Seitenfläche der Emitterzone gleich oder größer als die Grundfläche ist. Der Vorteil des monolithischen Verfahrens besteht darin, daß es üblich ist, Halbleiter-Bauelemente mit nur monokristallinen Zonen zu verwenden, was die Integrierbarkeit fördert.
Auf dem N~-Substrat 57 der Fig. 16 ist eine Epitaxieschicht mit einem N -monokristallinen Teil 59 und polykristallinen Bereichen 60 aufgewachsen. Laterale P-Diffusionen sind mit dem Bezugszeichen 61 und und laterale N-Diffusionen mit dem Bezugszeichen 62 versehen. Zur Bildung der polykristallinen Bereiche sind auch hier entsprechende Inseln 64 aus Siliciumdioxyd vorgesehen. Die der der Fig. 2b ähnliche Struktur weist links von einer ringförmigen Kollektorzone C eine Basiszone B auf und die Kollektorzone umgibt eine Emitterzone B.
Bei der Struktur gemäß Fig. 17 ist ebenso eine Epitaxieschicht auf einem N~"-Substrat 71 aufgewachsen, in das eine P -Zone 72 eindiffundiert ist. Da hierbei jedoch die monokristalline Methode angewandt ist, erfolgen die Diffusionen direkt in das monokristal line Material, ohne daß bevorzugte Bereiche aus polykristallinem Material vorhanden wären. Das bedeutet, daß ein aus der P-Diffusion 72 und der N-Diffusion 73 gebildeter PN-Übergang schräge Seitenflächen aufweist. Selbstverständlich ist eine geeignete Maske 76 vorzusehen, wenn zusätzliche, keine PN-Obergänge enthaltende Zonen in die Epitaxieschicht 70 bzw. die vergrabene Zone 72 eindiffundiert werden sollen.
Docket FI 969 064 109 833/1561

Claims (1)

  1. - 16 -
    PATENTANSPRÜCHE
    Laterales Halbleiter-Bauelement mit definierten vertikalen Halbleiterübergängen an einer in ein Gebiet ersten Leitungstyps eingebrachten, nur eine geringe Weite aufweisenden Halbleiterzone zweiten Leitfähigkeitstyps, dadurch gekennzeichent, daß die Halbleiterzone aus aus einem Halbleiterbereich lateral ausdiffundierten Störstellen des zweiten und etwas weniger weit ausdiffundierten Störstellen des ersten Leitungstyps besteht.
    Laterales Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterzone vertikal bis in hochdotierte, vergrabene Zone des gleichen Leitungstyps eindiffundiert ist.
    3. Laterales Halbleiter-Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß die vergrabene Zone zum Zwecke der Kontaktierung der Halbleiterzone über eine Verbindungszone entsprechenden Leitungstyps an die Oberfläche der Struktur geführt ist.
    4. Laterales Halbleiter-Bauelement nach Anspruch 2 und 3, dadurch gekennzeichnet, daß mehrere Halbleiterzonen über die vergrabene Zone verbunden sind.
    5. Laterales Halbleiter-Bauelement, insbesondere lateraler Transistor nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die gebildete Halbleiterzone als Basiszone dient und von einer Kollektorzone umgeben ist und daß die mit der Basiszone verbundene, als Basiskontaktierungszone dienende vergrabene Zone außerhalb der Kollektorzone über eine entsprechende Verbindungszone an die Oberfläche der Struktur geführt ist.
    Dockst FI 969 064 10 9 8 3 8/1561
    6. Lateraler Transistor nach Anspruch 5, dadurch gekennzeichnet, daß die Verbindungszone und Basiskontaktierungszone gleichzeitig als Isolationswanne die Transistorstruktur umgeben.
    7. Verfahren zur Herstellung des Halbleiter-Bauelementes nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die laterale Ausdiffusion aus einem der Gestalt der zu bildenden Halbleiterzone angepaßten, polykristallinen Bereich in das umliegende monokristalline Halbleitergebiet des M ersten Leitungstyps erfolgt.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß in eine Halbleiterschicht des ersten Leitungstyps die vergrabene Zone des zweiten Leitungstyps eindiffundiert wird, daß auf die Oberfläche dieser vergrabenen Zone dem Querschnitt des zu bildenden polykristallinen Bereiches angepaßte Inseln geeigneten Materials aufgebracht werden, so daß bei einem anschließenden Epitaxieprozeß über diesen Inseln polykristallines Halbleitermaterial und über den restlichen Bereichen der Oberfläche monokristallines Halbleitermaterial aufwächst und daß dann die Diffusion
    der Halbleiterzone erfolgt. f
    9. Verfahren zur Herstellung des Halbleiter-Bauelementes nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die laterale Ausdiffusion durch zwei in denselben monokristallinen Oberflächenbereich erfolgende Diffusionen von entgegengesetzte Leitungstypen erzeugenden Störstellen erfolgt.
    Docket FI 969 064 10 9 8 3 8/1561
    Leerseite
DE2109352A 1970-03-03 1971-02-27 Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements Expired DE2109352C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1610370A 1970-03-03 1970-03-03

Publications (2)

Publication Number Publication Date
DE2109352A1 true DE2109352A1 (de) 1971-09-16
DE2109352C2 DE2109352C2 (de) 1982-04-08

Family

ID=21775401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2109352A Expired DE2109352C2 (de) 1970-03-03 1971-02-27 Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements

Country Status (8)

Country Link
US (1) US3703420A (de)
JP (1) JPS50543B1 (de)
BE (1) BE763737A (de)
CA (1) CA934072A (de)
DE (1) DE2109352C2 (de)
FR (1) FR2100615B1 (de)
GB (1) GB1326286A (de)
NL (1) NL7102787A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
US3873989A (en) * 1973-05-07 1975-03-25 Fairchild Camera Instr Co Double-diffused, lateral transistor structure
US3911559A (en) * 1973-12-10 1975-10-14 Texas Instruments Inc Method of dielectric isolation to provide backside collector contact and scribing yield
DE2429957B2 (de) * 1974-06-21 1980-08-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines bestimmten Leitungstyps in einem Halbleiterkörper
US3961353A (en) * 1974-10-21 1976-06-01 International Business Machines Corporation High power semiconductor device
JPS5581293U (de) * 1978-11-30 1980-06-04
ATE78363T1 (de) * 1984-02-03 1992-08-15 Advanced Micro Devices Inc Bipolartransistor mit in schlitzen gebildeten aktiven elementen.
JPS6174369A (ja) * 1984-09-20 1986-04-16 Sony Corp 半導体装置
US4910575A (en) * 1986-06-16 1990-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and its manufacturing method
US5198376A (en) * 1992-07-07 1993-03-30 International Business Machines Corporation Method of forming high performance lateral PNP transistor with buried base contact
KR0171128B1 (ko) * 1995-04-21 1999-02-01 김우중 수직형 바이폴라 트랜지스터
US6399465B1 (en) * 2000-02-24 2002-06-04 United Microelectronics Corp. Method for forming a triple well structure
US20080187751A1 (en) * 2007-02-02 2008-08-07 Ward Bennett C Porous Reservoirs Formed From Side-By-Side Bicomponent Fibers
US9023729B2 (en) * 2011-12-23 2015-05-05 Athenaeum, Llc Epitaxy level packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3246214A (en) * 1963-04-22 1966-04-12 Siliconix Inc Horizontally aligned junction transistor structure
US3252063A (en) * 1963-07-09 1966-05-17 United Aircraft Corp Planar power transistor having all contacts on the same side thereof
US3283223A (en) * 1963-12-27 1966-11-01 Ibm Transistor and method of fabrication to minimize surface recombination effects
BE723824A (de) * 1967-11-14 1969-04-16

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34A (en) * 1836-09-29 Improvement in vertical cylindrical steam-boilers
DE51C (de) * 1877-07-28 E. SCHMITZ und W. G. STANSON in New-York Verfahren zum Buchbinden
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3246214A (en) * 1963-04-22 1966-04-12 Siliconix Inc Horizontally aligned junction transistor structure
US3252063A (en) * 1963-07-09 1966-05-17 United Aircraft Corp Planar power transistor having all contacts on the same side thereof
US3283223A (en) * 1963-12-27 1966-11-01 Ibm Transistor and method of fabrication to minimize surface recombination effects
BE723824A (de) * 1967-11-14 1969-04-16

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Warner, R.M.: "Integrated Circuits", New York 1965,, S. 189 *

Also Published As

Publication number Publication date
DE2109352C2 (de) 1982-04-08
CA934072A (en) 1973-09-18
FR2100615A1 (de) 1972-03-24
NL7102787A (de) 1971-09-07
BE763737A (fr) 1971-08-02
US3703420A (en) 1972-11-21
GB1326286A (en) 1973-08-08
JPS50543B1 (de) 1975-01-09
FR2100615B1 (de) 1976-06-11

Similar Documents

Publication Publication Date Title
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2823967C2 (de)
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE69511160T2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit DMOS-Transistor
DE68922231T2 (de) Bipolartransistor und Verfahren für seine Herstellung.
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2063952A1 (de) Bipolartransistor
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2364752A1 (de) Halbleitervorrichtung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2136195A1 (de)
DE2364753A1 (de) Halbleitervorrichtung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper

Legal Events

Date Code Title Description
8126 Change of the secondary classification

Ipc: H01L 21/225

D2 Grant after examination
8339 Ceased/non-payment of the annual fee