DE2418923B2 - Digitales Rechnerfilter für elektrische Signale - Google Patents

Description

P(U=

gleich oder größer ist als derjenige Wert der Pseudoleistung p(t_m), der sich ergibt, wenn unter Fortlassung der Rundungs- bzw. Schneide-Schaltungen bzw. des Überlaufs die arithmetischen Operationen exakt ausgeführt werden

ν = Anzahl der Tore (1,2...n)

a»fm) = Eingangsgröße zum Zeitpunkt im im

v-tenTor
l\(t_m) = Ausgangsgröße zum Zeitpunkt f_mim

v-ten Tor
G_v = Torleitwert des v-ten Tores.

2. Digitales Rechnerfilter nach Anspruch 1, dadurch gekennzeichnet, daß die zu jedem Zeitpunkt fm von jedem Schaltungsabschnitt aufgenommene Pseudoleistung nur geringfügig größer ist als derjenige Wert der Pseudoleistung pff_m), der sich ergibt, wenn unter Fortlassung der Rundungs- bzw. Schneide-Schaltungen bzw. des Überlaufs die arithmetischen Operationen exakt ausgeführt werden.

3. Digitales Rechnerfilier nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltungen derart ausgebildet sind, daß wenigstens an einigen Toren der Betrag von 6/f_m) den Wert nicht überschreitet, der bei exakter Ausführung der arithmetischen Operationen an diesen Toren auftreten würde.

4. Digitales Rechnerfilter nach einem der vorhergehenden Ansprüche, gekennzeichnet durch seine Ausbildung als Wellendigitalfilter.

Die Erfindung bezieht sich auf ein digitales Rechnerfilter für elektrische Signale, mit wenigstens einem, von Verzögerungselementen freien Schaltungsabschnitt in Form einer Mehrtorschaltung, bei der jedem der Tore ein positiver Torleitwert und zum jeweiligen Arbeitszeitpunkt eine Eingangsgröße und eine Ausgangsgröße zugeordnet sind und, abgesehen von Ein- und Ausgangstoren, an die Tore Verzögerungselemente angeschlossen sind.

Von besonderer Bedeutung ist die Erfindung für sogenannte Wellendigitalfilter, wie sie beispielsweise in der DE-OS 20 27 303 und dem älteren Patent 22 63 087 beschrieben sind.

Bei digitalen Rechnerfiltern und damit auch bei den vorgenannten Wellendigitalfütern ist generell das Problem der sogenannten Grenzzyklusschwingungen gegeben. Unter Grenzzyklusschwingung werden parasitäre Schwingungen im Rechnerfilter verstanden. Die Ursache hierfür liegt in nichtlinearen Effekten, die sich durch die Begrenzung der im Filter verfügbaren Stellenzahlen für die als elektrische Signalgrößen zu verarbeitenden Zahlen ergeben.

Der Erfindung liegt die Aufgabe zugrunde, bei digitalen Rechnerfiltern, vor allem auch bei Wellendigitalfütern, diese Grenzzyklusschwingungen wirksam zu unterbinden.

Die.se Aufgabe wird bei einem digitalen Rechnerfilter der einleitend erläuterten Art erfindungsgemäß dadurch gelöst, daß in der Mehrtorschaltung Schaltungen zum Runden bzw. Schneiden und zur eventuellen Überlaufkorrektur der die Signalgrößen darstellenden Zahlen derart ausgebildet sind, daß die zu jedem Zeitpunkt t_m von jedem Schaltungsabschnitt aufgenommene Pseudoleistung

P(U = Σ G,[ci?<rj - ft?(fj]

gleich oder größer ist als derjenige Wert der Pseudoleistung p(t_m), der sich ergibt, wenn unter Fortlassung der Rundungs- bzw. Schneide-Schaltungen bzw. des Überlaufs die arithmetischen Operationen exakt ausgeführt werden

= Anzahl der Tore (1,2... n)
m) = Eingangsgröße zum Zeitpunkt t_m im

v-ten Tor
bv(t_m) = Ausgangsgröße zum Zeitpunkt i_mim

v-ten Tor
Gv = Torleitwert des v-ten Tores.

Dabei empfiehlt es sich, die erwähnten Schaltungen auch derart auszubilden, daß wenigstens an einigen Toren der Betrag von bv(tm) den Wert nicht überschreitet, der bei exakter Ausführung der arithmetischen Operationen an diesen Toren auftreten würde.

Hinsichtlich der Ausbildung der Schaltung des digitalen Rechnerfilters empfiehlt es sich, diese so zu wählen, daß die Einzelbausteine solche sind, welche die Signalparameter in Gleitkomma-Arithmetik oder in

5« Festkomma-Arithmetik verarbeiten. Solche Bausteine sind an sich handelsüblich und bedürfen daher keiner weitergehenden Erläuterung.

Von besonderer Bedeutung ist weiterhin noch, daß die Mehrtorschaltung nach der Erfindung sich auch aus mehreren kleinen Mehrtorschaltungen zusammensetzen kann, deren jede für sich erfindungsgemäß ausgebildet ist.

Nachstehend wird die Erfindung näher erläutert. In einem Rechnerfilter, das auf digitaler Basis arbeitet, werden bekanntlich die zu verarbeitenden Signalgrößen mittels einer Abtastschaltung in periodisch aufeinanderfolgende Abtastwerte umgeformt und diese Abtastwerte werden im Regelfall nicht unmittelbar als diskrete Amplitudenwerte, sondern in Form entsprechender

b5 Binärzahlen im Parallel- oder Seriencode weiter verarbeitet. Auf der Ausgangsseite des Filters wird dann eine entsprechende Rückumsetzung in elektrische Analogsignalgrößen vorgenommen. Bei dieser zweima-

ligen Umwandlung entstehen sogenannte Quantisierungsgeräusche bzw. Verzerrungen, die man durch eine entsprechend feinstufige Quantisierung auf ein gewünschtes und verträgliches Maß herabsetzen kann. Je feiner man quantisiert, um dieses QuantL.ierungsgeräusch klein zu halten, um so mehr Stellen werden für die Binärzahl benötigt, die den einzelnen Abtastwert beschreibt Infolge der endlichen Wortlänge, die innerhalb eines Rechnerfilters für die Darstellung der Signal- bzw. der Datenparameter zur Verfügung steht, treten innerhilb des Filters zusätzliche Verzerrungen auf, die den Anlaß für die eingangs erwähnten nichtlinearen Schwingungen bilden. Diese Verzerrungen beruhen darauf, daß beispielsweise bei der Addition zweier Binärzahlen die Summe der Stellen um jeweils eine Stelle pro Addition zunehmen kann, während bei der Multiplikation die Stellenzahl des Ergebnisses gleich der Summe der Stellenzahlen der beiden miteinander zu multiplizierenden Größen ist, und daß die so verbleibenden Wortlängen die verfügbaren Stelleni-ihlen der einzelnen Addierer und Multiplizierer im Filter oder an bestimmten Stellen des Filters überschreiten. Man wird daher im aligemeinen die Stelienzahlen innerhalb des Filters in den Addierern und Multiplizierern möglichst hoch wählen, um dieses zusätzliche Geräusch möglichst gering zu halten. Trotzdem kann man hierdurch wegen der zwangsläufigen Endlichkeit der verfügbaren Stellen die in dieser Nichtlinearität begründete Schwingungsneigung nicht generell unterdrücken, denn es genügt schon ein genügend großer Anstoß durch die Signalgröße, um innerhalb des Filters die entsprechenden Nichtlinearitäten zur Wirkung zu bringen, die dann schließlich zu einer Selbsterregung des Filters auf Frequenzen innerhalb oder außerhalb des Durchlaßbereiches führen. Man unterscheidet diese Schwingungen noch nach zwei Arten, nänlich Überlaufsschwingungen, die darauf beruhen, daß das Ergebnis arithmetischer Operationen innerhalb des Filters den verfügbaren Bereich innerhalb der einzelnen Recheneinheiten überschreitet und nach Granulationsschwingungen, die im Rechnerfilter durch Beschneidung der Zahlen in ihren Stellenzahlen bei den einzelnen Rechenoperationen, vor allem bei den Multiplikationen entstehen und die einer Art zusätzlicher vergröbernden Quantisierung entsprechen.

In üblichen Digitalfiltern können Überlaufschwingungen dadurch beseitigt werden, daß beispielsweise eine sogenannte Sättigungsarithmetik z. B. »BSTjV, Vol. 48, Seiten 2999 bis 3020, Nov. 1969, angewendet wird. Für die Granulationsschwingung kennt man eine Abhilfe bisher nur darin, daß man bestimmte Begrenzungen für die Amplituden dieser Schwingungen eingeführt hat (»Proceedings of the 1973 IEEE International Symposium on Circuit Theory«, Seiten 415 bis 417, Toronto, OnL). Infolge der Komplexität der dabei angewendeten mathematischen Beziehungen sind die wesentlichen Ergebnisse dieser Technik bisher auf Filterabschnitte oder Teilfilter beschränkt, die den Grad 2 nicht überschreiten. Zwar kann man damit auch kompliziertere Filtercharakteristiken noch realisieren, nämlich durch Hintereinanderschaltung solcher Filterabschnitte, gegebenenfalls zusammen mit Filterabschnitten ersten Grades, doch scheiden Filterabschnitte bzw. Teilfilter höheren Grades praktisch gänzlich aus.

Vor allem bei Wellendigitalfütern, z.B. DE-OS 20 27 303, die nachstehend stets als WD-Filter bezeichnet werden, wird in der Regel das einzelne Filter als vollständiger Block ausgebildet, womit die innere

ίο

Kopplungsstruktur eine größere Ordtiung als 2 aufweist Die erfindungsgemäße Lösung des Problems der Vermeidung der erwähnten parasitären Schwingungen ermöglicht es auch, bei solchen Filtern Stabilitätsbedingungen zn erreichen, die ausreichend sind. Dies wird nachstehend an Hand einer allgemeinen Theorie und m Hand gewisser Grundschaltungsbeispiele erläutert wobei beides sowohl für sogenannte vollsynchrone als auch für halbsynchrone WD-Filter gilt Unter einem vollsynchronen WD-Filter wird ein Rechnerfilter verstanden, bei dem die einzelnen Rechenoperationen im Takt der Arbeitsfrequenz gleichzeitig in den Arbeitszeiten t_m erfolgen. Bei einem halbsynchronen Rechnerfilter erfolgen die Rechenoperationen im Rechnerfilter zwar ebenfalls im Takt der Arbeitsfrequenz, jedoch nicht gleichzeitig, sondern mit gewissen Phasenverschiebungen. Der Fall der vollsynchronen Filter wird nachstehend in einem Abschnitt 2 und der Fall der halbsynchronen Filter in einem Abschnitt 3 behandelt

Die Möglichkeit für die Ableitung der im Filter einzuhaltenden Ausbildungsforderungen zur Erzielung der Stabilität wird durch die Anwendung und Verallgemeinerung des Konzepts von Pseudoleistung und Pseudopassivität erreicht welches vor einiger Zeit für die Überprüfung von gewünschten Eigenschaften im linearen Verhalten von WD-Filtern eingeführt wurde (»IEEE Transactions on Circuit Theory«, Vol. CT-19, Nr. 6, Seiten 668 bis 673, Nov. 1972). Im einzelnen wird hierfür eine quadratische positive Funktion eingeführt, die nachstehend auch als gespeicherte Pseudoleistung bezeichnet wird und die notwendig abnehmen muß, wenn Stabilität gegeben sein soll. In der mathematischen Terminologie entspricht die Pseudoleistung einer Liapuno-Funktion. Zu erwähnen ist noch, daß auch bereits in der vorstehenden Literaturstelle die Frage und Stabilität kurz behandelt ist. Der dort behandelte Fall bezieht sich jedoch auf ein WD-Filter, für das die Voraussetzung gilt daß keinerlei Überlauf oder Rundung bzw. Beschneidung eingeführt werden muß, weil beliebige Stellenzahlen für die zu verarbeitenden Signalgrößen innerhalb der Filterstruktur zur Verfügung stehen.

Es wird dort somit lediglich gezeigt, daß in einem solchen Filter a priori Grenzzyklusschwingungen nicht auftreten können.

Zu erwähnen ist noch, daß man für die Realisierung von digitalen Rechnerfiltern heute durchwegs die sogenannte Festkomma-Zweier-K-omplement-Arithmetik anwendet. Diese Arithmetik bzw. Schaltungstechnik ist bereits ausführlich beschrieben, so daß hier auf ein detailliertes Eingehen bzw. Erläuterungen verzichtet werden kann. Zu erwähnen ist ferner noch, daß die Anwendung der erfindungsgemäßen Ausbildungsregeln besonders einfach sowohl für die Gestaltung der Anpassungsschaltungen als auch für die Skalierung dadurch gemacht werden kann, daß eine spezielle Rechnungsart und damit Schaltungsart für die verschiedenen Arten der Schneide-Operationen vorgesehenwird. Dies ist im Abschnitt 4 ausdrucklich behandelt und die Anwendung dieser Art wird im Abschnitt 5 für die Anpassungsschaltungsausbildung und im Abschnitt 6 für die Skalierung ausführlich behandelt. Die Anpassungsschaltungen sind die im Hauptpatent erwähnten Adaptoren. Unter der Skalierung wird die an sich bekannte Maßnahme für Rechnerfilter verstanden, bei der innerhalb des Filters im Wert zu hohe oder zu niedrige Signale durch eine transformatorische Über-

setzung
werden.

in einen geeigneten Wertebereich gebracht

2. Definition und Eigenschaften
der in vollsynchronen Wellendigitalfiltern

gespeicherten Pseudoleistung

2.1 Gespeicherte Pseudoleistung

WD-Filter mit echter Abzweigstruktur sowie die meisten herkömmlichen Digitalfilter arbeiten vollsynchron, während WD-Filter, deren Referenzfilter »Einheitselemente« oder »quasi-reziproke Leitungen« enthalten, vom halbsynchronen Typ sein können. Quasi-reziproke Leitungen werden in der Fachsprache häufig auch als Quarls bezeichnet.

In diesem Abschnitt werden nur vollsynchrone WD-Filter betrachtet. Ein Filter dieses Typs kann, so wie in Fig. 1 gezeigt, allgemein dargestellt werden. In der Darstellung ist vorausgesetzt, daß das Filter als Zweitor ausgeführt ist. Diese vereinfachende Annahme ist, wie durch die Anmerkung 6 in Abschnitt 7 gezeigt wird, unerheblich für die Gültigkeit der vorliegenden Theorie. Die mit dem Symbol /"bezeichneten Kästchen stellen die Verzögerungselemente dar, die alle die gleiche Verzögerungszeit 7>0 haben. Weiterhin ist angenommen, daß in dem verzögerungsfreien, mit Λ/als Symbol bezeichneten n-Tor alle Rechenoperationen gleichzeitig zu den Zeitpunkten

r_m = I₀ + wi · Γ; zn= ...-2,-1,0, 1,2,... ; (1)

ausgeführt werden.

Die Taktfrequenz (rate of operation) ist daher gegeben durch

F = l/T. (2)

35

Der Momentan wert des in das Tor ν = 1,2,..., η mit dem Torwiderstand /?„ einlaufenden Signals ist bezeichnet mit a» = av(t) und der des reflektierten Signals mit br = bx(t). Unter üblichen Verhältnissen ist der Wert b\ unbeachtlich und a₂ = 0. Jedem R,, ist ein Torleitwert Gv = MRv zugeordnet. Die Signale a\ und a₂ werden als Eingangssignale und die Signale b\ und bi werden als Ausgangssignale bezeichnet.

Zunächst wird ein einzelnes Verzögerungselement betrachtet, das an ein Tor mit dem Torleitwert G=MR angeschlossen ist. Diesen Fall zeigt die Fig.2. Die während eines Zeitintervalls (tm, Wi) in dem Verzögerungselement gespeicherte Pseudoleistung wird dann bestimmt durch

= Ga²UJ.

(3) ist daher eine nichtnegative Funktion der Zeit, di definiert ist für die durch die Beziehung (1) gegebenen Zeitpunkte t = im.

Die Zunahme von p(t) zum Zeitpunkt I_n, ist gegeben durch

Ip(O = PCJ-PC_n,-.), (6)

da für den Zusammenhang zwischen a/t) und h4,t) an einem Verzögerungselement die Beziehung

fl„(tJ = &,(!„_,), ,· = 3,4 n, (7)

und für Ap(Un) die Beziehung

Ip(ZJ = Y. G_r Ih²AtJ - U²Jt J] (8)

r=3

gelten.

Andererseits ist die von dem /j-Tor N aufgenommene Leistung zufolge der Ausführungen in IEEE-Transac tions on Circuit Theory, Nov. 1972, Seiten 668—673 definiert zu

50 Pv(U = Σ GrLa²AtJ-b

Entsprechend wird die während des Zeitintervalls (tm i_m+1) in den Verzögerungselementen des in Fig. 1 dargestellten Filters gespeicherte Pseudoleistung definiert durch

(4)

Dabei ist zu beachten, daß das Symbol a sich nun auf ein Signal bezieht, das in TV eintritt

Die Torwiderstände in einem WD-Filter sind normalerweise alle positiv, d. h.

R_r >0, G_r >0, 1·= 1, 2, ...,11. (5)

65

Weiterhin wird angenommen, daß diese Beziehungen generell eingehalten werden, wozu auf die Anmerkung 5 in Abschnitt 7 zu verweisen ist Die Pseudoleistung p(t)

Durch Einsetzen der Beziehung (9) in die Beziehun (8) wird somit erhalten

IpCJ= -Pn(U + Σ ^C^'-'-^C-O- <¹⁰>

1·= 1

Insbesondere wird daraus für den Fall verschwinden der Eingangssignale (d. h. a_t = a₂ = 0) die Beziehung

Ip(U= -PvC J -Gtfit J -G₂%(l J. (11)

erhalten.
Somit ergibt, wenn N pseudopositiv ist, d. h,

Pr/i,tnn > 0 Tür alle wi, (12)

für Ip(fm) die Ungleichung

Ip(IJ < - G,6f(f J - G₂fc|(iJ < 0. (13)

In der Praxis besteht das η-Tor N aus einer Anzah von einzelnen Mehrtoren /V*, mit k = 1, 2,..., K. Es se Pk(tm) die von M zum Zeitpunkt t_m aufgenommene Pseudoleistung; diese ist durch einen der Beziehung (9 entsprechenden Ausdruck durch Bezug auf Nk anstell von N gegeben. Aus dem in Lit 8 angegebener Theorem 2 folgt, daß für jeden Zeitpunkt i_m dii Beziehung

κ
Ρ,ν(Ο=Σ P*CJ. (14)

k= 1

gilt Dies ist eine Folge der Tatsache, daß für zwe entsprechend Fig.3 miteinander verbundene Tore Ί und μ die Bedingungen

= b„

= α_μ

05)

gelten.

Aus (14) folgt daß die in (12) zum Ausdrud kommende Beziehung mit Sicherheit dann gültig is: falls die N* pseudopassiv sind, d. h. falls

P*Cm) > 0 für alle k = 1 bis K und alle m. (16)

Die in der Praxis auftretenden Bausteine Ni₁ sin< Adaptoren, ideale Übertrager, Gyratoren und Zirkula toren. Diese Bausteine sind energieneutral, d.h. nich nur verzögerungsfrei, sondern auch pseudoverlustlos, s< daß für alle m gilt Pkftrn) = 0.

In Ungleichung (12) ist in diesem Fall das Gleichheitszeichen gültig.

2.2 Stabilitätskriterien

Im letzten Teil des vorausgegangenen Abschnittes wurden ideale lineare Rechenoperationen vorausgesetzt. Aufgrund der endlichen Anzahl der zur Darstellung der Signalwerte zur Verfügung stehenden Bit treten in der Praxis nicht zu vermeidende Nichtlinearitäten in Erscheinung. Diese Nichtlinearitäten haben keinen Einfluß auf die für die Verzögerungselemente geltenden Beziehungen, so daß (7), (8) und (10 weitergelten. Sie beeinflussen weder die Torwiderstände noch die Signalgrößen in Fig.3, so daß (15) und damit auch (14) gültig bleiben.

Es wird nun das in F i g. 1 dargestellte WD-Filter betrachtet und angenommen, daß die soeben besprochenen, aufgrund der endlichen Signalwertlänge vorhandenen Nichtlinearitäten in dem η-Tor N wirksam sind. Weiter wird vorausgesetzt, daß zu einem bestimmten Zeitpunkt to beliebige Signalwerte in den Verzögerungselementen gespeichert sind und daß für i> fodie Eingangssignale a\ und ai Null sind (autonomes System). Das Filter gilt als ausgangsstabil, falls nach endlicher Zeit die Ausgangsgrößen b\(t„) und fefim) dauerhaft den Wert Null annehmen. Andererseits soll das Filter vollständig stabil gelten, wenn nach endlicher Zeit alle by(t_m) den Wert Null dauerhaft annehmen.

Ausgangsstabilität setzt somit die Freiheit von beobachtbaren Schwingungen voraus. Die vollständige Stabilität setzt das Fehlen jeder beobachtbaren oder nichtbeobachtbaren Schwingung voraus. Ein realisierbares Digitalfilter enthält bekanntlich keine verzögerungsfreien Schleifen. Daraus folgt, daß ein n-Tor N, das verzögerungsfrei ist, auch keine geschlossenen Schleifen beinhalten kann. In dem /j-Tor N können daher keine Schwingungen auftreten, die nicht wenigstens an einem b, beobachtbar wären.

Für den Fall der Ausgangsstabilität kann folgendes Theorem formuliert werden.

Theorem 1

Ein WD-Filter, wie das in F i g. 1 dargestellte, ist ausgangsstabil, falls sein n-Tor N pseudopassiv ist.

Der Beweis hierfür kann unter Berücksichtigung der Tatsache geführt werden, daß ein Digitalfilter nur eine endliche Anzahl von verschiedenen Zuständen annehmen kann. Es muß deshalb unter autonomen Bedingungen nach einer endlichen Anzahl von Takten, in einen Zustand übergehen, den es vorher auch schon einmal eingenommen hatte. Jeder Signalwert in einem Digitalfilter muß daher nach endlicher Zeit periodische Schwingungen ausführen oder dauernd Null sein. Falls die Ausgangsgrößen periodisch mit einer von Null verschiedenen Amplitude verlaufen, würde p(t_m) aufgrund der Gültigkeit von (13) bei jedem Schwingungszyklus um einen positiven, aber nicht gegen Null konvergierenden Wert abnehmen. Dies würde voraussetzen, daß nach endlich vielen Schwingungen p(t_m) kleiner als Null wird. Dies ist nach (4) und (5) ausgeschlossen.

Damit wurde das erste wichtige Stabilitätskriterium erhalten.

Damit wurde das erste wichtige Stabilitätskriterium erhalten.

Als nächstes wird das in F i g. 4 dargestellte η-Tor N betrachtet Da es nicht notwendig ist die Zeitpunkte t_m näher anzugeben, wird statt des Ausdrucks (9) für die von N aufgenommene Pseudoleistung angegeben

(17)

Mit b_v sollen die Ausgangssignale bezeichnet sein, die mit endlicher Wortlänge in der Arithmetik berechnet werden und mit i>,« die Ausgangssignale, die unter

ίο idealen Bedingungen auftreten, d. h. wenn die Additionen und Multiplikationen in N exakt ausgeführt werden. Weiterhin soll angenommen werden, daß N im linearen Fall pseudopassiv ist, d. h.p„>0, falls die ft,, in (17) durch die 6,0 ersetzt werden. Gemäß (17) wird eine ausreichende Bedingung zur fortdauernden Sicherstellung der Pseudopassivität von N erhalten, wenn die nichtlinearen Modifizierungen in sonderlicher Weise durchgeführt werden — für die selben a* —, daß der Betrag von b, der Beziehung

|fc,l<kol, r = 1 bis« (18)

genügt. Diese Bedingung ist auch in dem extremen aber möglichen Fall gültig, daß N pseudoverlustfrei unter idealen linearen Bedingungen ist, d.h. Pn—0. Das Ergebnis führt zu folgendem Theorem:

Theorem 2

Ein WD-Filter ist ausgangsstabil, falls sein n-Tor N unter idealen linearen Bedingungen pseudopassiv ist und falls die Nichtlinearitäten, die durch die mit endlicher Wortlänge arbeitende Arithmetik hervorgerufen werden, so wirksam sind, daß (18) gültig ist (vgl. F ig. 4).

Nun ist es möglich, ein Kriterium für vollständige Stabilität anzugeben, nämlich als:

Theorem 3

Ein WD-Filter (Fig. 1) ist vollständig stabil, falls zusätzlich zu den Erfordernissen von Theorem 2 eine vollständige Stabilität im linearen Fall vorliegen würde.

Der Beweis läßt sich hierfür wie folgt führen. Als erstes wird angenommen, daß Schwingungen existieren mit der Eigenschaft

bv(t_m)= Ärfffm)

für ν = 1 bis π und alle m. In diesem Fall stimmen also alle Signalwerte mit denen unter idealen linearen Bedingungen überein, d. h. es treten keine Nichtlinearitäten in Erscheinung. Aufgrund dieser Voraussetzung sind Schwingungen ausgeschlossen. Angenommen, daß wenigstens für ein ν und wenigstens zu einem Zeitpunkt t_m während einer Schwingungsperiode die Beziehung

gilt würde aus (9) in diesem Falle folgen, daß

wenigstens einmal pro Schwingungszyklus einen positiven Wert annimmt Entsprechend dem Beweis von Theorem 1 ist somit ersichtlich, daß pft_m) sogar für

crt * \ «■/ ^Λλ\ "*/

kleiner werden müßte als Null, was unmöglich ist Schließlich gilt wie einleitend zu diesem Unterabschnitt ausgeführt, Gleichung 14 auch dann, wenn N aus einzelnen Blöcken Nk zusammengesetzt ist Somit kann folgende Schlußfolgerung gezogen werden.

Es wird vorausgesetzt daß N(FIgA und F i g. 4) aus individuellen Mehrtorschaltungen Nk so zusammengesetzt ist daß die Beziehung (15) erfüllt ist Es gilt dann

809548/221

jedes der Theoreme 1 bis 3 als erfüllt, wenn die für N hierfür erforderlichen Bedingungen für jedes einzelne bzw. individuelle Nk erfüllt sind. Dabei ist besonders zu beachten, daß wegen der Theoreme 2 und 3 es erforderlich wird, zum Beispiel die Bedingung 18 nicht nur für die Tore von N, sondern für alle Tore jedes Nk zu erfüllen.

3. Erweiterung auf halbsynchrone Wellendigitalfilter

Halbsynchrone Wellendigitalfilter treten dann auf, wenn die den WD-Filtern zugeordneten Referenzfilter »Einheitselemente« oder allgemeiner »QUARLs« enthalten. Ein QUARL mit der charakteristischen Impedanz R, einer mittleren Verzögerungszeit 772 und einer differentiellen Verzögerung Δ (vgl. Fig.5a) führt zu einem Zweitor mit dem Torwiderstand R, dessen Wellenflußdiagramm in Fig.5b dargestellt ist und das zwei Verzögerungen T₂\ > 0 und Tn > 0 aufweist, für die

72i = 772+A T_n= Τ/2-Δ gilt.

Für Δ = 0 wird aus dem QUARL ein »Einheitselement«. Aus diesem Grunde wird im folgenden das »Einheitselement« nicht extra behandelt.

Die in der Praxis auftretenden halbsynchronen WD-Filter können sehr leicht in äquivalente vollsynchrone WD-Filter transformiert werden. Zu diesem Zweck kann Gebrauch von der Äquivalenz der in Fig.6a und 6b gezeigten Wellenflußdiagramme gemacht werden. Bei N handelt es sich um ein beliebiges Mehrtor (z. B. einen Adapter bzw. eine Anpassungsschaltung) und bei 7o um eine beliebige Verzögerungszeit. Der Grund, daß diese Umwandlung in ein vollsynchrones WD-Filter vollzogen werden kann, liegt in der Tatsache begründet, daß jede geschlossene Schleife in einem realisierbaren WD-Filter eine Verzögerungszeit aufweisen muß, die einem ganzen Vielfachen der Abtastzeit T entspricht Durch die beschriebene Transformation können auch Verzögerungszeiten in die Ein- und Ausgangsleitungen eingefügt werden, die kein ganzzahliges Vielfaches von Γ sind oder auch negativ sind. Vom praktischen Standpunkt aus sind Verzögerungen in den Ein- und Ausgangsleitungen unbedeutend, so daß sie weggelassen werden können. Die zurückbleibende Struktur entspricht dem gewünschten vollsynchronen WD-Filter.

Die mathematischen Operationen, die durch die einzelnen elektrischen Bauteile im Innern von N vollzogen werden, bleiben von den in Fig.6a und 6b zum Ausdruck kommenden Transformatoren unberührt Die durch Überlauf und Runden oder Schneiden entstehenden Fehler ändern sich nicht Die im Abschnitt 2 dargelegten Ergebnisse bezüglich der Stabilität bleiben auch für ein vollsynchrones WD-Filter, das durch Anwendung der in F i g. 6a und 6b dargestellten Äquivalenz erhalten wird und für das ursprüngliche halbsynchrone WD-Filter gültig.

Zu dem gleichen Ergebnis kann man auch ohne Anwendung der beschriebenen Äquivalenz gelangen. Zu diesem Zweck betrachtet man das in Fig.7 dargestellte WD-Filter mit den Verzögerungselementen T₃, Ta,..., T_n, die alle eine unterschiedliche Verzögerungszeit aufweisen mögen. Die Zeitpunkte t_m, in denen die arithmetischen Operationen ausgeführt werden, sind nicht mehr durch einen einfachen Ausdruck wie (1) beschrieben, obgleich sie noch periodische Reihen bilden. Es existiert aber eine positive ganze Zahl r, so daß

tm+r-t_m=T für allem,

jedoch müssen die Abstände innerhalb einer Periode T nicht einheitlich sein (Fig.8), d.h. die Zeiträume im+/—fm+i-1 können für jedes /= 1, 2, 3,..., r voneinander differieren. Zu den Zeitpunkten t_m arbeiten nur einige der Multiplizierer und Addierer der Schaltung, aber jeder derselben arbeitet genau nur

ίο einmal innerhalb der r Augenblicke f_m+;des halboffenen Intervalls (tm, t_m+T). Während jeden Intervalls (tm, t_m+ \) bleiben die Signale in allen Verzögerungselementen konstant. Aber in jedem Zeitpunkt f_m können sich einige dieser Signale ändern.

Für ein gegebenes ν sind die Signale a/im) und bv(t_m) im Prinzip nur definiert für Zeitpunkte, die im Abstand einer vollen Periode Γ aufeinanderfolgen. Man kann sie für alle t_m definieren, und zwar so, daß a^i_m)=0, falls kein Signal zum Zeitpunkt t_m aud T_v entnommen und somit in N eingespeist wird und ftv(f_m)=O, falls kein Signal zum Zeitpunkt t_m in Ti eingespeist wird.

Man kann nun den Ausdruck (4) verallgemeinern und die Pseudoleistung definieren, die während des Intervalls (tm, Wi) in den Verzögerungselementen gespei- chert ist durch

P(U= Σ G_vxJ(i_m),

ν — 3

wobei die x_v (t_m)die Signale sind, die während (t_m, t_m+t) in T_v gespeichert sind. Der Zuwachs von p(t_m) zu den Zeitpunkten t_m d. h., der Ausdruck in der Definition nach (6) ist dann weiterhin durch (8) gegeben, wenn die av(tm) und örffm) in der oben angegebenen Weise definiert werden. Für den Rest bleiben die in 2.1 und 2.2 aufgeführten Stabilitätsbeweise gültig. In diesem Zusammenhang ist noch darauf hinzuweisen, daß, wie aus der Fig.5b erkennbar, sich ein »QUARL«, aus dem zwei Verzögerungen »herausgezogen« werden, zu einem Zirkulator reduziert (vgl. F i g. 5c). Somit ist das n-Tor N zusammengesetzt aus den verzögerungsfreien Bausteinen und den Zirkulatoren, die aus dem »QUARL« abgeleitet sind.

Der Grund für die Anwendung halbsynchroner WD-Filter ist u. a. in der Flexibilität zu sehen, in der die Folge der arithmetischen Operationen durchzuführen ist und in der dadurch eröffneten Möglichkeit einer Zeitmultiplex- bzw. Mehrfachausnutzung der elektrischen Schaltungsbausteine.

so 4. Pseudopassivität von energieneutralen

Bausteinen unter Berücksichtigung einer endlichen Signalwortlänge

4.1 Allgemeines

Als Ausgangsbasis für die Betrachung dient das in F i g. 4 dargestellte Mehrtor N, aas nicht notwendigerweise mit dem in Fi g. 1 abgebildeten ii-Tor N identisch sein muß, sondern auch ein Teilbaustein dessen sein kann. Es wird vorausgesetzt, daß es unter idealen

bo Bedingungen pseudopassiv ist Gemäß dem in Abschnitt 22 Gesagtem soll für N die Bedingung (18) erfüllt werden.

In der Praxis ist das Erfüllen der Bedingung (18) leicht zu verwirklichen. Es sei m die Anzahl der für die Darstellung der Signale zwischen den Bausteinen verfügbaren Bit, d. h. insbesondere für a, und Zv Durch ausreichende Erhöhung der Anzahl der Bit für die Signaldarstellung innerhalb von N kann sichergestellt

werden, daß die arithmetischen Operationen in N exakt ausgeführt werden, d.h. die Ausgangssignale nehmen die exakten Werte fvo an. Das ist möglich sowohl hinsichtlich der höherwertigen als auch der niedrigerwertigen Bit. Aus diesen bva können dann unter Verwendung einfacher Operationen Zahlen b? bestimmt werden, die die Bedingung (18) erfüllen und mit m Bit bzw. der verfügbaren Wortlänge m mit dem kleinstmöglichen Fehler darstellbar sind.

Der Zuwachs an Bit für die Signaldarstellung innerhalb der Adaptoren muß nicht sehr groß sein. Dieses ist darauf zurückzuführen, daß in der Praxis ein Signalpfad in einem Bausteinblock N in der Regel höchstens über einen Multiplizierer und ein paar Addierer führt. Der Zuwachs an Komplexität bleibt in vielen Fällen auf einen begrenzten Bereich von N beschränkt, wie später noch in Abschnitt 5 noch gezeigt wird.

4.2 Die Zweier-Komplement-Arithmetik

Die bisher diskutierten Ergebnisse sind für jede endliche Arithmetik gültig. Im folgenden wird angenommen, daß die Signale zwischen den Bausteinen eines WD-Filters als Festkommagrößen im Zweier-Komplement dargestellt werden. Der Wert einer durch m Bit öo, <5|,..., ö_m-1 dargestellten Zahl ist gegeben durch

Der höchste Wert, den diese Zahl haben kann, ist 1 _ 2 - m+1 _un(j d_er niedrigste ist — 1. Falls die Anzahl der Bit erhöht wird, kann (19) durch

m + i- I

(20)

ersetzt werden, mit k>0 und 1 >0. Der höchste Wert, der von χ in diesem Fall eingenommen werden kann, ist 2*(i_2-k-'-<"+i), und der niedrigste Wert ist -2*.

Damit man die bisher erzielten Ergebnisse auf einfache Art anwenden kann, wird nun eine besondere Notation eingeführt. Es sei χ eine Zahl, die durch (20) gegeben ist

Mit x* sei die Zahl

x. = - t>-_k2" +

ί>_μ2-^μ

(21)

bezeichnet, die durch Endschneiden, d.h. durch Abschneiden der Bit μ = /η bis m+1— 1 erhalten werden. Entsprechend bezeichnet wird mit x* die Zahl

m + l-l = - 'X) + Σ ¹V

μ= 1

(22)

bezeichnet, die durch Frontschneiden, d.h. durch Abschneiden der Bit μ= —kbis —1 erhalten wird. Die Zahl, die durch End- und Frontschneiden erhalten wird, wird mit xt bezeichnet Eine Zahl dieses Typs ist durch (19) gegeben.

Betrachtet wird nun ein Signal ivo, das durch einen Ausdruck der Form (20) mit Jt=O und />0 gegeben sei. Ein Signal b, der Form (19), das der Bedingung (18) genügt, ist durch Betragsschneiden (sign-magnitude truncation) gegeben, d. h.

_v = (f>vo).

wobei

= 0 für I)₀ = 0

(24)

und für <\, = 1,

_ iO wenn <V = 0 fü: μ = m bis m + I- 1 (25a)
>'. - J₂-" + ¹ sonst (25b)

sonst

Die Wahl j\, = 2-^m+1 ist auch für den Fall O₀=I und

ίο δμ = 0 für μ = ηι,..., m+l— 1 mit der Bedingung (18) vereinbar; sie trägt aber zu einer geringfügigen Erhöhung des Fehlers bei. Es wird daher (25a) durch die etwas allgemeinere Bedingung

wenn <)_μ = 0 für μ = m bis m

+ / — 1.

ersetzt.
Die Wahl zwischen den beiden Möglichkeiten in (26) ist beliebig. Im praktischen Fall empfiehlt sich jeweils die Möglichkeit, die zu der einfachsten Hardwar-Realisierung führt.

Als nächstes wird angenommen, daß b*, durch einen Ausdruck der Form (20) mit i»>o>l oder fc*o< — 1 gegeben sei. In beiden Fällen genügt jede Zahl I)_n die durch (19) dargestellt werden kann, der Bedingung (18). Der kleinste Fehler wird dann erhalten, wenn im ersten Fall bra durch 1 - 2 -^m+' und im letzten Fall övo durch -1 ersetzt wird, unter Vernachlässigung der Granularität,

jo wenn von der in Fig.9a dargestellten Begrenzungskennlinie Gebrauch gemacht wird.

Zu einer einfacheren Lösung gelangt man, wenn statt der Begrenzungskennlinie die in Fig.9b abgebildete Sägezahnkennlinie benutzt wird, die z. B. automatisch in einem Zweier-Komplement-Addierer erreicht wird. Die Rechenoperationen werden dann als Modulo-2-Operationen durchgeführt, d. h., das Ausgangsergebnis wird so gebildet daß ein ganzes Vielfaches von 2 zu der Summe addiert oder von ihr subtrahiert wird, und zwar so, daß das Ergebnis in den akzeptablen Bereich (-1, 1) fällt (ModuIo-2-Addition). Es wird also £w> durch £w>)* ersetzt wobei der Stern die in (22) zum Ausdruck kommende Operation anzeigt. Falls nicht nur Ar>0, sondern auch 1 > 0, muß zusätzlich ein Endschneiden angewendet werden.

Eine Zusammenfassung der bisherigen Ergebnisse zeigt, daß für jt>0 und />0 eine einfache und geeignete Möglichkeit zur Erfüllung der Bedingung (18) durch

b, = c_v + Vv, Cv =

(23)

existiert wobei jv durch (24), (25a) oder (26) und (25b) gegeben ist.

43 Rechenregeln für Schneideoperationen

Im letzten Abschnitt wurde gezeigt, wie Signale 6* die der Bedingung (18) genügen, an den Ausgängen eines Bausteins N erhalten werden können (F i g. 4). In der Praxis können jedoch die notwendigen Operationen schon in früheren Zuständen innerhalb von N ausgeführt werden. Dies bedeutet eine wesentliche Einsparung bei der technischen Realisierung. Zur bequemen Bestimmung der innerhalb eines Bausteines auszuführenden Schneideoperation lassen sich die im folgenden angegebenen Rechenregeln benutzen. Die meisten der aufgeführten Rechenregeln erfordern aufgrund ihrer Durchsichtigkeit keinen expliziten Beweis. Es wird angenommen, daß es sich bei den

Zahlen x_r mit ν = 1,2,..., π um Zahlen in der Form von (20) handelt

Reguli:

Die Reihenfolge, in der Front- und Endschneiden durchgeführt wird, ist ohne Bedeutung, d. h.

Regel 2:

Falls Xr* = Xv für alle ν = 1,2,..., η, dann gilt

(X\ + X₂ + .. - +Xn)* =X\+X2+ - -. +X_n-

Regel3:

Wenn x_v»=x„ für ν=2 bis fl, dann gilt

(X1+X2 + X3 + ·-- + X_n), = XwI- X2 + X3 + ·-- +X_n-

Regel 4:

Der Wert von y=(xi+X2+ ··- +Xn)* bleibt unverändert, wenn irgendeines der x„ durch x_r* ersetzt wird.

Mit χ soll die Zahl bezeichnet werden, die dadurch erhalten wird, daß in (20) jedes δ_μ durch sein

5. Pseudopassivität von Adaptoren, die mit
Zweier-Komplement-Arithmetik arbeiten

5.1 Energieneutrale Bausteine

In den Abschnitten 52 und 53 wird die Anwendung der in Abschnitt 4 gewonnenen Ergebnisse auf ideale energieneutrale Bausteine eines WD-Filters untersucht Zirkulatoren brauchen im folgenden nicht weiter berücksichtigt zu werden, da sie, wie sich z.B. aus Fig.5c erkennen läßt, keine arithmetischen Operationen beinhalten. Gyratoren und ideale Transformatoren mit dem Obersetzungsverhältnis —1:1 erfordern nur Multiplikationen mit — 1 und werden daher abgedeckt durch die Regeln 5 und 6 des Abschnittes 43.

Die unter idealen Bedingungen an den Ausgängen eines n-Tor-Paralleladapters auftretenden reflektierten Signale ύο sind gegeben durch

erhalten wird, daß in (20) jedes δ_μ
Komplement ό_μ = 1 - ό_μ ersetzt wird, so daß

+ Σ ä

μ = - k + I

(28)

Die Berechnung dieses Ausdrucks muß mit Vorsicht geschehen, denn für x=x», das heißt, wenn <5μ = 0 für μ = πι bis m+1— 1 mit 1 >0 wird x#x*. Dieses ist leicht einzusehen, wenn (28) mit dem Nachstehenden, aus (21) gewonnenen Ausdruck verglichen wird, gemäß

»=-5	Regel 5:	BI + / - I Γ-4*+ Σ *2". /ι = - Jc + I	(29)	Tür dieses Ergebnis folgt aus	h\ (31)	und (31)
Es gilt			\.l + 2a 'V- + z /I= - (i + I
( -X. x*~ \-x*				1
Der Beweis	— 2"m+1 = 3c» wenn χ* Φ χ = 5c* -+- 2"m+l wenn x* = χ	(30a) (30b)	k^ + Zu 'V- "*" ,< = - k + I
	Regel 6: Es gilt (-χ)* =-x*. Dies kann leicht an Hand von (22) nachgeprüft werden.
und
-.X. = -Λ_

Regel 7:

Die Operation

y=(X|+X₂+ ... +Xn)*

bezeichnet die Modulo-2-Addition der x„ mit \y\ < 1. Falls Xv=x»* für v= 1 bis n, so entspricht y exakt dem Ergebnis, das bei Zweier-Komplement-Addition der χ erhalten wird.

+ ... + x„a„ (32a,b)

λ_%, = 2GJG, G = G, + G₂ + ... + G_n.

(33a, b)

Für die Ausgangssignale eines n-Tor-Serienadapters gelten ebenfalls entsprechend Lit 5 bis Lit 7 die Beziehungen

(34a,b)
(35a,b)

, O₀ = α, + a₂ + ... + a„
Λ_ν = 2RJR, R = R,+R₂+ ...+R_n,

wobei in beiden Fällen die Multiplizierer-Koeffizienten- Oiv die Bedingung

λ, + λ₂ + ... + «„ = 2. (36)

erfüllen.

Ideale Transformatoren mit einem von —1:1 verschiedenen Übersetzungsverhältnis können entweder durch Benutzung eines Zweitoradapters (vgl. Lit. 5 bis Lit. 7) oder unter Verwendung von zwei Multiplizierern (vgl. Abschnitt 6) erhalten werden.

5.2 Adaptoren mit nur einem Multiplizierer

Die in Abschnitt 4 erzielten Ergebnisse lassen sich besonders leicht auf Adaptoren anwenden, die nur einen Multiplizierer enthalten. Es zeigt sich, daß hierfür nur ein geringer zusätzlicher Hardware-Auf wand nötig ist. Dieses Ergebnis ist besonders interessant, wenn man berücksichtigt, daß jeder Adaptor aus Adaptoren aufgebaut werden kann, die nur einen Multiplizierer enthalten.

In einem an sich bekannten Drei-Tor-Paralleladaptor mit einem reflexionsfreien Tor ist einer der Multiplizierer-Koeffizienten Oiv gleich 1, z.B. sei «3=1 (vgl. Fig. 10a).

Aus (36) folgt

λ, + x₂ = 1 . (37)

Unter Berücksichtigung von (5) und (33) kann ohne Beschränkung der Allgemeinheit angenommen werden, daß

0 <.», < V₂. (38)

Die aus (32) abgeleiteten Beziehungen

b_w = c — α, + Ci₁ + «i, b₂₀ = c + a₃ ,

b_M = c + Ci₂ , (39)

c = ■>,(«, - (I₂) (40)

benötigen nur eine Multiplikation. Aus (27) und (39)

15 16

karni somit gefolgert werden, daß Pseudopassivität ,-,._, - - . _w m ■· -

gesichtetistfallsJ^dennachstehendenGleichungen 53 Adapwen mit mehreren Mulüphz.erern

Aufgrund der vorstehenden ausführlichen Behand-

C₁ = (c — U₁ + O₂ + α₃)ί; c₂ — (c + α₃)*; c₃ = (c + a₂)Z lung in 52 sollen im folgenden nur die Ausdrücke für die

5 ftin (27) abgeleitet und einige besondere Aspekte

gehorchen. betont werden. Auch für die folgenden Fälle wird

Daa_vt=a_v für alle ν gilt, erhält man unter Anwendung vorausgesetzt, daß

der Regeln 1,3,4 und 5 (Gleichung 30b) des Abschnittes , .. , . . _A ,.

43 die Gleichungen W*)*und *-(*)· fur alle _V=l bis n.

ίο Für einen Paralleladaptor mit dem abhängigen Tor π c, = [c% - O₁ + O₂ + a₃)*, c₂ = (et + Q₃), c₃ = (c, + O₂)* erhält man aus (32) und (36)

b_vO = a_o-a_v,a₀ = 2a_m + 2j*Jia_v-a_n). (43)

Wenn c; einmal berechnet ist, müssen entsprechend r= ι Abschnitt 43 Zweier-Komplement-Additionen ausge- 15 Falls <x„ der größte der Koeffizienten «, ist, folgt aus

führt werden. (5), (33) und (36)

Die Berechnung von c* muß mit Vorsicht geschehen.

Aus (40) folgt, daß als erstes die Differenz a\ — a₂ exakt 0 < χ „ < 1 für r = 1,2,..., η — 1. (44) bestimmt werden muß. Aus diesem Grunde muß ein

zusätzliches Frontbit zur Verfugung gestellt werden für 20 Aus (43) erhält man die Darstellung der Beziehung (20) dieser Differenz, d. h. r -■ „ k=l, während /=0 noch ausreichend ist Da nur c* in _c _ V< r /_ »-1*I , _η -.Λ ,_4<- , (41) benötigt wird, kann sofort nach der Produktbildung L = ₂ J. (x.\(a\ — a₂) Front- und Endschneiden angewendet werden. Tatsächlich können beträchtliche Vereinfachungen 25 c_v = (c —a_v)*, ι· = 1 bis η, (45b) bei der Berechnung des Produkts vorgenommen

werden, da das Endschneiden das Speichern aller worin c derart derart ist, daß c=c*. Wenn zusätzlich

überflüssigen Bit unnötig macht (vgl. Lit 15) und auf entsprechend Lit. 12 und Lit 13 eines der Tore

Grund des Frontschneidens die höchstwertigen Bit reflexionsfrei ist, z.B. durch «i = l, kann (45) ersetzt

überhaupt nicht berechnet werden müssen. In dem Fall, 30 werden durch daß (38) gültig ist, tritt ein Frontschneiden gar nicht auf.

Für einen Drei-Tor-Serienadapter (vgl. Fi g. 1 Ob) mit Γ r„-1 1 1 *

dem reflexionsfreien Tor 3 erhält man wieder «3 = 1, so ^ci ⁼ η Σ t^a>(^a>· ~ ⁰JJ* \ + ^aJ (46a)

daß (37) und (38) wieder als erfüllt angesehen werden [L=2 J* J

können. Aus (34) folgt 35

c_v, = (c, + a, - a_v)* für i· = 2 bis η. (46b)

fyo = ai -c, b_2a= -α, -a_}+c, b_i0= -a, -a₂,

Aus (45a) und (46a) ist ersichtlich, daß nach jeder C = ^a₀, «ο = <ί+^fl2 + ^α3· Multiplikation Endschneiden nicht sofort angewendet

„.. ,. . .__, _t , _ .. _n .... 40 werden darf.

Fur die in (27) auftretenden Großen c, erhalt man _{Für einen Serienadaptor mit dem entsprechend Lit}. 5

r ,/ «-ι ₌r_ __{a +c}n* bis Lit. 7 abhängigen Tor π erhält man aus (34) und (36)

Ci =-(«!+ «2)*· ' b_ifl = a_v - _Λναο für r = 1 bis η — 1, (47a)

Zur Darstellung von ao benötigt man nun zwei _und zusätzliche Frontbit und wenn (38) gilt, wird im „_i

allgemeinen Frontschneiden von cim allgemeinen nötig. b_M = — O₀ - ^j b^, O₀ = α, + α₂ + ... + a„. (47b,c) Es verbleibt jedoch richtig, daß die zusätzlichen Frontbit ■■ = 1

nicht berechnet werden müssen und daß, wenn et und 50

(-C*), einmal bekannt sind, nur Zweier-Komplement- Man kann somit annehmen, daß auch hier die

Additionen nötig sind. Die Bestimmung von (-c*)_t Beziehung(44)gilt, so daß aus (47) folgt kann entsprechend der Regel 5 erfolgen.

Ein Zwei-Tor-Adaptor (vgl. Fig. 10c) wird am c_v= { a_x, + [- (-»„ao)*]*}*. >- = 1 bis η - 1 (48) einfachsten durch die nachstehenden Gleichungen 55 beschrieben.

C_n = I -(2ao) + a„+ 2j (^vOn)

J*¹

Iy₂O = Si-C c=(x(a2 —ai)

wobei In diesem Fall muß ao gemäß (47c) exakt berechnet

Oi = (R₁-R₂)/(R\ +Ri). bo werden. Ist zusätzlich eines der Tore, z.B. das Tor 1

reflexionsfrei, ist entsprechend «i = 1, so erhält man aus

Aufgrund von (5) gilt hierbei -1 < λ < +1. (48) für c\ und C_n, daß diese ersetzt werden können durch Für die in (27) auftretenden Größen C\ und C₂ erhält

^manaUs(42) _tt ^ ₆₅ C₁=-(^r,C_n^-Ot ₊ O_n+W (^a₀)'

Die hierfür zutreffenden Maßnahmen sind ähnlich

denen für die Erfüllung der Beziehung (41). a^ = a₂ + «.,+ ...+ a„, (I₀ = ^ + «,.

6. Skalierung

Die Skalierung in Wellendigitalfiltern kann z. B. durch das Einfügen idealer Übertrager mit dem Obersetzungsverhältnis n/1 an verschiedenen Stellen eines Bezugsfilters erfolgen, aus dem das WD-Filter abgeleitet wird. Ein idealer Übertrager kann durch ein Wellenfluß-Diagramm realisiert werden, das einem Zwei-Tor-Adaptor, das bedeutet einen Multiplizierer, enthält Im vorliegenden Fall würde dies zu einem nicht realisierbaren Signalflußdiagramm führen. Eine andere in Fig. 11 dargestellte Möglichkeit besteht in der Benutzung von zwei Multiplizierern π und Mn und ist brauchbar (vgL lit 20). Diese Realisierung folgt aus

a, = u_v + fi_vi„, b_v = v_v-R_vi_v, ν = 1 und2. Wenn man

RJR₂ = n² (49)

wählt, anstelle von RJRi=π wie bei der Realisierung mit nur einem Multiplizierer. Die Eliminierung von v\, V₂, /ι und k führt zu

b₂ = ajn

(a,² -

₁ + (a₂* - W)ZR₂ =0.

Um (27) anwendbar zu machen, empfiehlt es sich, in (50) bio und bn anstelle von b\ und b\ zu schreiben.

Die in (27) auftretenden Größen c\ und C₂ werden bestimmt durch

7. Zusätzliche Hinweise

1. Es wurde gezeigt daß für alle Adapter irgendein Multiplizierer λ, der vorzusehen ist so angenommen werden kann, daß |«|<1. Wenn |α|>'/2, hat man hierdurch \ß\<^l/2 entweder für ß = 1 -« oder für β = 1 + λ. Somit werden nur Multiplizierer benötigt deren Koeffizienten den Wert ^xli im Modulus nicht übersteigen. Für Adapter, die auf diese Weise vorgesehen werden, können die Größen c, durch die gleichen Methoden bestimmt werden, wie sie vorstehend erläutert wurden.

2. Es sollte darauf hingewiesen werden, daß die Bedingung (18), von der alle weiteren Bedingungen abgeleitet wurden, nur hinreichend, jedoch nicht notwendig sind. In der Tat kann man erwarten, daß es möglich ist, die Einführung zusätzlicher Pseudo- Passivität auf bestimmte Tore zu beschränken; das bedeutet das Weglassen des Korrekturterms γ_ν [ζ. B. in (27)] hinsichtlich der verbleibenden Tore. Dies ist bereits praktisch erprobt

3. Aus dem gleichen wie unter 2. aufgeführten Grund mag es nicht notwendig sein, überall Maßnahmen gegen die Granulierungssdiwingungen vorzusehen, wenn der Grad des Filters und/oder die Signalwortlänge hinreichend groß sind, und zwar infolge der dem Filter durch die Abschlußwiderstände anhaftenden Pseudopassivität 4. Ebenfalls aus dem in 2. dargelegten Grund ist es oft möglich, die Ausnahme, die in (30b) in der Regel 5 des Abschnitts 42 zum Ausdruck kommt, zu

In einer Wellen-Digitalfilterstruktur können Zweitore nach Gleichung (50) z. B. zwischen zwei aufeinanderfolgenden Adaptoren eingefügt sein, wie es in F i g. 12 schematisch angedeutet ist Das Vorhandensein von zwei statt eines Multiplizierers ist kein wesentlicher Nachteil, da für Skalierungszwecke π gleich einer positiven oder negativen Zweierpotenz sein kann. Die notwendigen Hardware-Operationen sind dadurch besonders einfach.

Selbst dann, wenn π gleich einer Zweierpotenz ist erfordern die Operationen [die (50) erfordert] die Anwendung eines Front- und eines Endschneidens. Das durch (50) definierte Zweitor ist andererseits pseudoverlustlos, denn aufgrund von (49) erhält man

ignorieren.

5. Die Theorie, die vorstehend ausführlich dargelegt wird, beruht auf der Annahme, daß alle TorwiderstäHde positiv sind. Diese Annahme bzw. Voraussetzung ist erfüllt sobald die resistiven Parameter, die den verschiedenen Elementen im ReferenzFilter (Widerstände, Induktivitäten, Kapazitäten, Einheitselemente usw.) positiv sind

6. Im vorstehenden wurden stets nur WD-Zwei-Tore betrachtet Die Betrachtungen und Regeln gelten sinngemäß jedoch auch für WD-Mehrtor-Baustei ne, die eine beliebige Anzahl von verfügbaren Toren aufweisen.

Allgemeines

Um das Verständnis der Erfindung noch zu erleichtern, werden in den Fi g. 13,14,15,16,17 und 18 noch die üblichen Schaltsymbole in Verbindung mit der zugehörigen arithmetischen Operation gegenübergestellt Durch die jeweils zu dem Schaltsymbol mittels der Bezugszeichen gegebenen Beziehungen ergibt sich eine detaillierte Erläuterung.

In den F i g. 19 und 20 ist für einen Drei-Tor-Adaptor gezeigt wie die Korrekturen der Beträge schaltungstechnisch beispielsweise durchführbar sind. Die in diesem Fall erforderlichen Korrekturaddierer sind jeweils in das Tor des Paralleladaptors eingeschaltet aus dem Wellen austreten. Da das Vorzeichenbit jeweils nur auf die niedrigstwertige Stelle des Korrekturaddierers geführt wird, kann ale Eingabe für das Vorzeichen-

bit der Übertragseingang des einzelnen Addierers genommen werden. Dieses Korrekturbit bzw. Vorzeichenbit ist in der F i g. 19 mit γ\, y₂ bzw. γ₃ bezeichnet, je nachdem, um welches Ausgangstor es sich handelt Im übrigen entspricht der Adaptor dem den im Hauptpa tent bzw. den-, eingangs erwähnten Zusatzpatent Zu erwähnen ist noch, daß die Ausgangssignale eines Adaptors sehr oft einen weiteren Adaptor zugeführt werden, an dessen Eingang sich ein Addierer mit unbenutztem Übertragseingang befindet In einem

solchen Fall kann dieser Übertragseingang mit Vorteil aus Einsparungsgründen zur Addition des Korrekturterms x_v verwendet werden. Aufgrund der vorstehend im Abschnitt 5.2 und im Abschnitt 43 gegebenen Regeln läßt sich aus Fig. 19 auch eine weniger Baugruppen

bo erfordernde Schaltung ableiten. Es wird dabei von den Beziehungen

b_i0* = (c* - a_x + O₂ + a₃)*

W = (el + a₃)* >3oi = (c* + O₂)* et = Ma₁ - O₂

ausgegangen. Man erhält hierdurch die in Fig.20

gezeigte Schaltung. Dabei ist von Interesse, daß nur an der für die Addition von a.\ und a2 dienenden Addiererstufe bzw. deren Ausgang eine Erhöhung der Wortlänge um 1 Bit auftreten. VZ bedeutet in dieser Figur, daß es, wie in F i g. 19 nur das Vorzeichenbit dem Korrekturaddierer jeweils zugeführt wird, rfc bedeutet analog zu Fig. 15 eine Front- und Oberschneidestufe. Im übrigen ist hinsichtlich der Symbole auf die F i g. 13 bis 18 zu verweisea Das Symbol -1 bedeutet einen Multiplizierer mit -1, also eine reine Phasenumkehrstufe, die beispielsweise durch eine Modulstufe realisierbar ist An sich sind Additionsstufen mit und ohne Übertrager aus Elektronen-Rechenmaschinen technisch allgemein bekannt Um jedoch auch in dieser Hinsicht das Verständnis zu erleichtern, ist in Fig.22 ein Paralleladdierer für 2 je 4 Bit im Parallelcode aufweisende Zahlen dargestellt zusammen mit dem entsprechenden Schaltsymbol. Wie aus F i g. 22 ersichtlich, werden die einzelnen Bit ό 01, ό 11, ö 21 und ό 31 der ersten Zahl je einem der Addierer zugeführt und auch die vier Bits δ 02, δ 12, δ 22 und δ 32 der zweiten Zahl entsprechend in die vier Additionsstufen eingespeist. In den Ausgängen ist dann im Parallelcode das Ergebnis vierstellig bzw. in Form von 4 Bit abnehmbar. Da bei der Addition zweier Binärzahlen im Einzeladdierer das Ergebnis bzw. die Wortlänge um 1 Bit zunehmen kann, hat jeder Einzeladdierer einen Ausgang Ü„ für diesen Übertrag und auch einen entsprechenden Eingang Ü_e für einen zusätzlich einzuspeisenden Übertrag. Zwischen den vier Addierern sind jeweils der Übertragsausgang mit dem Übertragseingang verbunden und nur im ersten und im letzten Addierer liegen der Übertragseingang und der Übertragsausgang frei zur Verfügung. Es ergibt sich damit ein Schaltsymbol wie es in der F i g. 21 mit angedeutet ist Schaltet man so, wie in der F i g. 22 dargestellt, zwei Addierer Add I und Add2 hintereinander, so kann man durch Verbinden einer der Ausgangsleitungen des Addierers 1 mit dem Übertragseingang des Addierers 2 eine Korrektur des aus Add 2 kommenden Ergebnisses erreichen. Diese Korrektur ist derart, daß bei Auftreten der Binärziffer 1 in der in Rede stehenden Ausgangsleitung des Addierers 1 durch den Übertragseingang bzw. den Übertrag im Addierer 2 das Ausgangssignal des Addierers Add 2 so korrigiert wird, daß es betragsmäßig kleiner ist als es ohne diese Korrektur wäre. Eine solche Schaltung ist vor allem dann notwendig, wenn eine der Ausgangsgrößen b, des Adaptors negativ ist und sichergestellt werden muß, daß bei einer in einen der Eingänge des Adaptors eingegebenen Störung der Adaptor pseudopassiv bleibt

Figurenverzeichnis

F i g. 1 zeigt ein vollsynchrones Wellendigitalfilter; F i g. 2 zeigt ein Verzögerungsglied T, das an ein Tor mit dem Torwiderstand R angeschaltet ist;

F i g. 3 zeigt die Verbindung von zwei Toren λ und μ; Fig.4 zeigt das η-Tor N in Fig. 1, wozu auf die Beschreibungsabschnitte 2 und 3 zu verweisen wäre und einen Bausteinblock N, zu dem auf den Beschreibungsabschnitt 4 zu verweisen wäre;

F i g. 5a zeigt die Darstellung eines QUARLs; F i g. 5b zeigt das der F i g. 5 entsprechende Wellenflußdiagramm;

F i g. 5c zeigt einen Zirkulator, der durch Herausziehen der Verzögerungen in F i g. 5b erreichbar ist;

F i g. 6 zeigt zwei äquivalente Sign Uflußschaltungen, die sich lediglich durch den Eins jhaltungsort der Verzögerungen unterscheiden;

F i g. 7 zeigt ein Wellendigitalfilter mit Verzögerungsgliedern T₃ bis T_n;

Fig.8 zeigt ein Beispiel für unregelmäßig innerhalb einer Periode 7"verteilte Arbeitszeitpunkte;

F i g. 9a zeigt die Überlaufreduzierung einer Zahl b«, auf eine Zahl bv in einem akzeptierbaren Bereich, und zwar mittels einer Sättigungscharakteristik;

Fig.9b zeigt den gleichen Vorgang mittels einer »Modulo-2«-Charakteristik;

Fig. 10a zeigt einen Drei-Tor-Parallel-Adaptor, dessen Tor 3 reflexionsfrei ist;

ίο Fig. 10b zeigt einen Drei-Tor-Serien-Adaptor, dessen Tor 3 reflexionsfrei ist;

F i g. 10c zeigt einen Zwei-Tor-Adaptor; F i g. 11 zeigt einen Transformator mit dem Übertragungsverhältnis n/1 und ein entsprechendes Wellenflußdiagramm, das für R₁ZR₂ = n² erhalten wird;

Fig. 12 zeigt die Einfügung des Transformators mit dem Übersetzungsverhältnis nl\ zwischen zwei Bausteinblöcken;

Fig. 13 bis 18 zeigen den Zusammenhang zwischen den Schaltsymbolen und den jeweiligen arithmetischen Operationen soweit die Schaltsymbole nicht unmittelbar aus dem Hauptpatent vorbekannt sind;

Fig. 19 zeigt einen Drei-Tor-Parallel-Adaptor, der erfindungsgemäß ausgebildet ist;

Fig.20 zeigt eine Abwandlung der Schaltung nach Fig. 19;

Fig.21 zeigt einen Addierer in Parallel-Code-Ausführung für zwei vierstellige Binärzahlen;

F i g. 22 zeigt die Verwendung von Addiererstufen nach F i g. 21 zur Betragsveränderung des Ergebnisses.

Hierzu 8 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Digitales Rechnerfilter für elektrische Signale mit wenigstens einem, von Verzögerungselementen freien Schaltungsabschnitt in Form einer Mehrtorschaltung, bei der jedem der Tore ein positiver Torleitwert und zum jeweiligen Arbeitszeitpunkt eine Eingangsgröße und eine Ausgangsgröße zugeordnet sind und, abgesehen von Ein- und Ausgangstoren, an die Tore Verzögerungselemente angeschlossen sind, dadurch gekennzeichnet, daß in der Mehrtorschaltung Schaltungen zum Runden bzw. Schneiden und zur eventuellen Überlaufkorrektur der die Signalgrößen darstellenden Zahlen derart ausgebildet sind, daß die zu jedem Zeitpunkt t_m von jedem Schaltungsabschnitt aufgenommene Pseudoleistung