DE2420004A1 - Analogspeicheranordnung - Google Patents

Description

PATE NTAN WALTS DIPL.-ING. JOACHIM K. ZENZ · DIPL.-ING. FRIEDRICH G. HELBER

ESSEN-BREDENEY · ALFREDSTRASSE 383 · TELEFON: (02141) 47 26 87 TELEGRAMMADRESSE: EL.ROPATENTE ESSEN

Aktenzeichen: NeUaniHelQUng Commerzbank, Essen Kto. 151 6202 Postscheckkonto Essen Nr. 76 67

Name d. Anm.: Reticon Corporation

Mein Zeichen: R 64 Datum 19. April 1974

Reticon Corporation, Mountain View, Kalifornien, U.S.A.

Analogspeicheranordnung

Die Erfindung bezieht sich auf Speiehereinrichtungen, und insbesondere auf Speicher für Analogsignale, einschließlich Verzögerungsleitungen o.dgl.

Auf dem Gebiet der Elektronik gibt es zahllose Anwendungsfälle für einen Speicher für analoge Signale. Viele dieser Anwendungsfälle erfordern nur eine kurzzeitige oder temporäre Speicherung eines Analogsignals, so z.B. Verzögerungsleitungen oder Anwendungen, bei denen die Expansion oder Kompression eines besonderen Signals erforderlich ist.

Nach dem Stande der Technik gibt es viele Methoden und Einrichtungen zum Speichern analoger Signale. Darunter befinden sich Einrichtungen, die ein analoges Signal abtasten, jedes Signal in Digitalform umsetzen und danach die digitale Information in Speichereinrichtungen, wie Schieberegistern speichern,, Da-S Analogsignal wird durch Umsetzen der gespeicherten digitalen Information wiederum

^z/be 409845/0877

in die Analogform reproduziert. In jüngster Zeit wurden Versuche gemacht, ladungsgekoppelte Einrichtungen verwendende Verzögerungsleitungen o.dgl. herzustellen.

Der Erfindung liegt die Aufgabe zugrunde, eine dynamische Speichereinrichtung für die temporäre Speicherung einer analogen Information anzugeben, die eine besonders große Zahl von Anwendungsmöglichkeiten besitzt. Neben dem zeitweiligen Speichern einer analogen Information soll auch die Möglichkeit geschaffen werden, das gespeicherte Signal mit einer gegenüber der Eingabegeschwindigkeit unterschiedlichen Ausgabegeschwindigkeit auszulesen, um dadurch eine Signalkorapression oder -dehnung hervorzurufen. Außerdem soll der Speicher als Verzögerungsleitung mit variabler Verzögerungszeit verwendbar sein.

Erfindungsgemäß ist zu diesem Zweck vorgesehen, daß das analoge Signal in mehreren Kondensatoren gespeichert wird, denen das Speicher-Eingangssignal sequentiell zugeführt wird. In bevorzugter Ausführungsform findet zur sequentiellen Ankopplung des Eingangssignals an die Kondensatoren ein Schieberegister Verwendung, und MOS FET's dienen als Schalter zur Kopplung der Kondensatoren mit der Eingangsleitung. In Weiterbildung der Erfindung ist ein zweites Schieberegister zur sequentiellen Ankopplung der Kondensatoren an eine Ausgangsleitung vorgesehen, wobei die in den Kondensatoren gespeicherte Information bei einer von der Speicher-Eingabefrequenz abweichenden Ausgabefrequenz ausgelesen werden kann. Dadurch kann die gespeicherte Information komprimiert, gedehnt, verzögert oder in anderer Weise gesteuert ausgegeben werden.

In bevorzugter Ausführungsform ist die gesamte Speichereinrichtung unter Verwendung der MOS—Technologie hergestellt, wobei pn-Übergänge als Kapazitäten verwendet werden.

409845/0877

In der Zeichnung sind Ausführungsbeispiele der Erfindung dargestellt« Es zeigen:

Fig. 1 ein Ausführungsbeispiel des beschriebenen Speichers, bei dem ein einziges Schieberegister als Schalteinrichtung zum sequentiellen Ankoppeln der Speicherzellen sowohl an die' Eingabeleitung als auch an die Ausgabeleitung dient;

Fig„ 2 ein gegenüber Fig« 1 abgewandeltes Ausführungsbeispiel , bei dem zwei Schieberegister verwendet werden, wodurch die Information mit unterschiedlichen Geschwindigkeiten eingegeben und ausgegeben werden kann;

Fig. 3 ein anderes Ausführungsbeispiel des beschriebenen Speichers mit einem einzigen Schieberegister und einem jeder Speicherzelle zugeordneten SteuertransJ-stor;

Fig« 4 ein anderes Ausführungsbeispiel des Speichers nach Fig_e 3 mit einem getrennten Schieberegister zum Auslesen der Information aus dem Speicher; und

Fig. 5 eine alternative Ausfuhrungsform des beschriebenen Speichers, bei der zwei Kondensatorbatterien und eine Schalteinrichtung zum abwechselnden Ein- und Auslesen eines Signals über eine einzige Leitung vorgesehen sind

Aus der nachfolgenden Beschreibung wird deutlich, daß der beschriebene Speicher auch aus elektrischen Einzelkomponenten aufgebaut werden kann« Bei dem bevorzugten Ausführungsbei^piel wird der Speicher jedoch als integrierte Schaltung und insbesondere mit Hilfe der MOS-Technologie hergestellt»

Das in Fig. 1 dargestellte Ausführungsbeispiel weist ein Schieberegister 10 und eine Vielzahl von Speicherzellen wie die Zelle mit den MOS Feldeffekttransistoren 18 und und dem Kondensator 14 auf» Jede der Speicherzellen

409845/0877

umfaßt einen MOS—Eingangstransistor, wie die Transistoren 19, 20, 21, 22 und einen Ausgangsfeldeffekttransistor, wie die Transistoren 18, 31, 32 und 33 . In jeder Zelle sind die Eingangs- und Ausgangsfeldeffekttransistoren, z.B. die Transistoren 19 und 18, in Reihe geschaltet. Ein Kondensator, wie die Kondensatoren 14, 15, 16 und 17, ist an die Verbindung zwischen jedem der Eingangs- und Ausgangstransistoren angekoppelt» Ein Anschluß jedes der Eingangstransistoren ist mit einer gemeinsamen Eingabeleitung 24 verbunden. Die Leitung 24 führt zu einer Eingabeeinrichtung 11, die irgendeine Einrichtung zur Entwicklung des analogen Signals oder eines anderen im Speicher zu speichernden Signals sein kann. Ein Anschluß jedes der Ausgangstransistoren ist mit einer gemeinsamen Ausgangsleitung 12 gekoppelt. Die Gate-Elektroden der Eingangs- und Ausgangstransistoren sind mit Steuerleitungen 26, 27, 28 bzw. 29 verbunden. Diese Leitungen sind mit dem Schieberegister verbunden. Jede Steuerleitung steuert den Informationsfluß in eine zelle und aus einer anderen Zelle. So ist beispielsweise die Leitung 26 mit der Gate-Elektrode des Transistors

19 und auch mit der Gate-Elektrode des Transistors 31 verbunden. In ähnlicher Weise ist die Leitung 27 mit der Gate-Elektrode des Eingangstransistors 20 der die Transistoren

20 und 31 und den Kondensator 15 enthaltenden Speicherzelle und mit der Gate-Elektrode des Ausgangstransistors 32 verbunden, der zu der die Transistoren 21 und 32 sowie den Kondensator 16 umfassenden Zelle gehört.

Anstelle der gemäß Darstellung in Fig. 1 an das Schieberegister 10 angeschalteten vier Speicherzellen kann irgendeine beliebige andere Zahl solcher Zellen mit dem Schieberegister 10 verbunden werden, wobei die Leitungen 34 und 35 mit benachbarten Speicherzellen gekoppelt werden.

Bei dem Ausführungsbeispiel gemäß Fig_o 1 arbeiten alle Feldeffekttransistoren als Schalter, d.h. sie sind entweder

A09845/0877

leitend oder nichtleitend. Daher können andere Schalteinrichtungen anstelle dieser Transistoren verwendet werdenο In bevorzugter Ausführung ist der gesamte Speicher gemäß Fig«, 1 auf einem einzigen Chip oder Substrat unter Verwendung der MOS-Technologie hergestellt. Es finden übliche Feldeffekttransistoren Verwendung, und die Kondensatoren 14, 15, 16 und 17 können übliche Kondensatoren oder vorzugsweise pn-Übergänge sein.

Das Schieberegister 10 ist derart wirksam, daß es ein Signal sequentiell an die Steuerleitungen 26, 27, 28 und 29 anlegt. So wird ein Signal .beispielsweise zuerst an die Leitung 26 angelegt, so daß die Transistoren 19 und 31 leitend werden; nachdem das Signal von der Leitung abgenommen worden ist, wird · es an die Leitung 27 angelegt, wodurch die Transistoren 20 und 32 leitend werden.

Schieberegister sind bereits in ähnlichen Anwendungsfällen, insbesondere in Verbindung mit Photoabtastanordnungen verwendet worden, bei denen das Schieberegister als Abtastgenerator arbeitet. Es kann eines von vielen verschiedenen Schieberegistern Verwendung finden, so z.B. ein Schieberegister, das zwei komplementäre Zeitgabesignale, die in Fig» 1 mit φΐ und φ2 dargestellt sind, benötigt. Das Schieberegister wird dadurch betätigt, daß ein Einzelbit, z.B. eine "1" an das Register angelegt wird, und dieses Bit schaltet das SchReregister derart weiter, daß die Steuerleitungen 26, 27, 28 und 29 nacheinander angesteuert werden„ Zum Stande der Technik in Bezug auf derartige Register wird beispielsweise auf Operation and Application of MOS Shift Registers, "Computer Design", Februar 1971, Seiten 58 bis 62, von Hoff und Mazor und auf Low-Frequency Operation with Dynamic Shift Registers, "Electronic Products Magazine", August 1972, Seiten 57 bis 59, von Johnson, verwiesene

Die Funktion der Schaltung gemäß Fig_o 1 ergibt sich aus der Figur. Ein von der Eingabeeinrichtung 11 auf der

409845/0877

Leitung 24 entwickeltes Analogsignal wird in den Kapazitäten, z.B. 14, 15, 16 und 17 gespeichert. Es sei ferner angenommen, daß Zeitgabesignale φΐ und φ2 sowie ein Startsignal an das Schieberegister 10 angelegt wurden_o Diese Signale rufen sequentiell auf den Steuerleitungen 26, 27, 28 und 29 in der bei Photodiodenanordnungen üblichen Weise Spannungen hervor= Ein auf der Leitung 26 anstehendes Signal mächt die Transistoren 19 und 31 M.tend. Wenn der Transistor 19 leitend ist, so wird ein Abtastwert oder ein Teil des auf der Leitung 24 anstehenden Analogsignals in der Kapazität 14 in Form einer elektrischen Ladung gespeicherte Es ist zu beachten, daß zu der Zeit, in der der Transistor 19 leitend ist, auch der Transistor 31 Strom führt und dadurch zuvor im Kondensator 15 gespeicherte Ladung auf die Aus gangs leitung 12 abgibt«, Nachdem die Spannung von der Leitung 26 abgenommen und von dem Register an die Leitung 27 angelegt ist, wird das Analogsignal auf der Leitung 24 als nächstes abgetastet und im Kondensator 15 gespeichert, da der Transistor 20 leitend ist» Zu diesem Zeitpunkt sind die Transistoren 19, 21 und 22 gesperrte Ferner ist zu diesem Zeitpunkt der Transistor 32 leitend, und eine zuvor im Kondensator 16 gespeicherte Ladung wird auf die Ausgangsleitung 12 abgegeben. Dieser Vorgang wiederholt sich, bis jede, mit dem Schieberegister verbundene Steuerleitung angesteuert wurde und die ihr zugeordnete Speicherzelle zum Abtasten des auf der Leitung 24 anstehenden Eingangssignals veranlaßt hat.

Im Betrieb wird das Schieberegister derart zum Umlauf gebracht, daß nach Ansteuerung der letzten Steuerleitung des Schieberegisters ein neuer Startimpuls an das Schieberegister angelegt wird,der die erste Steuerleitung im Schieberegister ansteuert. Dies kann in einfacher Weise durch Verwendung eines wieder umlaufenden Schieberegisters oder eines Ringzählers erfolgen₀ Wenn der in Fig. 1

409845/0877

dargestellte Speicher N Steuerleitungen und N Speicherzellen aufweist, so wird das an die Leitung 24 angelegte Analogsignal auf der Leitung 12 mit einer Zeitverzögerung entsprechend N/f ausgelesen, wobei f die Frequenz ist, mit der das SchMieregister die zu den Speicherzellen führenden Steuerleitungen ansteuert. Bei der Ausführung gemäß Fig. 1 ist die Frequenz, mit der das in den Kapazitäten gespeicherte Signal ausgelesen wird, gleich der Frequenz, mit der das Signal in den Speicher eingelesen wird, da beide Frequenzen von einem einzigen Schieberegister 10 und den komplementären Taktsignalen £l und φ2 gesteuert werden_o

Der Speicher gemäß Fig_o 1 ist besonders zweckmäßig und billig herzustellen, wenn die MOS-Technologie verwendet wird. Die in Fig. 1 dargestellten Feldeffekttransistoren haben als Schalter eine besonders große Effizienz. Äußerndem können wegen der bei MOS-Schaltungen geringen Leckströme die zum Speichern des Analogsignals verwendeten Kapazitäten, z_oB. die Kondensatoren 14, 15, 16 und 17 derart hergestellt werden, daß während jedes Zyklus' nur vernachlässigbare Ladungsmengen verloren gehen. Die MOS-Technologie ermöglicht auch die Herstellung der in Fig. 1 dargestellten Speicheranordnung mit Hunderten von Speicherzellen auf einem relativ kleinen Substrat oder Chip.

Bei dem Speicher gemäß Fig. 1 sollten zum genauen Reproduzieren des gespeicherten Signals die Kapazitäten linear sein, d.h. Q = CV. Soweit pn-Übergänge verwendet werden, kann ein begrenzter Spannungsbereich derart benutzt werden, daß die Kapazitäten in einem relativ linearen Bereich wirksam sind.Eine abgewandelte Ausführungsform des Speichers ist in Fig. 2 dargestellt; sie weist zwei Schieberegister 40 und 42 auf.Wie im Falle des Ausführungsbeispiels nach Fig. 1 können andere Schalteinrichtungen anstelle der Schieberegister verwendet werden. Die Ausführungsform nachFig. 2 weist auch eine

409845/0877

Eingabeeinrichtung 44 auf, die mit einer Eingabeleitung 46 verbunden ist«, Ferner ist eine Ausgangsleitung 47 vorgesehen. Es finden wiederum mehrere Speicherzellen Verwendung, von denen jede zwei in Reihe liegende Schalter und einen an einer Verbindungsstelle dieser Schalter angeschalteten Speicherkondensator aufweist. Bei dem bevorzugten Ausfiihrungsbeispiel weist jede Zelle zwei Feldeffekttransistoren, Z₀B₀ die Transistoren 50 und 55 mit einem pn-übergang 60 auf, der mit der Verbindung dieser Transistoren gekoppelt ist- Die anderen Zellen im Speicher weisen Transistoren 51 und. 56. und einen Übergang 61; Transistoren 52 und 57 und einen Übergang 62; und Transistoren 53 und 58 und einen Übergang 63 auf.

Ein Anschluß des Transistors 50 ist mit der Eingangsleitung 46 verbunden, während der andere Anschluß des Transistors 50 an einen Anschluß des Transistors 55 und einen Anschluß des Übergangs 60 angeschaltet ist. Der andere Anschluß des Übergangs 60 ist mit Erde verbunden, und der andere Anschluß des Transistors 55 liegt an der Ausgangsleitung 47_o Die Gate-Elektrode des Transistors 50 ist über eine Steuerleitung mit dem Schieberegister verbunden, während die Gate-Elektrode des Transistors 55 über' dne andere Steuerleitung an das Schieberegister 42 angeschaltet ist. Jede der anderen Speicherzellen in der Anordnung ist mit den Schieberegistern 40 und 42 und der Eingangsleitung 44 sowie der Ausgangsleitung 47 in gleicher Weise verbundene

Wie im Falle des Ausführungsbeispiels gemäß Fig. 1 ist auch die Speicheranordnung gemäß Fig. 2 vorzugsweise unter Verwendung der MOS-Technologie hergestellt, und das zum Einlesen dienende Schieberegister 40 _r das zum Auslesen dienende Schieberegister 42 und. .die Speicherzellen sind auf einem einzigen Siliziumsubstrat aufgebaut. Es ist zu erkennen, daß anstelle der in Fig. 2 dargestellten vier Speicherzellen in der Speicheranordnung eine beliebige Zahl von Speicherzellen verwendet werden

409845/0877

kann, wobei alle Speicherzellen mit der Eingangsleitung und der Ausgangsleitung sowie mit den Schieberegistern 42 und 40 in gleicher Weise wie die in Fig. 2 dargestellten Speicherzellen verbunden sind.

Im Betrieb wird die Information in die Speicherkapazitäten 60, 61, 62 und 63 in der gleichen Weise wie bei der Speicheranordnung gemäß Fig» 1 eingelesen. Das heißt, die mit dem Schieberegister 40 und der Gate-Elektrode des Transistors 50 verbundene Steuerleitung lädt zuerst den Übergang 60 mit einem Teil des Eingangssignals auf, worauf ein Teil des Eingangssignals zur Ladung des Übergangs 61 verwendet wird, wenn der Transistor 51 leitend ist« Danach laden die folgenden Teile des Eingangssignals in leitendem Zustand der Transistoren 52 bzw. 53 die Übergänge 62 bzw_o 63 nacheinander auf. Wenn die Information oder das im Speicher gespeicherte Signal aus dem Speicher ausgelesen werden soll, macht das Schieberegister 42 zunächst den Transistor 55 leitend, wobei die im Übergang 60 gespeicherte Ladung auf die Ausgangsleitung 47 übertragen werden kann; danach wird der Transistor 56 leitend und überträgt die zuvor im Übergang 61 gespeicherte Ladung auf die Ausgangsleitung 47«, In ähnlicher Weise wird die in den Übergängen 62 und 63 gespeicherte Ladung nacheinander und sequentiell auf die Ausgangsleitung 47 übertragen.,

Der Speicher gemäß Fig_o· 2 hat den Vorteil, daß Information mit einer Geschwindigkeit bzw_o Frequenz in die Speicherzellen eingelesen und mit einer zweiten Geschwindigkeit oder Frequenz aus den Speicherzellen ausgelesen werden kann. Gemäß Darstellung in Fig» 2 wird das Schieberegister 40 von Zeitgabe- bzwo Taktsignalen pl und φ2 gesteuert, während das Schieberegister 42 von Taktsignalen φ3 und φ4 gesteuert wird«, Die Taktsignale, welche das dem Einlesen dienende Schieberegister steuern, können eine höhere oder niedrigere Frequenz als die das Auslese-Schieberegister steuernden Taktsignale haben«, Wenn das das Schiebe-

409845/0877

register 42 treibende Taktsignal eine höhere Frequenz als das zum Steuern des Schieberegisters 40 dienende Taktsignal hat, so wird die im Speicher gespeicherte Information beim Auslesen aus dem Speicher komprimiert. Andererseits werden die Ausgangsdaten expandiert, wenn das an das Auslese-Schieberegister 42 angelegte Taktsignal eine niedrigere Frequenz als das zum Steuern des Einlese-Schieberegisters 40 benutzte Taktsignal hat. Verzögerungen können bei dem in Fig. 2 dargestellten Speicher auch dadurch erreicht werden, daß das Auslöse-Schieberegister 42 mit einer besünmten verzögerung nach dem Start des Schieberegisters 40 ausgelöst wird. Da das Signal oder die Information in Form einer Ladung von Kapazitäten gespeichert wird, ist die maximal erzielbare Verzögerungszeit von den den Speicherkapazitäten zugeordneten Streu- bzw» Leckströmen begrenzt.

In Fig. 3 ist ein anderes Ausführungsbeispiel der Speicheranordnung mit einem einzigen Schieberegister 70 dargestellt. Dieses Schieberegister wird sowohl zum Einlesen der Information in den Speicher als auch zum Auslesen der Information ähnlich dem Schieberegister 10 in Fig. 1 verwendet» Der Speicher gemäß Fig. 3 weist eine Eingabeeinrichtung 72 auf, die mit einer Eingabeleitung 73 und einer Ausgangsleitung 75 verbunden ist» Ferner sind eine gemeinsame Leitung 76, die eine Erdleitung oder eine auf einem festen Potential liegende Leitung sein kann, und eine Leitung 71 vorgesehen, welche auf einem Potential V_DD liegt. Jede der Speicherzellen weist einen Schalter und eine mit diesem in Reihe liegende kapazitive Speichereinrichtung auf, wobei die Reihenschaltung zwischen der Eingangsleitung 73 und der gemdnsamen Leitung 76 liegt. In bevorzugter Ausfuhrungsform sind diese Bauelemente als Feldeffekttransistor 79 und pn-übergang 83 ausgestaltet. Zusätzlich weist jede der Zellen einen Steuertransistor und einen mit diesem in Reihe zwischen der Leitung 71 und der Ausgangsleitung

409845/0877

liegenden Schalter auf. Diese Elemente sind als Feldeffekttransistor 90 und Feldeffekttransistor 86 dargestellt. Die Gate-Elektrode des Transistors 86 liegt zusammen mit der Gate-Elektrode des Transistors 78 (der zur benachbarten Zelle gehört) an einer gemeinsamen Steuerleitung, welche an das Schieberegister 70 angeschlossen ist_o Die Gate-Elektrode des Transistors 90 ist an den Verbindungsahschluß zwischen dem Tansistor 79 und dem pn-übergang 83 angeschaltet. Eine weitere vollständige Speicherzelle ist gemäß Fig. 3 durch die Transistoren 80, 87 und 91 und den übergang 84 gebildet. Zwei Teilzellen sind in Fig. 3 in Form des Transistors 78 und des Übergangs 82 sowie der Transistoren 88 und 92 dargestellt. Wie in den zuvor erläuterten Ausführungsbeispielen sind nur wenige Speicherzellen dargestellt, und es liegt auf der Hand, daß irgendeine Zahl von Speicherzellen über Steuerleitungen an das Schieberegister angekoppelt werden kann* Der Speicher gemäß Fig. 3 kann auf einem einzigen Siliziumchip unter Verwendung der bekannten MOS-Technologie aufgebaut werden.

Bei Betrieb des Speichers gemäß FJg . 3 arbeiten die mit den pn-Übergängen in Serie geschalteten Transistoren, z.B. der Transistor 79, als Schalter, und die Transistoren 86, 87 bzw. 88 arbeiten in ähnlicher Weise als Schalter. Die Transistoren 90, 91 und 92 arbeiten als Transistoren, und zwar vorzugsweise im linearen Bereich, wobei ihr Leitungszustand zwischen ihren Anschlüssen eine Funktion der an ihren Gate-Elektroden anliegenden Spannung ist. Im Betrieb ^T-«rden - wie bei den zuvor beschriebenen Ausführungsbeispielen - die verschiedenen Steuerleitungen zum Schieberegister 70 sequentiell angesteuert, wodurch ein Informationsfluß von der Eingangsleitung 73 auf die kapazitiven Speichereinrichtungen in Form der pn-Übergänge 82, 83 und 84 sequentiell ausgelöst wird.

A09845/0877

Die in jedem der Übergänge gespeicherte Ladungsmenge bestimmt die Größe des Stroms durch jeden der mit den Übergängen verbundenen Steuertransistoren. So bestimmt beispielsweise die im Übergang 83 gespeicherte Ladungsmenge den durch den Transistor 90 fließenden Strom, wenn der Transistor 86 (der als Schalter betrieben wird) leitend gemacht ist_o Die Information wird aus dem in Fig. 3 dargestellten Speicher durch einen Steuerbefehl vom Schieberegister 70 ausgelesen. Während die Information von der Eingangsleitung 73 über den Transistor 79 in den Übergang 83 eingelesen wird, wird daher die zuvor im Übergang 84 gespeicherte Ladung aus der Zelle ausgelesen, da diese Ladung den Leitungszustan d zwischen der Leitung 71 und der Auggangsleitung 75 über die Transistoren 87 und 91 bestimmt. Daher wird die Information im Speicher um eine Zeit verzögert, die gleich der vom Schieberegister zur Beendigung eines Zyklus¹ erforderlichen Zeit ist (wie im Falle der Ausführungsform nach Fig. 1).

Das Ausführungsbeispiel gemäß Fig. 3 hat ebenso wie das Ausführungsbeispiel gemäß Fig. 4 gegenüber den Ausführungsbeispielen nach den Fig. 1 und 2 den Vorteil, daß das gespeicherte Signal über den Steuertransistor (z.B. Transistoren90 und 91) als Spannung abgetastet wird. Das Ausgangssignal aus jeder Zelle kann zum Eingangssignal selbst dann proportional gemacht werden, wenn der zur Ladungsspeicherung verwendete Kondensator nicht-linear ist. Außerdem kann die Ausgangsspannung über einem einfachen Widerstand gemessen werden, so daß der bei anderen Ausführungsbeispielen erforderliche Stromverstärker entfallen kann«,

In Fig. 4 ist ein Ausführungsbeispiel ähnlich demjenigen gemäß Fig_o 3 dargestellt, wobei jedoch zwei Schieberegister Verwendung finden, die mit Einlese-Schieberegister 95 und Auslese-Schieberegister 96 bezeichnet sind. Die

409845/0877

Speicherzellen bei dem Ausfiihrungsbeispiel gemäß Fig. 4 sind ähnlich den Speicherzellen gemäß Ausführung nach Fig_o 3 aufgebaut, mit der Ausnahme, daß die mit den Steuertransistoren (welche das Auslesen der Information aus der Zelle bewirken) in Reihe liegenden Transistoren mit dem Auslese-Schieberegister 96 verbunden sind. Eine der Speicherzellen weist einen mit dem Transistor 110 in Reihe geschalteten Steuertransistor 118 auf, wobei diese Reihenschaltung zwischen der Spannungsquelle V_DD (Leitung 102) und der Video-Ausgangsleitung 100 liegt» Diese Zelle weist ferner einen Transistor 106 auf, welcher die Information von der Video-Eingangsleitung 99 auf die kapazitive Speichereinrichtung, den pn-übergang 114 überträgt. Die Gate-Elektrode des Transistors 110 ist mit dem Auslese-Schieberegister 96 verbunden und bewirkt bei Ansteuerung durch das Schieberegister 96 das Auslesen der Information aus der ZeIIe₈ Die Gate-Elektrode des Transistors 106 ist mit dem Einlese-Schieberegister 95 verbunden; bei Ansteuerung dieser Gate-Elektrode durch das Schieberegister 95 wird Information von der Leitung 99 auf den pn-übergang 114 übertragene Zwei weitere Zellen sind in Fig. 4 dargestellt, von denen eine die Transistofen 107, 111 und 119 sowie den Übergang 115 und die andere die Transistoren 108, 112 und 120 sowie den pn-übergang 116 aufweisen. Diese anderen beiden Zellen sind mit den Registern 95 und 96 und den Leitungen 99, 100, 102 und 103 in der gleichen Weise wie die zuvor beschriebene Zelle verbunden. Wie im Falle aller anderen Ausführungsbeispiele kann auch bei diesem Speicher eine beliebige Anzahl von Zellen verwendet werden, und der Gesamtspeicher wird vorzugsweise auf einem einzigen Siliziumsubstrat aufgebaut.,

Die Funktion des in Fig« 4 dargestellten Speichers ist ähnlich derjenigen des Speichers nach Fig. 3, mit der Ausnahme, daß das Ausgangssignal von dem Schieberegister

A098A5/0877

96 gesteuert wird.Es sei angenommen, daß ein Eingangssignal an die Leitung 99 angelegt wird. Dieses Signal wird zu den pn-Übergangen 114, 115, 116 usw. übertragen, wenn das Schieberegister 95 die Transistoren 106, 107 und 108 nacheinander leitend werden läßt. Die in diesen pn-Übergangen gespeicherte Information kann, aus den kapazitiven Speichereinrichtungen über die Leitung.IQO ausgelesen werden, wenn das Schieberegister: 96 die Transistoren 110, 111, 112 usw. nacheinander durchsteuert. Der Leitungszustand zwischen der Spannungs— quelle V_DD (Leitung 102) und der Leitung 100 wird von den Steuertransistoren 118, 119 und 120 gesteuert. Der Leitungszustand dieser Transistoren ist eine Funktion der in den mit ihnen gekoppelten pn—Übergängen gespeicherten Ladungsmenge.

Das.. Ausführungsbeispiel gemäß Fig. 4 ist besonders zweckmäßig bei Fernsehsystemen verwendbar, bei denen beispielsweise Videosignale von einem Band abgenommen und in ein Fernsehsystem, z.B. einen üblichen Fernsehempfänger eingekoppelt werden. Es sei angenommen, daß die auf dem Band gespeicherte Information zur Leitung 99 übertragen und das Schieberegister 95 mit dem Antriebsmotor des Magnetbandgeräts synchronisiert ist, was als "Α-sync" dargestellt ist. Wie bei Video-Aufzeichnungsgeräten üblich, ist das vom Band abgenommene Videosignal infolge (Sleichlaufschwankungen verzerrt. Nach bekannten Methoden wurden besondere Einrichtungen vorgesehen, um dieses Problem zu: beherrschen; diese Einrichtungen waren jedoch kompliziert und wesentlich kostspieliger als der in Fig. 4 dargestellte Speicher.

Zur Kompensation von Gleichlaufschwankungen mit der Speicheranordnung gemäß Fig_o 4 wird das Auslese-Schieberegister 96 mit dem Fernsehsystem, z.B. mit dem horizontalen Ablenkgenerator, bei "B-sync" synchronisiert. Dieses Synchronisationssignal (B-sync) ist von dem A-sync-Signal

409845/0877

vollständig unabhängig, obwohl es angenähert die gleiche Frequenz hat. Bei der Verwendung des Speichers nach Fig. 4 zur Kompensation von Gleichlaufschwankungen kann der Speicher genügend Speicherkapazität haben, um eine einzige Standartzeile der Videoinformation zu speichern. Etwa 630 Speicherzellen reichen für diesen Zweck aus. Wenn etwa die Hälfte einer Einzelzeile der Videoinformation aus dem Rekorder in die Speicherzellen eingelesen ist, wird das Auslese-Schieberegister 96 angesteuert, worauf die Zeile mit einer vom B-sync-Signal gesteuerten Geschwindigkeit ausgdesen wird. Bei dieser Betriebsweise kann das B-sync-Signal dem A-sync-Signal um eine halbe Zeile zeitlich vor- oder nachlaufen. Diese Zeitdifferenz reicht bei vielen Anwendungsfällen zur Kompensation von GleichlaufSchwankungen aus.

In Fig. 5 ist ein weiteres Ausführungsbeispiel des Speichers dargestellt, bei dem eine einzige Leitung zum Einlesen der Information und zum Auslesen aus den Speicherzellen verwendet wird» Leitungen 127 und 128 wirken abwechselnd als Eingangs- und Ausgangsleitungen. Mehrere Speicherzellen sind mit der Leitung 127 gekoppelt und weisen jeweils eine Schalteinrichtung und eine kapazitive Speichereinrichtung auf. Eine derartige Zelle ist in Form eines mit einem pn-übergang 137 in Reihe liegenden Feldeffekttransistors 130 dargestellt. Ein Anschluß des pn-Übergangs 137 ist mit einer gemeinsamen Leitung 144 verbunden, und ein Anschluß des Transistors 130 ist mit der Leitung 127 gekoppelt. Die Gate-Elektrode des Transistors 130 ist über eine Steuerleitung mit dem Schieberegister 122 verbunden. Die anderen zwischen der Leitung 127 und der gemeinsamen Leitung 144 liegenden Speicherzellen weisen einen Transistor 131 und einen pnübergang 138 sowie einen Transistor 132 und einen pnübergang 139 auf. Eine weitere Gruppe von Speicherzellen liegen zwischen der Leitung 128 und der gemeinsamen Leitung 144. Diese Speicherzellen werden vom Schieberegister

409845/0877

123 gesteuert. Diese Zellen sind ähnlich den zuvor beschriebenen Zellen aufgebaut und umfassen einen als Schalter betriebenen Feldeffekttransistor und einem als Ladungsspeicher dienenden pn—Übergang. Eine derartige Zelle weist einen Transistor 133 auf, der mit einem Anschluß an der Leitung 128 und mit einem anderen Anschluß an den pn-übergang 140 angeschaltet ist. Der andere Anschluß des pn-Übergangs liegt an der gemeinsamen Leitung 144_o Die anderen, mit der Leitung 128 verbundenen Speicherzellen weisen einen Transistor 134 mit zugehörigem pn-übergang 141 und einen Transistor 135 mit zugehörigem pn-übergang 142 auf. Die Gate-Elektroden der Transistoren 133, 134, 135 sind mit dem Schieberegister 123 verbunden.

Ein doppelpoliger Hebelumschalter 124 wird zum abwechselnden Verbinden der Eingangsleitung 125 mit den Leitungen 127 und 128 und zum alternierenden Verbinden der Ausgangsleitung 126 mit den Leitungen 127 und 128 verwendet. Dieser Schalter ist bei dem bevorzugten Ausführungsbeispiel ein integriertes Schaltungselement, das auf demselben Substrat wie die Schieberegister 122 und 123 und die Speicherzellen aufgebaut ist.

Zur Erläuterung der Funktionsweise sei zunächst angenommen, daß der Schalter 124 in der dargestellten Stellung ist und daß die Information über die Leitung 125 zur Leitung 127 übertragen wird. Es sei ferner angenommen, daß an dem Schieberegister 122 Taktsignale und auch ein Startsignal angelegt sind. Diese Signale machen zunächst den Transistor 130 leitend und überführen danach sequentiell die Transistoren 131, 132 und alle anderen mit dem Schieberegister 122 verbundenen Transistoren in die leitenden Zustände. Sobald dies eintritt, wird das Eingangssignal sequentiell zu den pn=Übergangen, z.B. den Übergängen 137, 138, 139 übertragen und dort abgespeichert. Wenn der Schalter 124 nach dem Speichern des Eingangssignals in diesen

409845/0877

pn-Übergangen umgeschaltet wird, wobei die Eingangsleitung 125 mit der Leitung 128 verbunden wird, so
wird die Ausgangsleitung 126 an die Leitung 127 angeschaltet ο In dieser Stellung kann ein neues Eingangssignal unter Einfluß des Schieberegisters 123 in die
Speicherzellen, insbesondere in die Übergänge 140, und 142 eingelesen werden» Gleichzeitig kann die zuvor in den vom Schieberegister 122 gesteuerten Zellen gespeicherte Information aus diesen Zellen auf die Ausgangsleitung 126 ausgelesen werden. Diese Operation
kann durch alternierendes Umschalten der Schalteinrichtung 124 synchron mit dem Anlegen der Startsignale an die
Schieberegister 122 und 123 fortgesetzt werden. Bei
diesem Ausführungsbeispiel können die Schieberegister 122 und 123 durch getrennte Zeitgabesignale oder auch durch die gleichen Zeitgabesignale gesteuert werden.

Die zuvor erläuterten Xusführungsbeispiele der Speicheranordnung haben neben dem beschriebenen Anwendungsfall der ^videoaufzeichnung zahlreiche Anfiendungsmöglichkeiten_o So können die Analogspeicher beispielsweise dort verwendet werden, wo aufeinanderfolgende Impulse verglichen werden müssen, Z₀B₀ in Radar- oder Sonarsystemen. Ein anderer Anwendungsfall für die beschriebene Analogspeicheranordnung ist die Lösung von Laplace-Transformationen bzw. des Faltungssatzes_β Außerdem kann der Analogspeicher zur Durchführung einer Fourier-Transformation und bei Umwandlungen aus der Zeitbereichs- in d ie Frequenzbereich sdar stellung, ZoB. bei der Kreuz- und Autokorrelation und der Analyse der spektralen Leistungsdichte verwendet werden.

Die hier beschriebenen Speicherausführungen können in Reihen- oder Stapelanordnungen zur Erzielung größerer Verzögerungen oder zu stärkerer Signalkompression oder -expansion verwendet werden. Es ist zu beachten, daß bei der Speicheranordnung gemäß Fig_o 4 während eines Atislesezyklus¹ kein Löschen der gespeicherten Information statt-

findet. 409845/0877

Claims (1)

1. Patentansprüche

   J Speicheranordnung für analoge Eingangssignale unter Verwendung von kapazitiven Speicherelementen, dadurch gekennzeichnet, daß mehrere Speicherzellen mit jeweils einem kapazitiven Speicherelement (14...17; 60...63; 82..»84; 114...116; 137o..142) durch eine Schalteinrichtung (10, 19...22; 40,50...53, 42; ...) sequentiell mit einer das analoge Eingangssignal führenden Eingangsleitung (24; 46; 73; 99; 125) verbindbar sind, und daß eine die in den kapazitiven Speicherelementen gespeicherten Signale sequentiell aufnehmende Ausgangseinrichtung (31...35, 12; 55...58, 47; ...) mit den kapazitiven Speicherelementen und der Schalteinrichtung gekoppelt ist, wobei die Anordnung so getroffen ist, daß das analoge Eingangssignal aus den in den kapazitiven Speicherelementen gespeicherten Signalen in der Ausgangseinrichtung rekonstruierbar ist.

   2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schalteinrichtung ein Schieberegister (10; 70) aufweist.

   3. Speicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherzellen durch MOS- , Bauelemente gebildet sind.

   4. Speicheranordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die die kapazitiven Speicherelemente enthaltenden Speicherzellen jeweils über einen Eingangs= schalter (19« ».22; 5Q_eo<,53; 78_β9.80; .„«>) mit der Eingangsleitung (24; 46; 73 ; <.. _o ) verbindbar und über einen Aus gang s schalter (18, 31.».33; 55.Ο.58; 86...88; .<>.)

   409845/0877

   an eine Ausgangsleitung (12; 47; 75;...) ankoppelbar sind und daß die Eingangs- und Ausgangsschalter von einem Schieberegister (10; 40, 42; 70;..») über sequentiell angesteuerte Steuerleitungen (26...29) betätigbar sind.

   5ο Speicheranordnung nach Anspruch 4, dadurch gekennzeichnet, daß jede Steuerleitung (26...29) mit dem Eingangsschalter (ZoBo 19) einer Zelle und dem Ausgangsschalter (zoBo 31) einer anderen Zelle verbunden ist»

   6ο Speicheranordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß zwei Schieberegister (40, 42; 95, 96) als Schalteinrichtung vorgesehen sind, von denen das erste mit den Eingangsschaltern (50...53; 106...108) und das zweite mit den Ausgangsschaltern (55...58; 110...112) über Steuerleitungen verbunden ist.

   7. Speicheranordnung nach Anspruch 5 oder 6 j dadurch gekennzeichnet, daß die Schalter als MOS-FeIdeffekttransistoren ausgebildet sind«,

   8. Speicheranordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die beiden Schieberegister (40, 42; 95, 96) von unterschiedlichen Taktsignalgebern gesteuert sind.

   9. Speicheranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die kapaziti-ven Speicherelemente pn-Übergänge (60_oo.63; 82...84; ...) sind.

   10. Speicheranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß jede Speicherzelle einen ""^*¹^**** mit einem kapazitiven Speicherelement (z.B. 114) in Reihe liegenden ersten Schalter (106), der bei Ansteuerung durch ein erstes Schieberegister (95) das Speicherelement mit der Eingangsleitung (99) verbindet, und einen mit einem Steuertransistor (118) in Reihe

   409845/0877

   liegenden zweiten Schalter (110) aufweist, der bei Ansteuerung durch ein zweites Schieberregister (96) deii Steuertransistor an die Ausgangsleitung (100) anlegt, wobei der Steuertransistor (118) mit dem.Speicherelement (114) derart gekoppelt ist, daß der durch den Steuertransistor fließende Strom eine Funktion der Ladung des kapazitiven Speicherelements ist (Fig. 4).

   Ϊ1« Speicheranordnung nach Anspruch 10, dadurch gekennzeichnet, daß der Steuertransistor (18) und der zweite Schalter (110) mit einer Spannungsquelle (V_DD) verbunden sind.

   12. Speicheranordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß der Steuertransistor (18) und die Schalter (106, 110) MOS-FeIdeffekttransistoren sind«.

   13. Speicheranordnung nach einem der Ansprüche 10 bis 12* dadurch gekennzeichnet, daß die Eingangsleitung (99) mit einer Videosignalquelle verbunden urri das erste Schieberegister (95) von der Videosignalquelle gesteuert ist„

   14. Speicheranordnung nach Anspruch 13, dadurch gekennzeichnet, daß das zweite Schieberegister (96) von einem von der Videosignalquelle im wesentlichen unabhängigen Taktsignal gesteuert ist.

   15. Speicheranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß. der Signalfluß zu einer ersten Gruppe von kapazitiven Speicherelementen (137, 138, 139) durch eine erste Steuereinrichtung (122, 130, 131, 132) und zu einer zweiten Gruppe von kapazitiven Speicherelementen (140, 141, 142) durch eine zweite Schalteinrichtung (123, 133, 134, 135) steuerbar ist und daß eine dritte Schalteinrichtung (124) vorgesehen ist, durch die Signale abwechselnd an die erste und zweite Gruppe von kapazitiven Speicherelementen anlegbar sind, so daß die Signale abwechselnd in der ersten und der zweiten Gruppe von kapazitiven Speicherelementen speicherbar und abwechselnd aus diesen auslesbar sind.

   £ Π Π Π /-5 / Π Η 7 7

   Si

   Leerseite