DE2449012C2 - Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen - Google Patents

Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen

Info

Publication number
DE2449012C2
DE2449012C2 DE2449012A DE2449012A DE2449012C2 DE 2449012 C2 DE2449012 C2 DE 2449012C2 DE 2449012 A DE2449012 A DE 2449012A DE 2449012 A DE2449012 A DE 2449012A DE 2449012 C2 DE2449012 C2 DE 2449012C2
Authority
DE
Germany
Prior art keywords
layer
silicon
zone
silicon dioxide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2449012A
Other languages
English (en)
Other versions
DE2449012A1 (de
Inventor
Robert Lewis Mahopac N.Y. Bratter
Arun Kumar Fishkill N.Y. Gaind
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2449012A1 publication Critical patent/DE2449012A1/de
Application granted granted Critical
Publication of DE2449012C2 publication Critical patent/DE2449012C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6519—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen in integrierten Halbleiteranordnungen aus Silizium gemäß dem Oberbegriff des Anspruchs 1. Ein Verfahren dieser Art ist aus der DE-OS 21 33 980 bekannt.
Bei der Herstellung integrierter Halbleiteranordnungen ist es erwünscht und auch erforderlich, auf « demselben Halbleiterkörper untergebrachte aktive und passive Elemente bzw. Schaltungsteile voneinander zu isolieren. Eine bekannte Methode besteht darin, diese Isolation durch dielektrische Isolationszonen, die die entsprechenden Halbleiterleiterbereiche umschließen, *>o zu bewirken, Die elektrischen Zwischenverbindungen zwischen den aktiven und passiven Komponenten in den einzelnen isolierten Halbleiterbereichen werden gewöhnlich durch eine auf die Oberfläche des Halbleiterkörpers aufgebrachte Isolationsschicht hindurch hergestellt.
Es ist bereits eine Reihe von Verfahren bekannt, dielektrische Isolationszonen in Halbleiterkörpern herzustellen. Bei einem bekannten Verfahren wird auf die Oberfläche des Halbleiterkörpers eine Siliziumdioxidschicht aufgebracht Im Bereich der zu bildenden dielektrischen Isolationszonen werden in der Siliziumdioxidschicht Fenster freigelegt Im Bereich dieser Fenster werden dann Ausnehmungen in der Oberfläche des Halbleiterkörpers hergestellt, die anschließend in einem Oxidationsprozeß mit Siliziumdioxid aufgefüllt werden.
Die Verwendung von Siliziumdioxid als maskierende Schicht hat zur Folge, daß während der Oxidation Sauerstoff durch sie hindurchdringt und dadurch eine sehr dicke thermische Oxidschicht unter der maskierenden Siliziumdioxidschicht entstehL Da diese dicke thermische Siliziumdioxidschicht unterhalb der maskierenden Siliziumdioxidschicht durch Umwandlung von Silizium des Halbleiterkörpers selbst entsteht wird ein beträchtlicher Teil des für die Aufnahme der aktiven und passiven Komponenten vorgesehenen Siliziums aufgebracht.
Bei dem aus der DE-OS 2133 980 bekannten Verfahren zur Herstellung dielektrischer isoiaiionszonen wird als maskierende Schicht eine Siliziumnitridschicht verwendet Auch hier werden Fenster in die Siliziumnitridschicht und entsprechende Ausnehmungen in das Siliziumsubstrat eingeätzt. Die Ausnehmungen werden anschließend wiederum durch Oxidation aufgefüllt. Zwar verhindert die Siliziumnitridschicht ein laterales oder vertikales Vordringen der Siliziumdioxidschicht aus dem Bereich der Ausnehmungen in das Siliziumsubstrat, «s entsteht jedoch das Problem, daß an der Grenzfläche zwischen der Siliziumnitridschicht und der Oberfläche des Halbleiterkörpers mechanische Spannungen auftreten, die zu Defekten führen können.
Aus der DE-OS 21 33 980 ist es auch bekannt, auf die Oberfläche des Halbleiterkörpers zunächst eine Siliziumdioxidschicht und auf diese dann eine Siliziumnitridschicht aufzubringen. Anschließend werden die öffnungen in die Siliziumnitridschicht und in die Siiiziumdioxidschicht und die Ausnehmung in da; Halbleitersubstrat geätzt. Da hierbei drei verschiedene Materialien geätzt werden müssen, sind drei verschiedene Ätzmittel bzw. Ätzprozesse notwendig, was offensichtlich umfangreiche Verfahrensmaßnahmen mit sich bringt. Außerdem ist bei diesem Verfahren eine beträchtliche laterale Ausweitung der Siliziumdioxidschicht während der thermischen Oxidation aus dem Bereich der Ausnehmungen in den Bereich unterhalb der bereits vorhandenen Siliziumdioxidschicht festzustellen. Diese laterale Ausweitung bringt Probleme bei der Ausrichtung der zur Herstellung der aktiven und passiven Strukturen erforderlichen Masken mit sich. Mit anderen Worten, lie gebildete Isolationszone aus Siliziumdioxid ist nicht auf die Ausnehmung im Halbleitersubstrat beschränkt, sondern breitet sich während der Oxidation dieser Ausnehmung seitlich aus und dringt in den für die aktiven und passiven Komponenten vorgesehenen Halüieiteroereich ein.
Es ist die der Erfindung zugrundeliegende Aufgabe, ein Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen gemäß dem Oberbegriff des Anspruchs 1 so weiterzubilden, daß eine unerwünschte seitliche Ausdehnung der Isolationszone während ihrer Herstellung verhindert wird und keine aufwendigen Ätzprozesse notwendig werden. Gleichzeitig soll die Dicke der bei der thermischen Oxidation gebildeten Siliziumdioxidschicht kontrollierbar sein. Spannungen an der Grenzfläche zwischen den maskierenden
Schichten und der Halbleiteroberfläche sollen auf ein zulässiges Maß eingestellt werden.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet
Vorteilhafte Ausgestaltungen des erfindungsgemäßen ί Verfahrens sind in den Unteransprüchen niedergelegt Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten bevorzugter. Ausführungsbeispieles näher erläutert Es zeigen
Fig. IA-Ij Schnittansichten eines Halbleiterkör- ι« pers, in dem nach dem erfindungsgemäßen Verfahren dielektrisch isolierte Halbleiterbereiche hergestellt werden, wobei in einem dieser Halbleiterbereiche ein NPN-Transistor angebracht wird, jeweils nach wesentlichen Prozeßschritten und
F i g. 2 eine graphische Darstellung des Refraktionsindexes von Siliziumoxinitrid in Abhängigkeit vom Verhältnis beteiligter Reaktionsgase bei Verfahren zum Aufbringen des Siliziumoxinitrids.
Die Struktur gemäß F i g. 1A zeigt ein Substrat 10 aus :<> P-leitendem Silizium. In das Substrat sind eine NT-dotierte Zone Ii und eine PT-dotierte i2 eingebracht die die N+-Zone 11 umgibt
Die Herstellung der Zonen 11 und i2 kann in bekannter Weise durch Diffusion von Störstellen in die ;>■> Oberfläche 14 des Substrats 10 unter Verwendung einer geeigneten, nicht dargestellten Diffusionsmaske erfolgen. Als Störstellen für die Zone 11 eignet sich beispielsweise Arsen, während für die Zone 12 vorzugsweise Bor verwendet wird. Andere geeignete in Störstellen zur Erzeugung der Zone 11 enthalten Antimon und Phosphor. Die Zone 12 kann beispielsweise auch durch Eindiffusion von Gallium erzeugt werden.
Die beiden Zonen 11 und 12 werden zu unterschiedlichen Zeiten eindiffundiert Selbstverständlich können r> die Zonen 11 und 12 auch auf andere Art hergestellt werden, beispielsweise durch Ionenimplantation. Die N +-dotierte Zone 11 wird vorteilhafterweise als erste hergestellt um dann mit zur Maskenausrichtung für die Diffusion der Zone 12 dienen zu können.
Nach der Eindiffusion der Zonen 11 und 12 wird die Diffusionsmaske entfernt und, wie aus F i g. 1B zu ersehen, auf die Oberfläche 14 des Substrats 10 in bekannter Weise eine N~-dotierte Epitaxieschicht 15 aufgewachsen. Während des Epitaxieprozesses diffundieren die N+-Zone 11 und die P+-Zone 12 in die Epitaxieschicht 15 aus. Die Zonen 11 und 12 bilden also vergrabene Zonen in der Epitaxieschicht 15. Nachdem die Epitaxieschicht 15 die gewünschte Dicke erreicht hat, wird auf ihre Oberfläche 17 eine Siliziumoxinitridschicht (SiOjtN,,) 16 aufgebracht Die Dicke dieser Schicht 16 ergibt sich aus der gewünschten Dicke der Siliziumdioxidschicht die durch Umwandlung der Siliziumoxinitridschicht erzeugt wird, und aus dem Refraktionsindex der Siliziumoxinitridschicht. Die Dikke der Siliziumdioxidschicht ist abhängig von der Art der Störstellen, die in anschließenden Prozessen in die Epitaxieschicht 15 einzubringen sind.
Das Aufbringen der Siliziurnoxinitridschicht 16 kann vorzugsweise nach dem im »IBM Technical Disclosure bo Bulletin« VoL 15, Nn 12, Mai 1973, Seite 3888 beschriebene Verfahren erfolgen. Durch Kontrolle des Verhältnisses von Kohlendioxid und Ammoniak läßt sich der Refraktionsindex der Siliziumoxinitridschicht 16 einstellen, so daß er vorzugsweise zwischen 1,55 und 1,70 liegt. Wie aus der Kurve 18 in F i g. 2 zu ersehen ist, bewirkt eine Erhöhung des Verhältnisses von Kohlendioxid zu Ammoniak ein Verminderung des Refraktionsindexes.
Bekanntlich ändert üich der Refraktionsindex von Siliziumoxinitrid direkt mit der Dichte. Das heißt, man kann durch Erhöhung des Refraktionsindexes eine Erhöhung der Dichte der Siliziumoxinitridschicht erreichen.
Mit der Erhöhung der Dichte wird die Durchlässigkeit der Schicht gegenüber Sauerstoff reduziert Entsprechend kann durch eine Verminderung des Refraktionsindexes erreicht werden, daß mehr Sauerstoff die Siliziumoxinitridschicht 16 bei einer gegebenen Dicke duchdringen kann. Demzufolge kann man durch Steuerung des Refraktionsindexes der Schicht 16 erreichen, daß diese Schicht bei einer gegebenen Dicke während eines Oxidationsprozesses vollkommen in eine Siliziumdioxidschicht umgewandelt wird.
Es muß jedoch darauf hingewiesen werden, daß auch eine Vergrößerung der Dicke der Siliziumoxinitridschicht bei einem gegebenen Refraktionsindex die Durchdringbarkeit der Schicht für Sauerstoff reduziert.
Erhöh*, man die Dicke der Siliziumoxinitridschicht 16. so kann man den Refraktionsir ;-ix erniedrigen und trotzdem die gleiche DurchdringbarK ;it für Sauerstoff erreichen. Um also eine vollkommene Umwandlung der Schicht 16 in Siliziumdioxid zu erzielen, sind Dicke und Refraktionsindex dieser Schicht entsprechend aufeinander abzustimmen.
Wird die Siliziumoxinitridschicht durch eine Reaktion von Sauerstoff mit Ammoniak und Silan und nicht durch eine Reaktion von Kohlendioxid mit Ammoniak und Silan aufgebracht, so läßt sich, wie aus der Kurve 19 in Fig 2 zu ersehen ist, nicht erreichen, daß der Retraktionsindex der Siliziumoxinitridschicht im Bereich von 1,55 bis 1,70 liegt.
Nach dem Aufbringen der Siliziumoxinitridschicht 16 auf die Oberfläche 17 der Epitaxieschicht 15 wird, wie aus F i g. 1D zu ersehen ist, eine Photolackschicht auf die Schicht 16 aufgebracht. Diese Photolackschicht wird in bekannter Weise mit Fenstern 21 versehen und dient als Ätzmaske 20. Unter Verwendung dieser Atzmaske werden in die Siliziumoxinitridschicht 16 Öffnungen 22 eingeätzt (Fig. IE). Diese Öffnungen 22 sind so ausgerichtet, daß sie über der P+-dotierten Zone 12 zu liegen kommen und somit eine durchgehende öffnung darstellen, die das die N+ -Zone 11 enthaltende Halbleitergebiet umschließt Nach Durchführung der Ätzung mittels eines geeigneten Ätzmittels wird die Maske 20 wieder entfernt. Anschließend werden im Bereich der Öffnungen 22 Ausnehmungen 23 in die Epitaxieschicht 15 eingeätzt. Diese Ausnehmungen liegen dann selbstverständlich wiederum direkt über den P*-dotierten Zonen 12. Ein nachfolgender Oxidationsprozeß wird durchgeführt, indem das Substrat 10 bei erhöhter Temperatur mit oder ohne Zusatz von Wr,s«:rdampf einer oxydierenden Atmosphäre ausgesetzt wird. Eine thermische Oxidation wird bevorzugt. Die Oxidation Kann aber auch mit Hilfe eines oxydierenden Mittels ausgeführt werden, das sowohl das Silizium in der Siliziumoxinitridschicht 16 als auch das Silizium in der Epitaxieschicht 15 angreift
Aus der Fig. 1G ist zu ersehen, daß eine Siliziumdioxidschiclit 24 auf der Epitaxieschicht 15 gebildet wird indem die Siliziumoxinitridschicht 16 in Siliziumdioxid umgewandelt wird. Bei der Bildung der Siliziumdioxidschicht 24 wird auch ein Teil der Epitaxieschicht 15 entfernt, da die Epitaxieschicht 15 unterhalb der Siliziumoxinitridschicht 16 ebenfalls zu Siliziumdioxid umgewandelt wird wie die Siliziumoxinitridschicht 16 selbst
Bei dieser Oxidation werden die Ausnehmungen 23 in der Epitaxieschicht 15 mit Siliziurndioxidzonen 25 aufgefüllt. Diese Siliziumdioxidzonen 25 innerhalb der Ausnehmungen 23 in der Epitaxieschicht 15 bilden mit der Siliziumdioxidschicht 24 eine zusammenhängende Siliziumdioxidschicht. Die Siliziumdioxidzonen 25 reichen bis zu der P*-dotierten Zone 12, so daß eine die N*-Zone 11 umgebende dielektrische Isolationsschicht gebildet wird. Die P*-Zone 12 und die Siliziumdioxidzonen 25 bilden also eine kombinierte dielektrische Isolation und Sperrschichtisolation.
In der gebildeten Siliziumdioxidschicht 24 wird anschließend oberhalb der N'-dotierten Zone Il ein Fenster 26 freigeätzt (Fig. IH). Im Bereich dieses Fensters 26 wird eine P -dotierte Zone 27 in clic Epitaxieschicht 15 eindiffundiert. Die Zone 27 dient als Basiszone eines NPN-Transistors. Die Dicke der bei diesem Diffusionsprozeß als Maske dienenden Siliziumdioxicischicht 24 ist abhängig vom verwendeten Störstellenmaterial festzulegen. Wird Bor als Störstellenmaterial verwendet, so sollte die Dicke der Siliziumdioxidschicht 24 zwischen 300 nm und 400 nm liegen. Bei Verwendung anderen Storstcllenmaterials ist die Dicke dieser Schicht entsprechend anzupassen Das zur Herstellung der P* -dotierten Basis/one 27 verwendete Störstellenmaterial bestimmt also die Dicke der Siliziumoxinitridschicht 16. da ja die Dicke dieser Schicht in Verbindung mit ihrem Refraktionsindex für die erreichbare Dicke der Siliziumdioxidschicht 24 maßgebend ist.
Im Anschluß an den Diffusionsprozeß wird das Fenster 26 durch thermische Oxidation geschlossen. Dabei ergibt sich im Bereich des Fensters 26 eine Siliziumdioxidschicht. deren Dicke etwa 200 nm beträgt, während gleichzeitig die Sili/iumoxidschicht 24 um 70 nm verstärkt wird.
Wie aus Fig. II zu ersehen, wird über der P · -dotierten Zone 27 in die Siliziumdioxidschicht 24 ein Fenster 28 eingeätzt, das kleiner ist als das Fenster 26. Gleichzeitig wird in die Siliziumdioxidschicht 24 oberhalb eines Bereiches der N- dotierten Zone 11 ein Fenster 29 eingeätzt. In einem Diffusionsprozeß wird im Bei eich des Fensters 28 eine N--dotierte Zone 30 gebildet. Außerdem wird im Bereich des Fensters 29 eine N - -dotierte Zone 31 eindiffundiert. Als Störstellenmaterial wird vorzugsweise das zur Herstellung der Zone 11 verwendete Material verwendet. Die auf diese Weise erzeugte N * -dotierte Zone 30 bildet den Emitter eines NPN-Transistors. dessen Basis aus der P^-dotierten Zone 27 und dessen Kollektor aus der N f -dotierten Zone 11 besteht. Die N^-dotierte Zone 31 bildet die Kollektorkontaktierungszone. Die Transistorstruktiir ist in Fig. IJ durch Anbringung der erforderlichen Kontakte vervollständigt. Zu diesem Zweck wird auf die Siliziumdioxidschicht 24 und im Bereich der Fenster 28 und 29 und der zuvor noch herzustellenden Öffnung 32 eine Metallschicht aufgebracht, die beispielsweise aus Aluminium besteht Diese Metallschicht wird dann geätzt, so daß ein Basiskontakt 33, ein F.mitterkontakt 34 und ein Kollektorkontakt 35 entsteht.
Das erfindungsgemäße Verfahren ist anhand der Herstellung eines isolierten NPN-Transistors erläutert worden. Selbstverständlich läßt sich bei Berücksichti gung der erforderlichen Dotierungen in entsprechender Weise auch ein PNP-Transistor oder eine beliebige integrierte Halbleiterstruktur in isolierter Form herstellen. Dazu gehören also auch Feldeffekttransistoren und beliebige aktive oder passive Komponenten als Einzelelemente oder in geeigneter Kombination.
Für den Fall, daß sich die N *■ -dotierte Zone 11 nur in der Epitaxieschicht 15 befindet, ist eine P'dotierte Zone 12 nicht erforderlich, da sich die Siliziumdioxidzonen 25 durch die gesamte Epitaxieschicht 15 hindurcherstrecken können. Wird als Störstellenmaterial für die N' -dotierte Zone Antimon verwendet, so ist die P -Zone 12 überflüssig. Der Grund dafür ist darin zu sehen, daß die Epitaxieschicht 15 dünner sein kann und damit die Siliziumdioxidzone 25 die Epitaxieschicht 15 völlig durchdringen kann. Schließlich ist darauf hinzuweisen, daß das erfindungsgemäße Verfahren nicht nur bei einer Struktur mit Substrat und Epitaxieschicht anwendbar ist sondern auch bei Strukturen, die ohne Epitaxieschicht aufgebaut sind.
Im folgenden sind Ergebnisse von Messungen an vier verschiedenen, auf die Oberfläche eines Siliziumsubstrats aufgebrachten Schichten angegeben. Die Messungen betreffen auf das Substrat wirkende, durch die Schicht ausgelöste mechanische Spannungen Sx und S1 in zwei senkrecht aufeinanderstehenden Richtungen und die Gesamtspannung. Es handelt sich um eine Siliziumnitridschicht und drei Siliziumoxinitridschichten mit einem Refraktionsindex von 1,52.1.63, und 1,74.
iJ'.ckc fnmi
S. (N m -)
S ι N m:)
IiO. N 11". I!
Re!r.iktii>n*inde\
V"
'As 10 C
"v1? - 10" T " ; - i 0" C
"■<> \ mn R.-:>.iku.'n>indi.A
1.25 χ In" C
- f- , IfV C
'■■>!, N mit
Refr.ikiioriMndex
•).f .' 10" C
'05 - 10" C
i.iil - 10" C
Si1N,
100
1.03 y 10" T
1.40 y 10" T
1.22x10" T
Druckspannungen sind hierbei mit C und Zugspannungen mit Tbezeichnet.
Der Refraktionsindex wird vorzugsweise im Bereich zwischen 1.55 und 1.70 gewählt. Der Index ist jedoch nicht auf diesen Bereich beschränkt, sondern kann so gewählt werden, daß aus der Siiiziumoxinitridschicht 16 eine Siliziumdioxidschicht 24 angestrebter Dicke bei der durchgeführten Oxidation gebildet wird. Selbstverständlich sollte der Refraktionsindex nicht so hoch gewählt werden, daß auf dem Substrat 10 unerwünscht hohe Spannungen auf'reten.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß die gesamte Siiiziumoxinitridschicht in Siliziumdioxid umgewandelt werden kann und damit das Siliziumoxinitrid nicht durch einen Ätzprozeß entfernt werden muß, was bei Verwendung von Siiiziumnitrid als Maskenmaterial erforderlich ist Außerdem verhindert das erfindungsgemäße Verfahren die bei Verwendung von Siiiziumnitrid und Siliziumdioxid auftretende seitliche Ausdehnung der Siliziumdi-
oxidschicht und das damit verbundene Problem der Maskenausrichlung. Schließlich bietet das erfindungsgemäße Verfahren den Vorteil, daß an der Grenzfläche zum Halbleitersubstrat mechanische Spannungen verhinderbar sind, die zu Störungen führen könnten.
Hier/u 2 15NiIl /.e

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen in integrierten Halbleiteranordnungen aus Silizium, bei dem auf die Oberfläche eines Halbleiterkörpers eine Silizium, Sauerstoff und Stickstoff enthaltende Schicht aufgebracht wird, im Bereich der im Halbleiterkörper zu bildenden dielektrischen Isolationszonen in dieser Schicht öffnungen und innerhalb dieser öffnungen Ausnehmungen im Halbleiterkörper hergestellt werden und in einem Oxidationsprozeß in den Ausnehmungen die Isolationszone darstellendes Siliziumdioxid gebildet wird, dadurch gekennzeichnet, daß die auf den Halbleiterkörper aufgebrachte Schicht (16) aus Siliziumoxinitrid besteht und daß beim Oxidationsprozeß gleichzeitig die Siliziumoxinitridschicht in eine Siliziumdioxidschicht umgewandelt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, ciaß der Refraktionsindex und die Dicke der Siiiziumoxinitridschicht (16) im Hinblick auf die gewünschte Dicke der Siliziumdioxidschicht festgelegt werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Refraktionsindex im Bereich von 1,55 bis 1,70 gewählt wird.
4. Verfahren nach Anspruch 1,2 oder 3, bei dem in die Oberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps eine nach dem anschließenden jo Aufwachsen einer Epitaxieschicht eine vergrabene Zone des ; veiten Leitfähigkeitstyps bildende Zone eingebracht wird, die in^^rhalb des isolierten Halbleiterbereiches liegt, dadurch gekennzeichnet, daß die Epitaxieschicht (15) den zweiten Leitungstyp aufweist
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß in die Oberfläche des Halbleitersubstrats (10) des ersten Leitfähigkeitstyps eine beim anschließenden Aufwachsen der Epitaxieschicht (15) in diese ausdiffundierende Zone (12) des ersten Leitfähigkeitstyps eingebracht wird, die zusammen mit der zu bildenden dielektrischen Isolationszone (25) den Halbleiterbereich isolierend umschließt.
45
DE2449012A 1973-11-05 1974-10-15 Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen Expired DE2449012C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US413095A US3886000A (en) 1973-11-05 1973-11-05 Method for controlling dielectric isolation of a semiconductor device

Publications (2)

Publication Number Publication Date
DE2449012A1 DE2449012A1 (de) 1975-05-07
DE2449012C2 true DE2449012C2 (de) 1982-07-01

Family

ID=23635805

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2449012A Expired DE2449012C2 (de) 1973-11-05 1974-10-15 Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen

Country Status (7)

Country Link
US (1) US3886000A (de)
JP (1) JPS524152B2 (de)
CA (1) CA1009380A (de)
DE (1) DE2449012C2 (de)
FR (1) FR2272490B1 (de)
GB (1) GB1482103A (de)
IT (1) IT1022105B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3998673A (en) * 1974-08-16 1976-12-21 Pel Chow Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
US4016596A (en) * 1975-06-19 1977-04-05 International Business Machines Corporation High performance integrated bipolar and complementary field effect transistors
US3966514A (en) * 1975-06-30 1976-06-29 Ibm Corporation Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
FR2341201A1 (fr) * 1976-02-16 1977-09-09 Radiotechnique Compelec Procede d'isolement entre regions d'un dispositif semiconducteur et dispositif ainsi obtenu
US4148133A (en) * 1978-05-08 1979-04-10 Sperry Rand Corporation Polysilicon mask for etching thick insulator
JPS5693344A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4390393A (en) * 1981-11-12 1983-06-28 General Electric Company Method of forming an isolation trench in a semiconductor substrate
JPS5967648A (ja) * 1982-10-12 1984-04-17 Hitachi Ltd 半導体装置とその製造方法
US4570325A (en) * 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
EP0151347B1 (de) * 1984-01-16 1988-10-26 Texas Instruments Incorporated Integrierter Stromkreis mit bipolaren Anordnungen und Feldeffektanordnungen und Verfahren zum Herstellen
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
US4705760A (en) * 1986-01-16 1987-11-10 Rca Corporation Preparation of a surface for deposition of a passinating layer
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
US4814068A (en) * 1986-09-03 1989-03-21 Mobil Oil Corporation Fluid catalytic cracking process and apparatus for more effective regeneration of zeolite catalyst
JPH01274457A (ja) * 1988-04-26 1989-11-02 Seiko Instr Inc 半導体装置の製造方法
JPH08316223A (ja) * 1995-05-16 1996-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6887757B2 (en) * 2003-05-14 2005-05-03 Macronix International Co., Ltd. Method of manufacturing flash memory
JP4746639B2 (ja) * 2008-02-22 2011-08-10 株式会社東芝 半導体デバイス
CN116314176B (zh) * 2023-02-03 2025-12-02 上海维安半导体有限公司 一种低电容低残压tvs器件的制备方法及tvs器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
NL7010208A (de) * 1966-10-05 1972-01-12 Philips Nv
US3558348A (en) * 1968-04-18 1971-01-26 Bell Telephone Labor Inc Dielectric films for semiconductor devices
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US3657030A (en) * 1970-07-31 1972-04-18 Bell Telephone Labor Inc Technique for masking silicon nitride during phosphoric acid etching
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3784847A (en) * 1972-10-10 1974-01-08 Gen Electric Dielectric strip isolation for jfet or mesfet depletion-mode bucket-brigade circuit
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics

Also Published As

Publication number Publication date
FR2272490A1 (de) 1975-12-19
US3886000A (en) 1975-05-27
GB1482103A (en) 1977-08-03
IT1022105B (it) 1978-03-20
JPS5081077A (de) 1975-07-01
CA1009380A (en) 1977-04-26
JPS524152B2 (de) 1977-02-01
FR2272490B1 (de) 1978-12-29
DE2449012A1 (de) 1975-05-07

Similar Documents

Publication Publication Date Title
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2410786C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2615754C2 (de)
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
CH615781A5 (de)
EP0018520A1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2823967A1 (de) Npn-transistor
DE2453134C3 (de) Planardiffusionsverfahren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0062725B1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
EP0028786B1 (de) Ionenimplantationsverfahren
DE2560576C2 (de) Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE2942236A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0003330B1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2157633A1 (de) Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung
DE3301479C2 (de) Verfahren zum Herstellen eines Halbleiterelementes
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee