DE2811488C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen integrierbaren Demodulator für geträgerte Digitalsignale nach dem Oberbegriff des Patent­ anspruchs 1.

Die US-PS 39 97 847 beschreibt einen nach der Phasendifferenz­ kodierung arbeitenden gattungsgemäßen Demodulator, bei dem das Eingangssignal zunächst einen Amplitudendiskriminator durchläuft und dann zur Demodulation jeder ankommende Schritt mit dem vor­ hergehenden verglichen werden muß. Den eigentlichen Demodulator bilden Zähler, die von den verzögerten und unverzögerten Signa­ len angesteuert werden und denen logische Gatter und bistabile Kippstufen nachgeschaltet sind. Aufgrund der vorgeschriebenen Korrelation der Signale sind die Ausgänge des Schieberegisters den Zählern fest zugeordnet.

In "Elektronik 1975, H. 10, S. 104/105" ist ein digitaler Demo­ dulator beschrieben, bei dem ein Dekadenzähler mit dekodierten Ausgängen eingangsseitig durch das zu demodulierende Signal über die Parallelschaltung einer Diode mit einem ohmschen Widerstand beaufschlagt ist, wobei zwischen dem Signaleingang des Dekaden­ zählers und Masse eine Ladekapazität vorgesehen ist. Die Ausgän­ ge des als Dekoder eingesetzten Dekadenzählers führen das be­ reits in der Dioden-Widerstands-Kapazitätskombination demodulier­ te Signal.

Solche durch eine extern vorgeschaltete Dioden- bzw. Widerstands- und Kondensatorbeschaltung gekennzeichneten Demodulator setzen nicht nur Versuchen, sie in monolithisch integrierter MOS-Tech­ nik zu realisieren, erheblichen Widerstand entgegen, sondern füh­ ren auch zu zeitabhängigen Entlade-Ladekurven, die durch die am Eingang vorgesehene Kapazität bedingt sind. Die Entladezeitkon­ stante führt außerdem zu Verzerrungen des demodulierten Signals. Als weiterer Nachteil ist ein starker Einfluß auf die Schwell­ werte des Vorverstärkers bei schwachen Eingangssignalen sowie die Gefahr einer Verstümmelung des Code durch Signaleinbrüche zu verzeichnen. Schließlich bildet die Dimensionierung der Wi­ derstands-Kondensatorkombination am Eingang der bekannten Demo­ dulatoren notgedrungen einen Kompromiß zwischen der Integra­ tionszeitkonstanten, die gegen die Störeinbrüche groß sein soll, und der Entladezeit, die für kleine Impulsverzerrungen klein sein soll.

Der Erfindung liegt die Aufgabe zugrunde, einen integrierten Demodulator der eingangs genannten Art anzugeben, bei dem auf eine Korrelation von Eingangssignalen und auf eine Dioden-Kapa­ zitätsschaltung verzichtet werden kann und der eine geringe Verzerrung, wählbare Störunterdrückung und einstellbaren Zeit­ versatz zwischen Eingangs- und Ausgangssignal gewährleistet.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des kenn­ zeichnenden Teils des Patentanspruchs 1 gelöst.

Eine das zu demodulierende Signal dehnende Vorrichtung, die für den Eingang des soeben definierten Demodulators besonders ge­ eignet ist, wird durch eine taktgesteuerte bistabile Kippstufe gebildet, die insbesondere als RS- Flip-Flop ausgebildet ist. Auch die am Ausgang des Demo­ dulators vorgesehene bistabile Kippstufe ist zweckmäßig als RS-Flip-Flop ausgestaltet. Das Schieberegister hat die Aufgabe, das von dem Eingangs-Schaltungsteil, also insbesondere einem RS-Flip-Flop, gelieferte gedehnte Signal abzutasten und die dadurch aufgenommene Informa­ tion an das Ausgangs-Flip-Flop weiterzuleiten. Wesent­ lich für die Entstehung eines verzerrungsarmen Ausgangs­ signals sind die zwischen dem Flip-Flop am Ausgang des Demodulators und dem Schieberegister liegenden logischen Gatter, deren Datenausgänge am Setzeingang bzw. am Rück­ setzeingang des Ausgangs-Flip-Flops liegen.

Die Erfindung wird nun mittels der Fig. 1 und 2 näher dargestellt. Beide Figuren bringen je eine Ausgestaltung des Demodulators im Blockschaltbild, wobei die in Fig. 2 gebrachte Darstellung etwas detaillierter als die gemäß Fig. 1 ist.

Bei der in Fig. 1 dargestellten Anlage gelangt das zu demodulierende Signal vom Signaleingang E an ein taktge­ steuertes Schaltungsglied FF 1, das derart aufgebaut ist, daß es die Signalzeit verlängert. Diese Funktion wird, wie bereits bemerkt, zweckmäßig durch ein Flip-Flop, ins­ besondere ein RS-Flip-Flop, geleistet. Dieses Eingangs- Flip-Flop ist im Falle einer Ausgestaltung gemäß Fig. 1 symmetrisch aufgebaut. Es weist somit zwei Signalausgän­ ge auf, die an je einem Signaleingang des in üblicher Weise aufgebauten Schieberegister SR gelegt sind. Dieses Schieberegister SR kann z. B. aus einer Kette hinterein­ ander geschalteter gleicher Flip-Flopzellen mit jeweils zwei Signaleingängen und den entsprechenden Signalaus­ gängen bestehen, die in der bei Digitalzählern bekannten Weise hintereinander geschaltet sind. Die Flip-Flopzel­ len des Schieberegisters SR sind zudem so ausgebildet, daß sie einen Takteingang aufweisen, was z. B. für Zwei- Speicher-Flip-Flop zutrifft.

Der innere Aufbau eines solchen Schieberegisters läßt neben dem durch den Ausgang der letzten Flip-Flopzelle des Schieberegisters SR gegebenen Ausgang auch im Inne­ ren liegende Anzapfungsstellen als Ausgänge zu, so daß unterschiedlich angeschaltete Signalausgänge des Schie­ beregisters SR verfügbar sind, die zur Beaufschlagung der zwischen dem Schieberegister SR und dem Ausgangs- Flip-Flop FF 2 vorgesehenen logischen Gatter (neben dem Ausgang der letzten Flip-Flopzelle des Schieberegisters SR) dienen.

Das Schieberegister kann auch in anderer Weise als durch Flip-Flops realisiert sein. Eine Möglichkeit bilden z. B. Eimerkettenspeicherschaltungen (BBD-Schaltungen) oder auch CCD-Schaltungen.

Bei dem in Fig. 1 dargestellten Ausführungsbeispiel wird der Demodulatoreingang durch ein symmetrisches SR-Flip- Flop FF 1 gebildet, dessen Signaleingang S durch das zu demodulierende Signal und dessen Rücksetzeingang R durch Rücksetzimpulse beaufschlagt ist, die periodisch erzeugt werden. Dabei empfiehlt es sich, wenn die Frequenz die­ ser Rücksetzimpulse der Trägerfrequenz des zu demodulie­ renden Signals entspricht. Taktsignale werden ferner zum Betrieb des Schieberegisters SR benötigt, die zweckmäßig zu den Rücksetzimpulsen für das Eingangs-Flip-Flop FF 1 synchronisiert sind, so daß sich die Anwendung eines ge­ meinsamen Taktgebers TG empfiehlt, der das Eingangs-Flip- Flop am Reseteingang R und das Schieberegister SR am Takt­ eingang TE mit Taktimpulsen versorgt.

Bei der in Fig. 1 dargestellten Ausführungsform weist das Schieberegister SR vier verschiedene Ausgänge A 1, A 2, A 3, A 4 auf, die paarweise zur Beaufschlagung der logischen Eingänge zweier UND-Gatter U 1 und U 2 dienen. Der Ausgang des einen dieser Gatter U 1 liegt am R-Eingang und der Aus­ gang des zweiten Gatters U 2 am Signaleingang S des Aus­ gangs-Flip-Flops FF 2. Der dem Signaleingang S zugeordne­ te Ausgang Q von FF 2 führt das demodulierte Signal.

Das zu demodulierende Eingangssignal liegt somit am Setz­ eingang des Eingangs-Flip-Flops FF 1, welches periodisch zurückgesetzt wird, so daß am Ausgang von FF 1 ein Signal zur Verfügung steht, dessen Impulse gegenüber dem Ein­ gangssignal verlängert sind. Dieses Signal wird zwischen den Resetimpulsen abgetastet und ins Schieberegister SR übernommen. Je nach der Länge des Schieberegisters SR, also nach der Anzahl seiner hintereinandergeschalteten Speicherzellen, steht innerhalb des Schieberegisters SR jeweils ein zeitlich bestimmter Abschnitt des bereits de­ modulierten Eingangssignals zur Verfügung, das durch ent­ sprechend angelegte Ausgänge am Schieberegister SR abge­ nommen werden kann. Das am Ende der Schieberegisterkette zur Verfügung stehende demodulierte Signal ist vollstän­ dig; es kann aber um eine Schiebetaktperiode verlängert sein.

Durch die Verwendung des Ausgangs-Flip-Flops FF 2 kann die Ausgabe des demodulierten Signals von der Mindest­ dauer des Eingangssignals bzw. von einer Mindestanzahl von Eingangsimpulsen abhängig gemacht werden. Damit läßt sich eine gewisse Störunterdrückung erreichen. Die durch das Schieberegister SR mögliche zeitliche Vorverlegung des Rücksetzimpulses für das Ausgangs-Flip-Flop FF 2, die aufgrund der vorgeschlagenen Schaltung durch das Schiebe­ register SR zumindestens mitgesteuert wird, erlaubt eine Verkürzung des demodulierten Signals und damit eine Kor­ rektur der durch das Eingangs-Flip-Flop FF 1 bedingten Dehnung. Eine verbleibende Verfälschung wäre nur noch durch die Asynchronität zwischen Eingangssignal und Schiebetakt bedingt.

Damit resultieren als Vorteile der in Fig. 1 dargestell­ ten Ausgestaltung eines Digitaldemodulators: geringe Ver­ zerrung, wählbare Störunterdrückung und einstellbarer Zeitversatz zwischen Eingangs- und Ausgangssignal.

Die Ausgestaltung des Demodulators ist sowohl in bipola­ rer Halbleitertechnik als auch in MOS-Technik möglich. Ein abgewandeltes Beispiel mit MOS-Feldeffekttransisto­ ren soll nun anhand der Fig. 2 beschrieben werden. Diese Ausführungsform zeichnet sich gegenüber der in Fig. 1 dargestellten Ausbildung durch eine unsymmetrische Aus­ gestaltung bezüglich der Flip-Flops FF 1 und FF 2 sowie der das Ausgangs-Flip-Flop FF 2 mit Signalen versorgenden und durch das Schieberegister SR gesteuerten logischen Gatter aus.

Die Basisteile der beiden Flip-Flops FF 1 und FF 2 sind auch hier in üblicher Weise entweder durch kreuzgekop­ pelte NAND-Gatter oder durch kreuzgekoppelte NOR-Gatter realisierbar. Im Beispielsfalle ist die zweite Möglich­ keit gewählt. Demzufolge besteht der Basisteil des Ein­ gangs-Flip-Flops FF 1 aus den kreuzgekoppelten NOR-Gat­ tern NOR 2 und NOR 3, der Basisteil des Ausgangs-Flip- Flops FF 2 aus den kreuzgekoppelten NOR-Gattern NOR 5 und NOR 6. Hingegen sind die der Taktversorgung und Signal­ versorgung von FF 1 und FF 2 dienenden Schaltungsteile un­ terschiedlich gewählt.

Das Schieberegister SR besteht aus einer Anzahl n (im Beispielsfalle hat man n = 6) kettenartig hintereinander geschalteter Speicherzellen, die aus jeweils einem takt­ gesteuerten Feldeffekttransistor T _ν (ν = 1, 2, . . . n) mit je einem nachgeschalteten Inverter I _ν bestehen. Die Feld­ effekttransistoren, vor allem auch am Eingang des Schiebe­ registers SR dienen zugleich auch als Transferstufen. Die Inverter I _ν setzen sich in bekannter Weise ebenfalls aus MOS-Feldeffekttransistoren (z. B. aus der Serienschaltung eines Enhancement-Transistors mit signalgesteuertem Gate und eines als Lastelement geschalteten zweiten Feldef­ fekttransistor, z. B. vom Depletiontyp) zusammen.

Ausgänge des Schieberegisters SR können, wie ein Blick auf Fig. 2 zeigt, sowohl durch die Inverter-Ausgänge der einzelnen hintereinander geschalteten Speicherzellen von SR als auch zwischen dem Transfertransistor und dem Inverter innerhalb der einzelnen Speicherzelle oder Schieberegisterstufe vorgesehen sein.

Die beiden kreuzgekoppelten NOR-Gatter NOR 2 und NOR 3 des Eingangs-Flip-Flops FF 1 weisen je einen freien logi­ schen Eingang auf. Der freie logische Eingang des Gatters NOR 2 liegt am Eingang E für das zu demodulierende Signal, der freie logische Eingang des Gatters NOR 3 liegt am Aus­ gang eines UND-Gatters U 3, dessen einer Dateneingang an dem mit E 2 bezeichneten Takteingang und dessen anderer Dateneingang am Ausgang eines weiteren NOR-Gatters NOR 1 liegt.

Der eine logische Eingang dieses weiteren NOR-Gatters NOR 1 liegt wiederum am Eingang E für das zu demodulieren­ de Signal, der zweite logische Eingang dieses Gatters NOR 1 liegt an einem Schaltungspunkt ZR innerhalb der Spei­ cherkette des Schieberegisters SR, so daß auf diese Wei­ se eine Rückkopplung des Schieberegisters SR erreicht ist.

Im Beispielsfalle liegt dieser Rückkopplungspunkt ZR im Schieberegister SR zwischen dem Transfer-Transistor T 3 und dem Inverter I 3 der dritten Registerstufe. In Verbin­ dung mit den Gattern NOR 1 und U 3 gestattet die soeben erwähnte Rückkopplung eine zeitlich verzögerte Freigabe der periodischen Rücksetzimpulse für das Eingangs-Flip- Flop FF 1, so daß bei asynchron eintreffendem Signal das Eingangs-Flip-Flop FF 1 bereits durch den ersten Träger­ impuls sicher gesetzt wird, was im Falle periodisch an­ dauernder Rücksetzimpulse bei zufälligem zeitlichen Zu­ sammentreffen nicht mit Sicherheit gewährleistet wäre. Damit ist auch sichergestellt, daß eine verbleibende Ver­ fälschung nur aufgrund der Asynchronität zwischen Ein­ gangssignal und Takt entstehen kann.

Der Ausgang des Eingangs-Flip-Flops FF 1 ist durch den lo­ gischen Ausgang des unmittelbar durch das Eingangssignal beaufschlagten (also an E liegenden) NOR-Gatters NOR 2 ge­ geben, über den das gedehnte Eingangssignal an den Ein­ gangstransistor T 1 der ersten Stufe des Schieberegisters SR gelangt. Zwischen dem Eingangstransistor T 1 und dem folgenden Inverter I 1 befindet sich eine Abzweigungsstel­ le Z, die zugleich einen zu dem dem Schieberegister SR nachgeschalteten und anstelle des Gatters U 1 in Fig. 1 vorgesehenen NOR-Gatter NOR 4 führenden Ausgang des Schie­ beregisters SR bildet. Der zweite logische Eingang des NOR-Gatters NOR 4 liegt am Ausgang der letzten Speicher­ zelle des Schieberegisters SR, also im Bedarfsfall am Signalausgang des Inverters I 6. Der Ausgang des NOR-Gat­ ters NOR 4 dient zur Steuerung des Setzeingangs S des Ausgangs-Flip-Flops FF 2, also des freien logischen Ein­ gangs des Gatters NOR 5, an dessem Ausgang Q das demodu­ lierte Signal erscheint.

Der freie logische Eingang des Gatters NOR 6, also der Reseteingang R des Ausgangs-Flip-Flops FF 2, wird durch den logischen Ausgang eines UND-Gatters U 4 gesteuert, das dem Gatter U 2 in Fig. 1 entspricht und dessen beide logische Eingänge so beaufschlagt sind, daß der eine Ein­ gang an dem mit E 1 bezeichneten Takteingang des Demodu­ lators liegt und der andere Eingang mit einem Schaltungs­ punkt Z * verbunden ist, der zwischen zwei aufeinander­ folgenden Speicherzellen, also Registerstufen des Schie­ beregisters SR (im Beispielsfall zwischen die vierte und die fünfte Registerstufe) gelegt ist. Hierdurch wird ei­ ne Verkürzung des demodulierten Signals und damit eine Korrektur der durch das Eingangs-Flip-Flop FF 1 bedingten Dehnung erreicht.

Der Eingang E für das zu demodulierende Signal liegt nicht nur an den beiden NOR-Gattern NOR 1 und NOR 2 son­ dern auch noch an dem Gate eines Feldeffekttransistors T * dessen Source an Masse und dessen Drain auf den Ab­ zweigungspunkt Z zwischen dem ersten Transfertransistor T 1 und dem ersten Inverter I 1 im Schieberegister SR und somit auch auf den einen logischen Eingang des NOR-Gat­ ters NOR 4 gelegt ist. Dieser Transfertransistor T * und die angegebene Anschaltung bewirken, daß auch in den Zei­ ten, in denen der Transfertransistor T 1 gerade kein Takt­ signal erhält (d. h. gesperrt ist), die Information eines am Eingang E vorhandenen geträgerten Signals sofort ins Schieberegister SR übernommen wird. In diesem Falle wird die Speicherfähigkeit der Gatekapazität des Transistors im Inverter T 1 ausgenutzt, um die bereits obenerwähnte Dehnung des an das Schieberegister SR abzugebenden Sig­ nals zu erreichen.

Sowohl das zu demodulierende Signal am Eingang E als auch die auf die Takteingänge E 1 und E 2 gegebenen Taktsignale beziehen sich auf einen Pegel, der an Masse liegt.

Die Rücksetzimpulse für das Eingangs-Flip-Flop FF 1 werden durch die am Eingang E 2 anfallenden Taktsignale ausgelöst, die zugleich auch der Taktversorgung des Schieberegis­ ters SR dienen. Aus diesem Grund sind die Gateelektroden derjenigen Transfertransistoren T _ν , die zu Speicherzel­ len mit geradzahliger Nummerierung ν gehören, an den Ein­ gang E 2 gelegt. Die Gateelektroden derjenigen Transfer­ transistoren T _ν , die zu Speicherzellen mit ungeradzah­ liger Nummerierung ν gehören, liegen hingegen an dem Takteingang E 1, der auch zur Beaufschlagung des einen logischen Eingangs des dem Ausgangs-Flip-Flop FF 2 vor­ geschalteten UND-Gatters U 4 vorgesehen ist.

Schließlich ist noch zu erwähnen, daß die an den beiden Takteingängen E 1 und E 2 des Schieberegisters SR vorge­ sehenen Signale derart ausgewählt sind, daß sie perio­ disch sind, daß sie in fester Phase zueinander liegen und daß sich ihre Arbeitspegel nicht überschneiden.

Damit ist die in Fig. 2 dargestellte Ausgestaltung des Demodulators vollständig beschrieben. Sie weist gegenü­ ber der in Fig. 1 dargestellten Ausführungsform den Vor­ teil auf, daß es sich um eine MOS-gerechte Lösung han­ delt, die problemlos und platzsparend auf einem Silicium- Chip integrierbar ist.

Claims (11)

1. Integrierbarer Demodulator für geträgerte Digitalsignale mit einem Demodulatoreingang, einem taktgesteuerten, mehrere unterschiedliche Signalausgänge aufweisenden Schieberegister und einer bistabilen Kippstufe, deren Ausgang den Demodulator­ ausgang bildet, dadurch gekennzeichnet, daß das zu demodulierende Signal über einen die Signaldauer vergrößernden und die Abtastung des Signals durch das Schiebe­ register (SR) ermöglichenden Schaltungsteil (FF 1) an den Schieberegistereingang gelegt ist, und daß die bistabile Kipp­ stufe (FF 2) zwei Signaleingänge (RS) aufweist, die mit dem logischen Ausgang je eines logischen Gatters (U 1, U 2; NOR 4, U 4) direkt verbunden sind, wobei die logischen Eingänge der logischen Gatter (U 1, U 2; NOR 4, U 4) von den Signalausgängen (A 1-A 4; Z, Z *, Ausgang von I 6) des Schieberegisters (SR) gesteuert wer­ den.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die den Ausgang des Demodulators bildende bistabile Kippstufe (FF 2) als RS-Flip-Flop ausgebildet ist.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß der dem Schieberegister (SR) vorgeschalte­ te und das zu demodulierende Signal auf dieses übertra­ gende Schaltungsteil (FF 1) als taktgesteuerte bistabile Kippstufe, insbesondere als RS-Flip-Flop, ausgebildet ist.

4. Vorrichtung nach den Ansprüchen 1 bis 3, dadurch ge­ kennzeichnet, daß die die Eingänge der den Ausgang (Q) des Demodulators bildenden bistabilen Kippstufe (FF 2) auf Ausgänge des Schieberegisters (SR) schaltenden logi­ schen Gatter einander gleich sind und beispielsweise als UND-Gatter (U 1, U 2) oder als NOR-Gatter ausgebildet sind.

5. Vorrichtung nach den Ansprüchen 1 bis 3, dadurch ge­ kennzeichnet, daß die beiden die Eingänge der den Aus­ gang des Demodulators bildenden bistabilen Kippstufen (FF 2) auf Ausgänge des Schieberegisters (SR) schalten­ den logischen Gatter verschieden sind.

6. Vorrichtung nach den Ansprüchen 1 bis 5, dadurch ge­ kennzeichnet, daß das Schieberegister (SR) aus einer An­ zahl n hintereinander geschalteter Speicherzellen besteht, daß dabei die einzelne Speicherzelle durch die Source- Drain-Strecke je eines Feldeffekttransistors (T _ν ) mit nachgeschaltetem Inverter (I _ν ) gegeben ist, und daß die Gateelektroden der Feldeffekttransistoren (T _n ) der ein­ zelnen Speicherzellen des Schieberegisters (SR) über zwei Takteingänge (E 1, E 2) derart getaktet sind, daß die Speicherzellen mit ungeradzahliger Nummerierung durch die über den einen Eingang (E 1) gelieferten Taktsignale und die Speicherzellen mit geradzahliger Nummerierung durch die über den anderen Takteingang (E 2) gelieferten Taktsignale gesteuert sind.

7. Vorrichtung nach Anspruch 5 und 6, dadurch gekennzeich­ net, daß der die Speicherzellen mit ungeradzahliger Num­ merierung des Schieberegisters (SR) versorgende Taktein­ gang (E 1) an den einen logischen Eingang eines UND-Gat­ ters (U 4) und dessen Ausgang an den einen Eingang (R) ei­ ner aus zwei kreuzgekoppelten NOR-Gattern (NOR 5, NOR 6) ge­ bildeten Flip-Flopzelle (Basis-Flip-Flop) gelegt ist, daß der zweite logische Eingang des UND-Gatters (U 4) durch den Ausgang einer im Inneren der das Schieberegister (SR) bildenden Kette von Speicherzellen liegenden Speicherzel­ le mit Signalen versorgt ist, daß außerdem der eine logi­ sche Eingang eines NOR-Gatters (NOR 4) an den Ausgang der letz­ ten Speicherzelle (I 6) des Schieberegister (SR), der an­ dere logische Eingang dieses Gatters (NOR 4) an einen zwi­ schen dem Transistor (T 1) und dem Inverter (I 1) der er­ sten Speicherzelle des Schieberegisters (SR) liegenden Schaltungspunkt (2) gelegt ist.

8. Vorrichtung nach den Ansprüchen 1 bis 7, dadurch ge­ kennzeichnet, daß der das zu demodulierende Signal füh­ rende Eingang (E) an je einen logischen Eingang zweier NOR-Gatter (NOR 1, NOR 2) gelegt ist, daß dabei das erste NOR-Gatter (NOR 1) über seinen zweiten logischen Eingang auf das Schieberegister (SR) zurückgekoppelt ist, daß durch den Ausgang des ersten NOR-Gatters (NOR 1) der eine Eingang eines UND-Gatters (U 3) gesteuert ist, daß der zweite Eingang dieses UND-Gatters (U 3) taktgesteuert ist und sein Ausgang an den freien logischen Eingang eines dritten NOR-Gatters (NOR 3) unter Kreuzkopplung mit dem zweiten NOR-Gatter (NOR 2) eine bistabile Kippstufe (FF 2) bildet, die an dem vom Eingang (E) für das zu de­ modulierende Signal unmittelbar beaufschlagten zweiten NOR-Gatter (NOR 2) ihren Signaleingang (S) und am Aus­ gang dieses NOR-Gatters (NOR 2) ihren an den Eingang des Schieberegisters (SR) gelegten Signalausgang hat.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Eingang für das zu demodulierende Signal (E) an die Gateelektrode eines Feldeffekttransistors (T *) ge­ legt ist, dessen Source an Masse und dessen Drain ge­ meinsam mit dem zwischen dem Feldeffekttransistor (T 1) und dem Inverter (I 1) der Eingangsstufe des Schiebere­ gisters (SR) liegenden Schaltungspunkt (Z) an den einen logischen Eingang des der bistabilen Kippstufe (FF 2) am Ausgang des Demodulators vorgeschalteten und an seinem anderen logischen Eingang durch den Ausgang der letzten Stufe des Schieberegisters (SR) beaufschlagten vierten NOR-Gatter (NOR 4) geschaltet ist.

10. Vorrichtung nach Anspruch 8 oder 9, dadurch gekenn­ zeichnet, daß zur Rückkopplung des Schieberegisters (SR) ein zwischen dem Feldeffekttransistor (T _ν ) und dem zuge­ hörigen Inverter (I _ν ) innerhalb der ν-ten Speicherzelle liegender Schaltungspunkt (ZR) mit dem einen logischen Eingang des ersten NOR-Gatters (NOR 1) verbunden ist.

11. Vorrichtung nach den Ansprüchen 1 bis 10, dadurch gekennzeichnet, daß alle an den Eingängen bzw. Ausgän­ gen des Demodulators erscheinenden Signale auf Masse als Bezugspotential bezogen sind.