DE2951920C2

DE2951920C2 -

Info

Publication number: DE2951920C2
Application number: DE2951920A
Authority: DE
Inventors: Tadao Yoshida; Tadao Tokio/Tokyo Jp Suzuki
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-12-21
Filing date: 1979-12-21
Publication date: 1989-01-19
Also published as: GB2038583B; JPS644375B2; CA1127724A; DE2951920A1; JPS5585135A; GB2038583A; US4313065A

Description

Die Erfindung bezieht sich auf einen Schaltkreis unter Verwendung eines MOS-Feldeffekttransistors, bei dem verhindert wird, daß der Entladestrom einer induktiven Last zwischen dem Substrat und der Drainelektrode des Transistors fließt.

Aus der Zeitschrift "Electronics, Bd. 51, H. 13, S. 109, Fig. 4b) ist ein Schaltkreis gemäß Oberbegriff des Patentanspruches 1 als Ausgangsstufe eines Impulsbreitenmodulationsverstärker bekannt.

Es ist ferner aus der Praxis bereits ein Schaltkreis als Ausgangsstufe eines Impulsbreitenmodulationsverstärkers bekannt, bei dem zwei komplementäre MOS-FETs im Gegentakt geschaltet sind. Da der MOS-FET hinsichtlich der Schaltcharakteristik günstiger ist, kann die Frequenz eines Trägers für den Verstärker hoch gewählt werden, jedoch fließt der Entladestrom einer induktiven Last durch die PN-Diodenverbindung zwischen dem Substrat und der Drainelektrode des MOS-FETs. Da die Schaltgeschwindigkeit der Diode niedrig ist, kann die Schaltcharakteristik des MOS-FETs nicht ausreichend ausgenutzt werden.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Schaltkreis mit MOS-FETs zu schaffen, dessen Schaltcharakteristik bei einfachem Aufbau verbessert ist.

Gelöst wird diese Aufgabe gemäß der Erfindung durch die im Anspruch 1 angegebenen Merkmale. Zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachstehend anhand der Fig. 1 bis 11 beispielsweise erläutert. Es zeigt

Fig. 1 ein Schaltbild eines Beispiels eines bekannten Schaltkreises mit einem MOS-Fet,

Fig. 2 einen Querschnitt eines MOS-FETs, aus dem der Substratstromfluß hervorgeht,

Fig. 3 das Ersatzschaltbild des MOS-FETs mit dem PN- Übergang zwischen dem Substrat und der Drainelektrode,

Fig. 4A bis 4D die Strom/Spannungskennlinie des Schaltkreises der Fig. 1,

Fig. 6 das Schaltbild eines weiteren Beispiels des bekannten Schaltkreises mit einem MOS-FET,

Fig. 7 die Strom/Spannungs-Kennlinie des Schaltkreises der Fig. 6,

Fig. 8 das Schaltbild eines Beispiels des Schaltkreises mit einem MOS-FET gemäß der Erfindung,

Fig. 9 und 12 Querschnitt der MOS-FETs des Schaltkreises der Fig. 8, und

Fig. 10 und 11 die Strom/Spannungs-Kennlinien des Schaltkreises in Fig. 8.

Fig. 1 zeigt ein Beispiel des bekannten MOS-FET-Schaltkreises. 1 bezeichnet eine Signalquelle eines impulsbreitenmodulierten Signals mit der Mittenfrequenz von z. B. 500 kHz. Die Signalquelle 1 liegt am einen Ende auf Masse und ist am anderen Ende mit dem Verbindungspunkt der Basen eines NPN-Transistors 2 und eines PNP-Transistors 3 verbunden. Die Emitter der Transistoren 2 und 3 liegen über einem Widerstand 4 auf Masse. Der Kollektor des Transistors 2 ist über einen Widerstand 5 mit einem Spannungsquellenanschluß 6 verbunden, an dem eine positive Gleichspannung +Vcc anliegt, während der Kollektor des Transistors 3 über einen Widerstand 7 mit einem Spannungsquellenanschluß 8 verbunden ist, an dem eine negative Gleichspannung -Vcc anliegt, deren Absolutwert der Spannung +Vcc gleich ist. Der Kollektor des Transistors 2 ist mit dem Verbindungspunkt zwischen den Basen eines NPN-Transistors 9 und eines PNP-Transistors 10 verbunden, die einen Trennverstärker bilden, und der Verbindungspunkt der Emitter der Transistoren 9 und 10 ist mit der Gateelektrode eines P-Kanal-MOS-FETs 11 verbunden, der ein Schaltelement bildet. Der Kollektor des Transistors 9 ist mit dem Spannungsanschluß 6 verbunden, während der Kollektor des Transistors 10 mit der negativen Elektrode einer Gleichspannungsquelle wie einer Batterie 12 verbunden ist, deren positive Elektrode mit dem Spannungsanschluß 6 verbunden ist. Die Source-Elektrode des MOS-FETs 11 ist mit dem Spannungsanschluß 6 verbunden. Der Kollektor des Transistors 3 ist außerdem mit dem Verbindungspunkt der Basen eines NPN-Transistors 13 und eines PNP- Transistors 14 verbunden, die einen Trennverstärker bilden, und der Verbindungspunkt der Emitter der Transistoren 13 und 14 ist mit der Gatelektrode eines N-Kanal-MOS-FETs 15 verbunden, der ein Schaltelement bildet. Der Kollektor des Transistors 13 ist mit der positiven Elektrode einer Gleichspannungsquelle wie einer Batterie 16 verbunden, deren negative Elektrode mit dem Kollektor des Transistors 14 verbunden ist. der Kollektor des Transistors 14 ist ebenfalls mit dem Spannungsanschluß 8 verbunden. Die Sourceelektrode des MOS-FETs 15 ist mit dem Spannungsanschluß 8 verbunden. Die Drainelektroden der MOS-FETs 11 und 15 sind über die Reihenschaltung eines Tiefpaßfilters 17, das aus einer Spule 17 a und einem Kondensator 17 b besteht, und einen Widerstand 18 wie einen Lautsprecher mit Masse verbunden. Das Massepotential liegt dabei zwischen den Spannungen +Vcc und -Vcc.

Bei dem bekannten Schaltkreis der Fig. 1 werden die MOS- FETs 11 und 15 durch das impulsbreitenmodulierte Signal der Signalquelle 1 abwechselnd ein- und ausgeschaltet, und das Ausgangssignal, das am Verbindungspunkt der Drainelektroden der MOS-FETs 11 und 15 erscheint, wird über das Tiefpaßfilter 17 dem Lautsprecher 18 zugeführt, so daß vom Lautsprecher 18 Schall wiedergegeben wird.

Da ein MOS-FET im Gegensatz zu einem Bipolartransistor keine Minoritätsträger hat, ist seine Schaltgeschwindigkeit hoch und er eignet sich daher als Schaltelement zum Schalten einer hohen Frequenz von mehr als z. B. 500 kHz, wie z. B. bei einem impulsbreitenmodulierten Signal.

Wenn die MOS-FETs 11 und 15 im leitenden Zustand sind, fließen die Lade- und Entladeströme der Spule 17 a durch die Drain- und Source-Elektroden der leitenden MOS-FETs 11 und 15 in entgegengesetzten Richtungen. Bei z. B. dem MOS-FET 11 sind jedoch zur Kennlinienverbesserung dessen Halbleitersubstrat 11 a und die Sourceelektrode 11 S elektrisch verbunden, wie Fig. 2 zeigt. Wenn daher der Entladestrom aufgrund der Entladung der Spule 17 a, d. h. der Strom Isub bei dem gezeigten Beispiel von der Drain-Elektrode 11 d durch das Substrat 11 a zur Sourceelektrode 11 s des MOS-FETs 11 fließt, wird eine parasitäre Diode 19 im Substrat 11 a zwischen der Sourceelektrode 11 S und der Drainelektrode 11 D gebildet, die Fig. 3 gestrichelt zeigt. Aufgrund der Bildung der parasitären Diode 19 wird die Erholungszeit bzw. Sperrträgheit des MOS-FETs 11 groß und beträgt z. B. 0,5 bis 1 µs. In Fig. 2 bezeichnet 11 b eine auf der oberen Oberfläche des Substrats 11 a gebildete Isolierschicht, 11 G die Gate-Elektrode und 11 M eine auf der Isolierschicht 11 b gebildete Metallschicht.

Wenn ein impulsbreitenmoduliertes Signal wie in Fig. 4A von der Signalquelle 1 des Gate-Elektroden der MOS-FETs 11 und 15 in Fig. 1 zugeführt wird, fließt der Strom in Fig. 4B durch die Spule 17 a. Dabei fließen die in den Fig. 4C und 4D gezeigten Stromspitzen 11 T und 15 T, die sehr groß sind, und durch die Größe der Erholungszeit der in den MOS-FETs 11 und 15. Durch die Stromspitzen 11 T und 15 T wird daher bei dem bekannten Schaltkreis der Fig. 1 ein Leistungsverlust verursacht und es besteht die Gefahr, daß die MOS-FETs 11 und 15 durch die durch die Stromspitzen 11 T und 15 T erzeugte Wärme beschädigt werden. Da der Entladestrom durch die parasitären Dioden 19 der MOS-FETs 11 und 15 fließt, werden ihre statischen Kennlinien bzw. ihre Strom/Spannungs- Kennlinien im leitenden Zustand in der Entladestromrichtung (negative Stromrichtung) nicht linear, wie das Diagramm der Fig. 5 zeigt, und das Ausgangssignal wird verzerrt.

Um den bei dem bekannten Schaltkreis der Fig. 1 hervorgerufenen Leistungsverlust zu verbessern bzw. zu beseitigen, wurde ein MOS-FET-Schaltkreis vorgeschlagen, den Fig. 6 zeigt, in der die gleichen Elemente wie in Fig. 1 mit den gleichen Bezugszeichen versehen sind; diese Elemente werden nicht mehr beschrieben.

Bei dem Schaltkreis der Fig. 6 ist die Drainelektrode des MOS-FETs 11 mit der Anode einer Diode 20 verbunden, deren Kathode mit der Anode einer Diode 21 verbunden ist, deren Kathode mit der Drainelektrode des MOS-FETs 15 verbunden ist. Der Verbindungspunkt der Dioden 20 und 21 liegt über die Reihenschaltung des Tiefpaßfilters 17 und des Widerstandes 18 als der Last auf Masse. Die Dioden 20 und 21 dienen dazu, zu verhindern, daß der Entladestrom über das Substrat der MOS-FETSs 11 und 15 fließt. Der Verbindungspunkt der Dioden 20 und 21 ist außerdem mit der Anode einer Diode 22 verbunden, deren Kathode mit dem Spannungsanschluß 6 und mit der Kathode einer Diode 23 verbunden ist, deren Anode mit dem Spannungsanschluß 8 verbunden ist. Der Entladestrom, der über die MOS-FETs 11 und 15 fließen könnte, fließt daher über die Dioden 22 und 23.

Da bei dem Schaltkreis der Fig. 6 die Sperrströme, die über die MOS-FETs 11 und 15 fließen könnten, über die Dioden 22 und 23 fließen, wird die Erholungszeit der MOS-FETs 11 und 15 nicht beeinträchtigt, und die Stromspitzen fließen nicht oder kaum über die MOS-FETs 11 und 15, da die Schaltzeit der Dioden 22 und 23 relativ kurz ist. Der Schaltverlust kann daher verbessert werden.

Da bei dem Schaltkreis der Fig. 6 die Dioden 20 und 22 für den MOS-FET 11 und die Dioden 21 und 23 für den MOS-FET 15 vorgesehen sind, haben die statischen Kennlinien bzw. die Spannungs/Strom-Kennlinien der MOS-FETs 11 und 15 im leitenden Zustand nahe dem Nullpunkt eine Stufe und sind daher nicht linear, wie Fig. 7 zeigt; dies ist auf den Einfluß der Dioden zurückzuführen, und es besteht die Gefahr, daß das Ausgangssignal durch diese Stufe verzerrt wird. Wegen der Verwendung der eine hohe Schaltgeschwindigkeit aufweisenden Dioden in Fig. 6 ist der bekannte Schaltkreis teuer.

Anhand der Fig. 8 bis 12 wird nun der MOS-FET-Schaltkreis der Erfindung beschrieben, durch den der Schaltverlust und auch die Ausgangssignalverzerrung verringert werden.

Fig. 8 zeigt das Schaltbild eines Beispiels des MOS-FET-Schaltkreises der Erfindung. Gleiche Elemente wie in Fig. 1 sind mit den gleichen Bezugszeichen versehen und werden nicht mehr beschrieben.

Zwischen die Substrat und die Sourceelektroden der MOS- FETs 11 und 15 sind Widerstände 24 und 25 geschaltet, die dazu dienen zu verhindern, daß der Entladestrom der Spule 17 a des Tiefpaßfilters 17 durch die MOS-FETs 11 und 15 fließt. Die Widerstandswerte der Widerstände 24 und 25 sind größer als die Kanalwiderstandswerte der MOS-FETs 11 und 15 in deren eingeschaltetem Zustand gewählt. Der Widerstand 24 ist in der in Fig. 9 gezeigten Weise mit dem MOS-FET 11 verbunden. Obwohl die Zusammenschaltung des Widerstandes 25 mit dem MOS-FET 15 nicht gezeigt ist, kann sie im wesentlichen gleich der in Fig. 9 sein.

Bei dem Schaltkreis der Fig. 8 wird der Entladestrom der Spule 17 a durch die Widerstände 24 und 25 gesperrt, so daß die Erholungszeit der MOS-FETs 11 und 15 im Gegensatz zu der bekannten Schaltung in Fig. 1 kaum beeinträchtigt wird, und es fließen keine Stromspitzen durch die MOS-FETs 11 und 15, so daß der Schaltverlust verbessert bzw. verringert werden kann.

Außerdem sind im Gegensatz zur Schaltung der Fig. 6 bei der in Fig. 8 keine Dioden verwendet, so daß die Linearität der statischen Kennlinien der MOS-FETs 11 und 15 im eingeschalteten Zustand verbessert und die Verzerrung des Ausgangssignals verringert werden kann.

Wenn die Widerstandswerte der Widerstände 24 und 25 zu 10 Ohm gewählt werden, d. h. um das 1,6fache oder mehr größer als die z. B. 6 Ohm betragenden Kanalwiderstände der MOS-FETs 11, 15 im eingeschalteten Zustand, haben die statischen Kennlinien der MOS-FETs 11 und 15 im eingeschalteten Zustand den im Diagramm der Fig. 10 gezeigten Verlauf; darauf ist ersichtlich, daß die statischen Kennlinien der MOS-FETs 11 und 15 im Vergleich zu denen der MOS-FETs 11 und 15 der Schaltungen der Fig. 1 und 6, die in den Diagrammen der Fig. 5 und 7 gezeigt sind, verbessert sind.

Wenn die Widerstandswerte der Widerstände 24 und 25 zu 60 Ohm gewählt werden und damit das 10fache der Kanalwiderstände der MOS-FETs 11 und 15 im eingeschalteten Zustand betragen, wird die Linearität der statischen Kennlinien der MOS-FETs 11 und 15 im eingeschalteten Zustand noch weit stärker verbessert, wie das Diagramm der Fig. 11 zeigt, und damit wird die Verzerrung des Ausgangssignals verbessert.

Die übrige Arbeitsweise der Schaltung in Fig. 8 ist im wesentlichen gleich der der bekannten Schaltung in Fig. 1.

Bei der Schaltung der Erfindung können somit der Schaltverlust und die Ausgangssignalverzerrung verringert werden.

Bei dem obigen Beispiel sind die Widerstände 24 und 25 zwischen die Substrate und die Source-Elektroden der MOS-FETs 11 und 15 geschaltet. Es ist jedoch auch möglich, statt des Widerstandes 24 eine Widerstandsschicht 24 a auf der unteren Oberfläche des Substrats 11 a zu bilden und die Drainelektrode 11 S des MOS-FETs 11 über die Widerstandsschicht 24 a mit dem Substrat 11 a zu verbinden, wie Fig. 12 zeigt. In der gleichen Weise kann auch für den MOS-FET 15 verfahren werden.

Bei dem obigen Beispiel sind die MOS-FETs in geerdeter Sourceschaltung angeordnet, es ist jedoch auch möglich, sie in geerdeter Drainschaltung anzuordnen.

Claims

1. Schaltkreis, bestehend aus einer Gleichspannungsquelle mit einem ersten und zweiten Anschluß, einem ersten und zweiten MOS-FET mit Gate-, Source- und Drain- Elektrode und einem Substrat, deren Source- und Drain- Elektroden im Gegentakt zwischen die Anschlüsse der Gleichspannungsquelle geschaltet sind, einer Signalquelle, die den Gate-Elektroden der FETs ein Steuersignal zuführt, und einem Ausgangskreis mit einer Induktivität und einer Last, die in Reihe zwischen den Verbindungspunkt des ersten und zweiten FETs und einem Bezugspunkt geschaltet sind, so daß die Lade- und Entladeströme der Induktivität abwechselnd durch die Source- und Drain-Elektroden der FETs fließen, wenn diese leitend sind, dadurch gekennzeichnet, daß eine Widerstandseinrichtung zwischen die Source-Elektrode und das Substrat der FETs geschaltet ist, so daß verhindert wird, daß der Entladestrom der Induktivität durch das Substrat der FETs fließt.

2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die FETs komplementäre FETs sind.

3. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die FETs in geerdeter Source- Schaltung angeordnet sind.

4. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Widerstandsschaltung aus einem ersten Widerstand, der zwischen die Sourceelektrode und das Substrat des einen FETs und einem zweiten Widerstand, der zwischen die Source-Elektrode und das Substrat des zweiten FETs geschaltet ist, besteht.

5. Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß der Widerstandswert des ersten und zweiten Widerstandes etwa gleich dem oder größer als das 1,6fache des Widerstandes der FETs im eingeschalteten Zustand gewählt ist.

6. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Widerstandseinrichtung aus einer ersten Widerstandsschicht, die auf dem Substrat des ersten FETs gebildet und mit dessen Source-Elektrode elektrisch verbunden ist, und einer zweiten Widerstandsschicht, die auf dem Substrat des zweiten FETs gebildet und mit dessen Source-Elektrode elektrisch verbunden ist, besteht.

7. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß der Widerstandswert der ersten und zweiten Widerstandsschicht etwa gleich dem oder größer als das 1,6fache des Widerstandes der FETs im eingeschalteten Zustand gewählt ist.

8. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Signalquelle den Gate- Elektroden der FETs ein impulsbreitenmoduliertes Signal zuführt.