DE3126894C2

DE3126894C2 - Schaltungsanordnung zur Korrektur von Bitfehlern

Info

Publication number: DE3126894C2
Application number: DE19813126894
Authority: DE
Inventors: Peter 8501 Kalchreuth Brill; Bernd Dipl.-Ing. 8551 Igensdorf Refflinghaus
Original assignee: Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg De GmbH; Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1981-07-08
Filing date: 1981-07-08
Publication date: 1986-09-11
Also published as: DE3126894A1

Abstract

Durch die angemeldete Schaltungsanordnung zur Korrektur von Bit-Fehlern werden Fehler beseitigt, die bei der Übertragung der binären Abtastwerte, hier Übertragungsbits genannt, von mehrfach abgetasteten Datenbits über einen Übertragungskanal auftreten können. Zentrales Bauteil der Anordnung ist ein Vorwärts-Rückwärts-Zähler (5), der vom Takt (2) des Übertragungskanales getaktet wird. Am Vorwärts-Rückwärts-Zähleingang (6) des Zählers (5) liegen die Übertragungsbits an. Am Ende eines jeden Datenbits wird der Binärzustand der höchstwertigen Zählstufe des Zählers (5) mit einem Flip-Flop (11) abgefragt. Das Ergebnis dieser Abfrage liegt am Q-Ausgang (12) des Flip-Flops (11) an und stellt denjenigen von Fehlern befreiten Wert eines Datenbits dar, der sich aufgrund einer Mehrheitsentscheidung aus allen zugehörigen Übertragungsbits ergibt.

Description

Gründe dafür haben, daß sich das Ergebnis der Mehrheitsentscheidung nicht ändern wird, wenn auch noch die restlichen Obertragungsbits bei der Entscheidung berücksichtigt werden würden. Beim vorliegenden Zähler mit vier Zählstufen müßte z. B. der extrem unwahrscheinliche Fall eintreten, daß mindestens sieben aufeinander folgende Obertragungsbits eines Blocks verfälscht worden sind, damit sich die Anzahl der Zählstufen im Ergebnis auswirkt

Zum Anhalten des Zählers 5 in seinem Höchst- oder Tiefsisland wird der Takt 2 des Ubertragungskanals an den einen Eingang eines UND-Gatters 1 geführt, dessen anderer Eingang mit dem Carry-Out-Ausgang 4 des Zählers 5 verbunden ist Am Ausgang 4 liegt der Binärwert »0« an, wenn der Zähler seinen höchsten Stand oder den Stand Null erreicht hat

F i g. 2 zeigt einen Vorwährt-Zähler 205, der dann eingesetzt wird, wenn es sich bei den Daten um anisochrone Daten handelt Durch diesen Zähler 205 wird ein gesondertes Taktsignal erzeugt, das nach einer bestimmten Anzahl von Taktflanken des Taktes des Obertragungskanals, der am Takteingang 202 anliegt, den Zähler 205 auf den Stand Null zurücksetzt Das Rücksetzen des Zählers 205 bewirkt die Verbindung einer seiner Stufen Q1 bis Q10 mit seinem Rücksetzeingang 210. Durch Einstellung des Umschalters 200 läßt sich die Periodendauer dieses gesonderten Taktsignals festlegen. Es liegt an der Ausgangsklemme 214 der ersten Stufe des Zählers 205 an.

Bei der Übertragung anisochroner Daten wird die Klemme 214 mit der Klemme 14 der F i g. 1 verbunden. Dadurch wird erreicht, daß der Zähler 5 von F ig. 1 eine Mehrlieitsentscheidung mit ebenso vielen Übertragungsbits vornimmt wie Taktflanken an den Takteingang 202 des Zählers 205 gelangen, bevor dieser auf Null zurückgestellt wird.

Hierzu 1 Blatt Zeichnungen

40

:;

-ν

60

Claims

1 2 dem Takt des digitalen Übertragungskanals R Mal abPatentansprüche: getastet wird und die R Abtastwerte einen Block aus R Obertragungsbits bilden. !. Schaltungsanordnung zur Korrektur von Bit- Zur Korrektur der während der Übertragung verfehlern, die bei der Übertragung über einen digitalen 5 fälschten Übertragungsbits und zur Wiedergewinnung Übertragungskanal entstehen, wobei der Datenbits auf der Empfängerseite ist es naheliegend, alle R Übertragungsbits eines Blocks in einen handels-

1) auf der Senderseite jedes Bit eines an einen Da- üblichen Mehrheitsentscheider einzulesen und so dann tentakt gebundenen Datensignals mit dem Takt eine Mehrheitsentscheidung zu fällen, deren Ausgang (2) des digitalen Übertragungskanals R Mal ab- io den Wert eines wiedergewonnenen Datenbits festlegt, getastet wird und die R Abtastwerte einen Um auf unterschiedliche Verhältnisse R von Daten-Block aus R sogenannten Übertragungsbits bil- takt zu Takt des Übertragungskanals bzw. auf unterden, schiedüche Anzahlen R von Übertragungsbits innerhalb

eines Blocks vorbereitet zu sein, müßte eine universelle

dadurch gekennzeichnet, daß zur Wieder- 15 Anordnung zur Fehlerkorrektur mehrere Mehrheitsgewinnung des Datensignals auf der Empfängerseite entscheider enthalten, wenn auf die soeben angedeutete

Weise vorgegangen wird. Schließlich mflßte bei einer

2) ein Vorwärts-Rückwärts-Zähler (5) vorgesehen derart aufwendigen Anordnung im Anwendungsfall ist, der tom Takt (2) des Übertragungskanals derjenige Mehrheitsentscheider von Hand eingeschalgetaktet wird und an dessen Vorwärts-Rück- 20 tet werden, der für das gerade vorliegende Verhältnis R wärts-Zähleingang (6) zur Steuerung der Zähl- vorgesehen ist

richtung die Übertragungsbits anliegen, Die Aufgabe der Erfindung besteht darin, eine univer-

3) daß mit Hilfe eines zum Datentakt synchronen seile Schaltungsanordnung der eingangs genannten Art Taktes (14) zu Beginn eines jeden Blocks der anzugeben, die aus möglichst wenigen Bausteinen be-Vorwärts-Rückwärts-Zählpr (5) auf seinen hai- 25 steht

ben maximalen Zählerstand gesetzt wird und Diese Aufgabe wird durch die im Kennzeichen des

daß am Ende eines jeden Blocks der an der Anspruchs 1 angegebenen Merkmale gelöst Eine Wei-

höchsten Bhiärstelle des Vorwärts-Rückwärts- terbildung enthält der Unteranspruch.

Zählers (5) gespeicherte Binärwert als Wert ei- Anhand der Figuren soll ein Ausführungsbeispiel der

nes wiedergewonnenen Datenbits an den Q- 30 Erfindung näher erläutert werden. Es zeigt

Ausgang eines Flip-Flop? (11) übernommen F i g. 1 eine Anordnung nach der Erfindung,

wird, F i g. 2 eine Zusatzanordnung für anisochrone Daten.

4) daß der Vorwärts-Rückwär's-Zähler (5) beim Zentraler Baustein der Anordnung nach F i g. 1 ist ein Erreichen seines Höchst- oder Tiefststandes an- vierstufiger Vorwärts-Rückwärts-Zähler 5, an dessen gehalten wird und 35 Vorwärts-Ruckwärts-Zähicingang 6 die Übertragungs-

5) daß die Stufenzahl des Vorwärts-Rückwärts- bits anliegen. Der Zähler wird vom Takt 2 des digitalen Zählers (5) so groß ist, daß das Erreichen seines Übertragungskanals getaktet; er zählt aufwärts, wenn Höchst- oder Tiefststandes aufgrund verfälsch- das zu einer Taktflanke gehörige Übertragungsbit den ter Übertragungsbits extrem unwahrscheinlich Wert »1« hat und abwärts, wenn es den Wert »0« hat ist. 40 Zu Beginn eines jeden Blocks wird an den Setzeingang 10 des Zählers 5 ein Impuls gegeben, der ihn auf

2. Anordnung nach Anspruch 1, dadurch gekenn- seinen halben maximalen Zählerstand, nämlich 8 setzt, zeichnet, daß zum Anhalten des Vorwärts-Rück- Der Setzimpuls wird über ein RC-Differenzierglied 7,8 wärts-Zählers (5) ein UND-Gatter (1) vorgesehen sowie ein UND-Gatter 9 aus einem Taktsignal 14 abgeist, dessen Ausgang mit dem Takteingang des Zäh- 45 leitet, das zum Datentakt synchron ist und das durch lers (5) verbunden ist und an dessen einem Eingang eine hier nicht näher beschriebene Anordnung aus dem der Takt des Übertragungskanals (2) anliegt, wäh- Takt des Überlragungskanals gewonnen wird.

rend der andere Eingang an den Carry-Out-Ausgang Am Ende eines jeden Blocks wird der Binärwert in

(4) des Zählers (5) geführt ist. der höchstwertigen Stufe PA des Zählers 5 durch eine

3. Schaltungsanordnung nach Anspruch 1 oder 2, 50 Flanke des Taktsignals 14 vom Dateneingang 15 an den dadurch gekennzeichnet, daß bei anisochronen Da- (^-Ausgang 12 eines Flip-Flops 11 übernommen. Am tensignalen statt des zum Datentakt synchronen (^-Ausgang 12 liegen die wiedergewonnenen Datenbits Taktes (14) das Ausgangssignal (214) der ersten Stu- an.

fe eines Vorwärts-Zählers (205) verwendet wird, der Ist am Ende eines Blocks der Binärwert in der höchst-

ebenfalls mit dem Takt des Übertragungskanals 55 wertigen Stufe des Zählers 5 gleich »1«, so hatte die (202) weitergestellt wird und der bei einem von meh- Mehrheit der Übertragungsbits den Wert »1«, andernreren vereinbarter Zählerständen über einen Mehr- falls den Wert »0«. Der Binärwert in der höchstwertigen fachumschalter (200) einen Rücksetzimpuls auf sei- Stufe des Zählers 5 ist also das Ergebnis einer Mehrnen Rücksetzeingang (210) erhält. heitsentscheidung aus allen Übertragungsbits eines

60 Blocks.

Diese Aussagen sind mit der Einschränkung richtig,

daß der Zähler 5 während der Dauer eines Blocks nicht überläuft. Ist Überlauf möglich, d. h„ enthält ein Block

Beim Erfindungsgegenstand handelt es sich um eine mehr Übertragungsbits als der Zähler 5 zählen kann, so Schaltungsanordnung zur Korrektur von Bitfehjern, die 65 ist entweder der Zählbereich des Zählers 5 zu vergröbei der Übertragung über einen digitalen Übertra- Bern oder der Zähler 5 beim Erreichen seines Höchstgungssignal entstehen, wobei die Senderseite jedes Bit oder Tiefststandes festzuhalten, eines an einen Datentakt gebundenen Datensignals mit Bei der letztgenannten Möglichkeit muß man gute