DE3142618C2 - Halbleiteranordnung mit Transistor und Widerstandszone - Google Patents

Halbleiteranordnung mit Transistor und Widerstandszone

Info

Publication number
DE3142618C2
DE3142618C2 DE3142618A DE3142618A DE3142618C2 DE 3142618 C2 DE3142618 C2 DE 3142618C2 DE 3142618 A DE3142618 A DE 3142618A DE 3142618 A DE3142618 A DE 3142618A DE 3142618 C2 DE3142618 C2 DE 3142618C2
Authority
DE
Germany
Prior art keywords
zone
emitter
transistor
region
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3142618A
Other languages
English (en)
Other versions
DE3142618A1 (de
Inventor
Didier Jean Raymond Caen Grenier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3142618A1 publication Critical patent/DE3142618A1/de
Application granted granted Critical
Publication of DE3142618C2 publication Critical patent/DE3142618C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Integriertes Schaltungselement, das seitlich durch Oxid isoliert wird und einen Transistor (T) sowie einen Widerstand (R) enthält, wobei der Widerstand durch eine Verlängerung (221) der Basiszone (220) gebildet wird, wobei in dieser Verlängerung ein Emitter (23) liegt. Die Abschnürzone (223), die unter dem Emitter (23) liegt, erhält eine selektive Überdotierung in bezug auf insbesondere die Abschnürzone (224), die unter dem anderen Emitter (24) liegt. Element, das für die Herstellung von Speicherpunktzellen durch Zusammenfügen mit einem anderen praktisch identischen Element bestimmt ist.

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1.
Derartige Halbleiteranordnungen werden in bistabilen Speicherzellen verwendet, die mit zwei Transistoren mit je zwei Emittern für Speichermatrizen in der sogenannten ECL-Technik (Emitter-Coupled Logic) versehen sind. Die Basis- und Kollektorgebiete der beiden Transistoren sind dabei kreuzweise gekoppelt; die Kollektorgebiete sind mit einer ersten Speiseleitung über Widerstände verbunden, die als Belastungselemente wirken; ein Emittergebiet jedes Transistors ist mit einer zweiten Speiseleitung verbunden; die beiden anderen Emittergebiete sind mit einer ersten bzw. einer zweiten Lese- und Schreibleitung verbunden.
Eine Halbleiteranordnung nach dem Oberbegriff des Patentanspruchs Ί ist aus der DE-OS 28 54 994 bekannt. Die genannte Widerstandszone wird dabei durch eine laterale Erweiterung der Basiszone des Transistors gebildet In einer Speicherzelle, die aus derartigen Halbleitcranordnungen aufgebaut ist, ist eines der Emittergebiete jedes Transistors \\. einer lateralen Erweiterung des Basisgebietes integriert, die als Widerstandszone wirkt. Eine derartige Anordnung ist günstig, weil sie zu einer erheblichen Herabsetzung der Abmessungen der Zellen in bezug auf die der Zeilen mit einer ähnlichen Struktur beiträgt, in denen die Emittergebiete und die Widerstände alle in unterschiedlichen Teilen des Basisgebietes untergebracht sind. Dagegen weist eine derartige Anordnung den Nachteil auf, daß durch Integration des Emitters in der Widerstandzone der Querschnitt der genannten Widerstandszone über einen Teil ihrer Länge herabgesetzt wird. Um zu vermeiden, daß über die betrachtete Länge der genannte Querschnitt des schmalen Raumes zwischen dem Emittergebiet und dem darunterliegenden Kollektorgebiet — wobei in diesem Raum durch seine tiefe Lage der spezifische Widerstand des Halbleitermaterials hoch ist, was einen zu hohen Wert des betrachteten Widerstandes mit sich bringt — beschränkt wird, ist das genannte Emittergebiet in zwei einzelne Zonen aufgeteilt; auf diese Weise hat sich zwischen diesen Zonen ein Kanal in einem Stütze Halbleitermateria! gebildet in dem das Material einen viel nied- rigeren spezifischen Widerstand als in dem genannten tiefliegenden schmalen Raum aufweist, während auf zweckmäßige Weise dafür gesorgt wird, daß die Integration des Emitters in der Widerstandszone mit der Erhaltung eines für diesen Widerstand geeigneten ohm sehen Wertes kompatibel ist
Durch eine derartige Maßnahme ist es jedoch erforderlich, daß für die Bildung des Kanals die Integrationsinsel verbreitert wird, mit anderen Worten, daß ihre Oberfläche vergrößert wird, was zu dem stets auf dem Gebiet integrierter Schaltungen, insbesondere der Speicherschaltungen, angestrebten Zweck einer immer größeren Integrationsdichte im Widerspruch steht
Einerseits unter Berücksichtigung der Breite des Kanals selber, die bei Massenherstellung wegen der nor- malerweise zulässigen Toleranzen nicht kleiner als z. B. 3 μπι sein kann, if *d andererseits wegen der Tatsache, daß die beiden Emitterzonen, die den Kanal umgeben, an Ränder des versenkten Dielektrikums grenzen, die das inselförmige Gebiet begrenzen, und weil ferner jede Emitterzone eine genügende Breite haben muß, muß zwangsweise die Breite der Insel 30 bis 40% größer als beim Fehlen des Kanals gewählt werden.
Der Erfindung liegt die Aufgabe zugrunde, die obengenannten Nachteile der Halbleiteranordnungen des beschriebenen Typs mit dielektrischer Isolierung zu beseitigen und die Halbleiteranordnung so kompakt zu machen, daß eine möglichst große Anzahl von Zellen integriert werden kann. Der Erfindung liegt die Erkenntnis zugrunde, daß dies dadurch erreicht werden kann, daß wenigstens an der Stelle der ersten Emitterzone der spezifische Widerstand des zweiten Halbleitergebietes wenigstens zwischen dieser Emitterzone und dem Kollektorgebiet herabgesetzt werden kann.
Die genannte Aufgabe wird bei einer Halbleiteranordnung nach dem Oberbegriff des Patentanspruchs 1, erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Dadurch wird der ohmsche Wert des Teiles der ge nannten Widerstandszone, der die unterhalb der ersten Emitterzone liegende Abschnürzone bildet, auf einen gewählten Wert herabgesetzt.
Die Anwendung einer Anordnung nach der Erfindung bietet mehrere Vorteile.
An erster Stelle ist es auf diese Weise möglich, der vom Dielektrikum begrenzten Insel eine geringe Breite zu erteilen. Da der spezifische Widerstand der Abschnürzone auf einen Wert herabgesetzt werden kann, der gerade etwas niedriger als der übliche Wert ist (d. h.
der Wert desselben ohne zusätzliche Dotierung), kann nämlich der Querschnitt dieser Abschnürzone verkleinert werden: Einerseits ist es nicht mehr erforderlich, einen Kanal durch das erste Er.iittergebiet anzubringen, wie dies bei der Anordnung nach der genannten DE- OS 28 54 984 der Fall ist, wodurch eine Verringerung der Breite des genannten Querschnittes erhalten wird; andererseits kann die Länge, über die die Abschnürung erfolgt, in der Längsrichtung des Widerstandes dadurch
verkleinert werden, daß die Abmessung des ersten Emittergebietes in derselben Richtung etwas herabgesetzt wird (dies wegen der besseren Bedingungen für die Photoätzung des Emitterfensters, das, weil es größer als jedes der Fenster ist, die im Falle eines in zwei Zonen aufgeteilten Emitters erforderlich sind, schmäler gemacht werden kann).
Durch diese Verkleinerung der Abmessungen der Abschnürzone **rird eine allgemeine Herabsetzung der von einem derartigen integrierten Schaltungselement beanspruchten Oberfläche erhalten. Dies ist aus zwei Gründen günstig, und zwar zunächst weil diese Herabsetzung zu einer Erhöhung der Integrationsdichte beiträgt, und weiter weil dadurch durch eine damit einhergehende Verringerung der Kapazität (insbesondere der Kapazität des Kollektor/Basis-Übergangs und des darunterliegenden Kollektor/Substrat-Übergangs) eine erhebliche Zunahme der Ansprechgeschwindigkeit erhalten werden kann.
Andererseits bedeutet die Verringerung des spezifischen Widerstands der Abschnürzone durch Überdotierung dieser Zone — und demzufolge auch des „gesamten Widerstandes —, daß sie weniger empfindlich für Änderungen der ohmschen Werte gemacht wird, die mit äußeren Feldern zusammenhängen (die z. B. durch Oberflächenladungen herbeigeführt werden). Dadurch ist es auch möglich, eine zweckmäßige Verringerung der Streuung der Werte zwischen den Widerständen der integrierten Elemente einer und derselben Fertigungsserie infolge kleiner Verfahrensänderungen zu erreichen.
Eine Überdotierung der Abschnürzone bedeutet auch, daß der Verstärkungsfaktor des Teiles des Transistors, der mit dem ersten Emittergebiet gebildet wird, herabgesetzt wird und also kleiner als der des Teiles desselben Transistors wird, der mit dem zweiten Emittergebiet gebildet wird.
Es sei aber bemerkt, daß gerade im Falle einer Anwendung bei bistabilen Zellen von Speichermatrizen, wobei die Abschlüsse auf die oben angegebene Weise angebracht sind, d. h, daß eine Verbindung zwischen einem ersten Emittergebiet und einer Speiseleitung und eine Verbindung zwischen dem zweiten Emittergebiet und einer Steuerleitung hergestellt ist, die genannte Herabsetzung der Verstärkung keine Beeinträchtigung der Wirkung der Zellen mit sich bringt. Die ersten Emittergebiete der beiden Transistoren einer Zelle sind nämlich nicht mit der Randelektronik des Speichers verbunden; sie lassen nur einen Strom fließen, mit dessen Hilfe die Information in der Zelle festgehalten werden kann, wodurch der entsprechende Transistorteii keinen hohen Verstärkungsfaktor aufzuweisen braucht Dagegen müssen die zweiten Emittergebiete, die Lese- und Schreibinformation verarbeiten müssen, zu Transistoren, die einen hohen Verstärkungsfaktor aufweisen, gehören.
Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
Es zeigt
F i g. 1 das elektrische Schaltbild einer bistabilen Speicherzelle, wie sie z. B. in der ECL-Technik angewandt wird,
F i g. 2 eine Draufsicht auf ein integriertes Schaltungselement, das einen Transistor mit zwei Emittern und einen Widerstand umfaßt, und
F i R. 3 einen schematichen Schnitt längs der Linie III-III der F i g. 2 zur Veranschaulichung der Maßnahme nach der Erfindung.
Das Schaltbild nach F i g. 1 zeigt die beiden Transistoren T mit denen eine ECL-Speicherzelle hergestellt Is1. Im vorliegenden Falle sind die beiden Transistoren praktisch miteinander identisch; ihre Basis- und Kollektorgebiete sind kreuzweise miteinander verbunden; die Kollektorgebiete sind mit einer ersten Speiseleitung L1 über Widerstände R mit praktisch gleichen Werten verbunden; ein Emitter Fi jedes Transistors ist an eine
to zweite Speiseleitung angeschlossen, die hier als eine Stromquelle h angegeben ist und die den Strom zum Festhalten der Information in der Zelle liefert; von den beiden anderen Emittergebieten £2 ist das eine an eine erste Steuer- und Schreibleitung Z.3 und das andere an eine zweite Steuer- und Schreibleitung L4 angeschlossen.
Die Herstellung einer Zelle nach dem Schaltbild in F i g. 1 in der Halbleitertechnologie macht es notwendig, diese in zwei voneinander getrennte Inseln zu bilden, die je einen Transistor und den Kollektrvbelastungswiderstand des anderen Transistors enthaltet!.
F i g. 2 und 3 zeigen einen derartigen 1 eil der Zelle in Draufsicht bzw. im Schnitt Der genannte Teil wird in einem Halbleiterkörper 10 gebildet, der durch ein Substrat 101 gebildet wird, das mit einer epitaktischen Schicht iO2 überzogen ist und eine obere Fläche 10/4 aufweist, die die Oberfläche dieses Körpers bildet, an der alle Teile hergestellt sind und auf der die Verbindungen hergestellt werden. Sie ist seitlich von einem versenkten Dielektrikum 11 und in der Tiefe von einer vergrabenen Schicht 12 begrenzt. Der dargestellte Teil enthält weiter:
— ein erstes Gebiet 21 vom ersten Leitungstyp (das einen Teil der epitaktischen Schicht 102 bildet, wobei die vergrabene Schicht 12 gleichfalls von einem ersten Leitungstyp ist, während das Substrat 101 vom zweiten Leitungstyp ist), das den Kollektor des Transistors Tbildet;
— ein zweites Gebiet 22 vom zweiten Leitungstyp, das in der Schicht 102 erzeugt ist und an die Oberfläche \0A grenzt; dieses Gebiet 22 umfaßt die Basis 220 des Transistors Tund die Widerstandszone 221 (die dem Widerstand R entspricht), die eine seitliche Fortsetzung der genannten Basis 22C ist;
— ein drittes und ein viertes Gebiet 23 bzw. 24 vom ersten Leitungstyp, die innerhalb des zweiten Gebietes 22 angebracht sind, die ebenfalls an die Obsrfläche 10Λ grenzen und zwei Emitterzonen des Transistors Tbilden.
Die Widerstandszone 221 erstreckt sich zwischen einem ersten Kontakt 30, der auch der Kontakt B der Basis 220 ist, und einem zweiter. Kontakt 35, der am Rande des betreffenden Teiles liegt.
Die erste Emitterzone 23, die dem Emitter E\ nach F i g. 1 entspricht, liegt in dem Teil 221 des Gebietes 22, d. h. in dem die Widerstandszone bildenden Teil. Die zweite Emitterzon, 24, die dem Emitter E2 nach F i g. 1 entspricht, Hegt in dem anderen Teil 220 des Gebietes 12, d. h. in der eigentlichen Basis des Transistors; die Gebiete 23 und 24 und ihre Kontakte 33 bzw. 34 befinden sich zu beiden Seiten des Basiskontakts 30.
Mit Hilfe einer in Fig. 3 nicht dargestellten tiefen Kollektoranschlußzorie kann die Verbindung zwischen dem Kollektorgebiet 21 und dem zugehörigen Kollektorkontakt 31 hergestellt werden.
Die Gebiete bzw. Zonen 21, 22, 23 und 24 werden
völlig oder teilweise von dem Dielektrikum 11 begrenzt. Die Emitterzonen 23 und 24 stehen in Kontakt mit zwei gegenüberliegenden Wänden IM und Ud des isolierenden Dielektrikums 11 und erstrecken sich also über die ganze Breite des Gebietes 22.
Maßnahmen der obenbeschriebenen Art, die sich insbesondere auf die seitliche Isolierung des versenkten Dielektrikums, die Erzeugung der beiden Emitterzonen 23 und 24 gegenüber dem Basiskontakt 30 und die Integration der Zone 23 in dem Widerstand 221 beziehen, sind aus der genannten DE-OS 28 54 994 bekannt. Diese Maßnahmen beabsichtigen, gleich wie die Maßnahmen, die darin bestehen, daß der zweite Kontakt 35 des Widerstandes 221 auf der durch die Zonen 23 und 24 und den Basiskontakt 30 bestimmten Linie angebracht wird, die von einem Speicherelement auf dem Halbleiterkörper beanspruchte Oberfläche möglichst zu verkleinern und dadurch eine maximale Integrationsdichte zu erhalten.
In der bei der vorliegenden Anmeldung angewandten Struktur weist der Halbleiterventil 223 des zweiten Gebietes 22, der zwischen der ersten Emitterzone 23 und dem darunterliegenden Kollektorgebiet 21 liegt (und somit einen Teil der Widerstandszone 221 bildet) einen spezifischen Widerstand auf, der kleiner als der anderer Teile des zweiten Gebietes 22 ist (die insbesondere einen Teil der Basis 220 bilden).
Der genannte Halbleitermaterialteil 223 ist ein wesentlicher Teil des Widerstandes 221, denn er befindet sich an der Stelle des Schichtteiles 22, der zwischen dem Basiskontakt 30 (dem ersten Kontakt des Widerstandes) und dem Kontakt 35 (dem zweiten Kontakt des Widerstandes) liegt Dieser Teil weist einen verhältnismäßig kleinen Querschnitt (Dicke 0,10 bis 0,15 μίτι) in bezug auf den Querschnitt des verbleibenden Teiles des Widerstandes (Dicke 0,30 bis 0,45 μιη auf, dieser Teil ist auch ein tiefer Teil des Gebietes 22 in dem beim Fehlen einer besonderen Behandlung der spezifische Widerstand hoch ist Der ohmsche Wert des gesamten Widerstandes 221 ist stark von dem des Teiles 223 dieses Widerstandes abhängig. Gerade in diesem Teil 223 werden die Maßnahmen nach der Erfindung angewandt, um den ohmschen Wert desselben auf einem Pegel festzulegen, der für eine befriedigende Wirkung des mit dem genannten Widerstand 221 verbundenen Transistors geeignet ist
Zur Herstellung einer entsprechenden Anordnung werden auf einem Substrat 101 aus z. B. Silicium vom p-Typ Zonen für die vergrabenen Schichten 12 vom η+ -Typ erzeug«, deren Anzahl von den zu bildenden Schaltungselementen abhängig ist; dann wird eine epitaktische Schicht 102 vom η-Typ abgelagert, wonach auf photolithographischem Wege eine Maske zum Ätzen von Nuten angebracht und dann mittels thermischer Oxidation das versenkte, die Elemente voneinander trennende Siliciumoxid 11 erzeugt wird. Die folgende Bearbeitung ist eine Diffusion oder eine tiefe örtliche Implantation über eine geeignete Maske von Koilektorkontaktzonen vom η+-Typ. Mit einer Implantation vom η+-Typ, die über eine andere Maske durchgeführt wird, können die Emitterzonen 23 und 24 erzeugt werden. Danach folgt eine Implantation von Ionen vom p-Typ zum Erzeugen der Basisgebiete 220 und der Widerstände 221. Durch eine tiefe Implantation von Ionen vom p-Typ, die über eine Maske durchgeführt wird, die nur an der Stelle der Oberfläche des Emittergebietes für Ionen durchlässig ist, wird die Dotierungskonzentration in den Abschnürgebieten 223 erhöht und wird demzufolge der spezifische Widerstand dieser Gebiete herabgesetzt. Bevor auf der Oberfläche 10-4. Anschlußkontakte und ein Verbindungsmuster angebracht werden, wird die Anordnung noch einer Ausheizbearbeitung unterworfen, um eine geeignete Verteilung der Verunreinigungen zu erhalten.
In der Halbleitertechnologie bekannte Techniken zum Erhalten einer Selbstregistrierung der unterschiedlichen Masken mit Hilfe einer Hauptmaske (z. B. aus
ίο Siliciumoxid und/oder -nitrid), von Duplikatmasken und Abschirmmasken (z. B. aus Lack), die zu einer genauen Definition der Geometrie der Zonen und Gebiete führen, können im Rahmen des vorliegenden Verfahrens zum Anbringen von Schaltungselementen und Zellen verwendet werden.
Die Abmessungen der unterschiedlichen Gebiete der Anordnung — insbesondere die Dicke — und das Dotierungsprofil in diesen Gebieten sind naturgemäß von den Bedingungen bei den verschiedenen Implantationen abhängig. Nachstehend werden einige Ziffern gegeben, die diese Bedingungen näher umschreiben, während weiter die Werte der spezifischen Widerstände für ein bestimmtes Ausführungsbeispiel aufgeführt werden.
— Die epitaktische Schicht 102 weist eine Dicke von 0.8 bis 2,5 μπι auf; ihr Flächenwiderstand ist 5 bis
—
— Das Gebiet 22 wird durch Implantation von Borionen mit einer Dosis von 1 bis 2 · 1014 Atomen/cm2 bei einer Energie von 25 bis 70 keV erzeugt. Seine Dicke ist 0,30 bis 0,45 μη:. Der mittlere Flächenwiderstand desselben beträgt 600 Ω/α. Der Flächenwiderstand im tiefsten Teil in der Nähe des Kollektor/Basis-Übergangs ist etwa 6000 bis 7000 Ω/D. Die Gebiete der Emitter 23 und 24 werden durch Implantation von Arsenionen mit einer Dosis von 3 bis 7 · 10'5 Atomen/cm2 bei einer Energie von 25 bis 35 keV erhalten. Ihre Dicke liegt zwischen 0,20 und 030 μπι.
In der Abschnürzone 223 ist eine zusätzliche Implantation von Borionen mit einer Dosis von 1014 bis 1013 Atomen/cm2 bei einer Energie von 50 bis 150 keV angewandt. Der Flächenwiderstand in dieser Zone, der anfänglich 6000 bis 7000 Ω/D beträgt, beträgt nach dieser Behandlung 1500 bis 2000 Ω/D.
Die oben angegebenen Widerstandswerte sind die nach der endgültigen thermischen Behandlung erhaltenen Werte. Diese Behandlung wird in einer St'^kstoffatmosphäre durchgeführt und dauert 30 Minuten; während dieser Zeitdauer wird die Temperatur des Ofens auf einem Wert zwischen 900 und 9500C gehalten.
Wegen der relativ höheren Dotierung der Abschnürzone 223, die unter der ersten Emitterzone 23 liegt im Vergleich zu der Abschnürzone 224, die unter der zweiten Emitterzone 24 liegt, wandern die Verunreinigungen der genannten Zone 223 etwas tiefer in das darunterliegende Kollektorgebiet 21 als die Verunreinigungen der
Zone 224 während der endgültigen Ausheizbehandlung. Die Zone 224 ist denn auch etwas dünner als die Zone 223 und weist zu gleicher Zeit einen höheren spezifischen Widerstand auf. Wie aus Obenstehendem ersichtlich ist, ist die Verstärkung des Teiles des Transistors, dsr der zweiten Emitterzone 24 entspricht, größer ais die des Teiles desselben Transistors, der der ersten Emitterzone 23 entspricht, ohne daß jedoch dieses Ungleichgewicht die Wirkung des Elements und der Spei-
cherzelle, von der es einen Teil bildet, beeinträchtigt.
Ein integriertes Schaltungselement für eine ECL-Speicherzelle, di2 auf die oben angegebene Weise aufgebaut und hergestellt ist, beansprucht an der Oberfläche der Scheibe eine Oberfläche von etwa 2000 μπι2 (unter Berücksichtigung der Hälfte der Breite des versenken die angrenzenden Elemente voneinander trennender/Oxids 11).
Vergleichsweise sei erwähnt, daß ein ähnliches integriertes Schaltungselement, dessen Emittf rgebiet 23 in zwei Zonen aufgeteilt ist, die durch einen Kanal voneinander getrennt sind, eine Oberfläche von 2700 μιτι2 beansprucht.
Durch Zusammenfügung zweier integrierter Schaltungselemente gemäß dem elektrischen Schaltbild in F i g. 1 wird eine bistabile Speicherzelle gebildet, die wenig Raum in Anspruch nimmt. Die Zusammenfiigung erfolgt diirrh Hip Anbringung app'tanptpr MptaHhahnen
auf der Oberfläche 1OA °
20 Hierzu 1 Blatt Zeichnungen
25
30
35
40
45
50
55
60
65 S

Claims (1)

  1. Patentanspruch:
    Halbleiteranordnung mit einam Halbleiterkörper mit mindestens einem an eine Oberfläche grenzenden, von einem versenkten Dielektrikum begrenzten inselförmigen Gebiet, in dem ein Transistor und eine Widerstandszone angebracht sind, mit einem ersten Halbleitergebiet von einem ersten Leitungstyp, das ein Kollektorgebiet des Transistors enthält, und einem darüberliegenden, an die Oberfläche grenzenden zweiten Halbleitergebiet von einem zweiten, dem ersten entgegengesetzten Leitungstyp, das eine Basiszone des Transistors und die Widerstandszone enthält und in dem sich mindestens eine erste und eine zweite Emitterzone vom ersten Leitungstyp befinden, die Emittergebiete des Transistors bilden, wobei die Widerstandszone zwischen zwsi Anschlüssen, des zweiten Halbleitergebietes liegt, von denen eis erster Anschluß zugleich den Basiskontakt des Transistors bildet, und wobei die erste Emitterzone zwischen den zwei Anschlüssen liegt, dadurch gekennzeichnet, daß der zwischen der ersten Emitterzone (23) und dem Kollektorge-. biet (21) liegende Teil (223) des zweiten Halbleitergebietes (22) einen niedrigeren spezifischen Widerstand und eine größere Dicke als der zwischen der zweiten Emitterzone (24) und dem Kollektorgebiet (21) liegende Teil (224) des zweiten Halbieitergebietes (22) aufweist.
DE3142618A 1980-11-07 1981-10-28 Halbleiteranordnung mit Transistor und Widerstandszone Expired DE3142618C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8023825A FR2494041B1 (fr) 1980-11-07 1980-11-07 Element de circuit integre pour memoire bipolaire, son procede de realisation et cellule memoire realisee a l'aide dudit element

Publications (2)

Publication Number Publication Date
DE3142618A1 DE3142618A1 (de) 1982-07-01
DE3142618C2 true DE3142618C2 (de) 1986-01-16

Family

ID=9247788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3142618A Expired DE3142618C2 (de) 1980-11-07 1981-10-28 Halbleiteranordnung mit Transistor und Widerstandszone

Country Status (9)

Country Link
US (1) US4463370A (de)
JP (2) JPS57109369A (de)
CA (1) CA1171552A (de)
DE (1) DE3142618C2 (de)
FR (1) FR2494041B1 (de)
GB (1) GB2087149B (de)
IE (1) IE52757B1 (de)
IT (1) IT1140049B (de)
NL (1) NL186415C (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097659A (ja) * 1983-11-01 1985-05-31 Matsushita Electronics Corp 半導体集積回路
KR100331296B1 (ko) * 1995-12-20 2002-06-20 클라크 3세 존 엠. 에피택셜 핀치 저항기 및 그 형성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005453A (en) * 1971-04-14 1977-01-25 U.S. Philips Corporation Semiconductor device with isolated circuit elements and method of making
DE2137976C3 (de) * 1971-07-29 1978-08-31 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithischer Speicher und Verfahren zur Herstellung
US4032902A (en) * 1975-10-30 1977-06-28 Fairchild Camera And Instrument Corporation An improved semiconductor memory cell circuit and structure
JPS5379331A (en) * 1976-12-24 1978-07-13 Hitachi Ltd Semiconductor memory cell
JPS5397343A (en) * 1977-02-07 1978-08-25 Hitachi Ltd Semiconductor memory cell
FR2413782A1 (fr) * 1977-12-30 1979-07-27 Radiotechnique Compelec Element de circuit integre destine aux memoires bipolaires a isolement lateral par oxyde
FR2417854A1 (fr) * 1978-02-21 1979-09-14 Radiotechnique Compelec Transistor comportant une zone resistive integree dans sa region d'emetteur
US4246592A (en) * 1979-01-02 1981-01-20 Texas Instruments Incorporated High density static memory cell
US4246593A (en) * 1979-01-02 1981-01-20 Texas Instruments Incorporated High density static memory cell with polysilicon resistors
US4292730A (en) * 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization

Also Published As

Publication number Publication date
JPH0310681Y2 (de) 1991-03-15
JPS6117755U (ja) 1986-02-01
GB2087149A (en) 1982-05-19
IE52757B1 (en) 1988-02-17
CA1171552A (en) 1984-07-24
IT1140049B (it) 1986-09-24
NL8104961A (nl) 1982-06-01
FR2494041A1 (fr) 1982-05-14
NL186415B (nl) 1990-06-18
FR2494041B1 (fr) 1987-01-23
IT8124861A0 (it) 1981-11-04
DE3142618A1 (de) 1982-07-01
NL186415C (nl) 1990-11-16
GB2087149B (en) 1984-07-18
US4463370A (en) 1984-07-31
IE812582L (en) 1982-05-07
JPS57109369A (en) 1982-07-07

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE2242026A1 (de) Mis-feldeffekttransistor
DE69017348T2 (de) Thyristor und Verfahren zu dessen Herstellung.
DE2439875A1 (de) Halbleiterbauelement mit negativer widerstandscharakteristik
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2453279C3 (de) Halbleiteranordnung
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE2556668B2 (de) Halbleiter-Speichervorrichtung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE3022122C2 (de)
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2854994C2 (de) Halbleiteranordnung mit einem Transistor und einem mit dem Basisgebiet des Transistors verbundenen Widerstand
DE2047241B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1439758C3 (de) Verfahren zur Herstellung von Transistoren
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2128868C3 (de) Halbleiteranordnung
DE2001584A1 (de) Feldeffekttransistor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee