DE3147870C2 - CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen - Google Patents

CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen

Info

Publication number
DE3147870C2
DE3147870C2 DE3147870A DE3147870A DE3147870C2 DE 3147870 C2 DE3147870 C2 DE 3147870C2 DE 3147870 A DE3147870 A DE 3147870A DE 3147870 A DE3147870 A DE 3147870A DE 3147870 C2 DE3147870 C2 DE 3147870C2
Authority
DE
Germany
Prior art keywords
supply voltage
potential
circuit
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3147870A
Other languages
English (en)
Other versions
DE3147870A1 (de
Inventor
Andreas Carp Ontario Demetriou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Publication of DE3147870A1 publication Critical patent/DE3147870A1/de
Application granted granted Critical
Publication of DE3147870C2 publication Critical patent/DE3147870C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current 
    • G05F1/46Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/577Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices for plural loads
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

Bei CMOS-Schaltkreisen mit mindestens zwei Speisespannungsquellen unterschiedlichen Potentials, welche an zwei getrennten Eingangsanschlüssen anliegen, ist es unvermeidlich, daß parasitäre Dioden vorhanden sind, welche zwischen den beiden Eingangsanschlüssen liegen. Die Anoden dieser parasitären Dioden liegen hierbei an dem Eingangsanschluß höherer Spannung und die Kathoden an dem Eingangsanschluß höherer Spannung. Damit stets vermieden wird, daß ein Strom über diese parasitären Dioden fließt, der zu einer Zerstörung des CMOS-Schaltkreises führen kann, ist ein Schalter in Form eines Feldeffekttransistors vorgesehen, dessen Quellen-Drain-Strecke zwischen der Speisespannungsquelle niedrigeren Potentials und dem Eingangsanschluß für das niedrigere Potential geschaltet ist. Die Steuer elektrode dieses Feldeffekttransistors ist mit der Speisespannungsquelle höheren Potentials verbunden. Hierdurch wird erreicht, daß an dem Eingangsanschluß für das niedrigere Potential nur dann ein Potential auftreten kann, wenn an der Steuerelektrode ein dazu höheres Potential vorhanden ist.

Description

Die Erfindung betrifft einen CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen unterschiedlichen Potentials, welche an zwei getrennten Eingangsanschlüssen anliegen, wie der US-PS 38 01 831 entnehmbar ist.
Zahlreiche CMOS-Schaltkreise benötigen mehr als zwei Speisespannungsquellen. Bei einem typischen Potentialpegelumschaltkreis liegen beispielsweise zwei Speisespannungen von 5 Volt und 15 Volt in bezug auf Masse vor. Bei der Herstellung der CMOS-Schaltkreise ist es üblicherweise unvermeidlich, daß parasitäre Dioden insbesondere in Form von Thyristoren entstehen.
Sind derartige CMOS-Schaltkreise unterteilt in einen Eingangsteil und in einen Ausgangsteil, dann ist der Ausgangsteil normalerweise an die Speisespannung mit dem höheren Potential angeschlossen. Die parasitäre Diode oder Dioden sind hierbei verbunden mit dem Speisespannungsanschluß niedrigen Potentials, der mit dem Eingangsteil verbunden ist.
Werden die Speisespannungen an einen derartigen Schaltkreis angelegt und tritt hierbei die Spannung, welche an der Anode einer parasitären Diode anliegt, zuerst auf, dann wird die Diode leitend, wodurch der CMOS-Schaltkreis beschädigt oder zerstört wird.
In der US-PS 42 09 713 ist ein Schaltkreis beschrieben, mit dem die Wirkung der Leitung von parasitären Dioden in Form von Thyristoren eliminiert werden kann. Ein Schal'.mittel, beispielsweise in Form eines Widerstandes ist hierbei zwischen einer Quellelektrode des CMOS-Schaltkreises und einem positiven Anschluß einer externen Speisespannungsquelle geschaltet.
Bei integrierten CMOS-Schaltkreisen jedoch ist es schwierig, Widerstände herzustellen. Werden solche Widerstände hergestellt, dann wachsen die Kosten für einen derartigen integrierten Schaltkreis an. Zusätzlich begrenzen Widerstände das Anlegen der vollen Speisespannung an den CMOS-Schaltkreis.
In der US-PS 40 57 844 ist ein Schaltkreis bei einem MOS-Transistor beschrieben, bei dem in die Eingangsleitung zur Eingangselektrode dieses Transistors die Quellen-Drain-Strecke eines FT-Schutztransistors geschaltet ist, dessen Eingangseleketrode mit dem positiven Pol der Spannungsquelle für den zu schützenden MOS-Transistor verbunden ist Hierdurch wird erreicht, daß die an der Eingangseiektrode des zu schützenden Transistors anliegende Spannung die Spannung der Spannungsquelle nicht wesentlich übersteigen kann.
Es besteht die Aufgabe, den CMOS-Schaltkreis so
ίο auszubilden, daß über die parasitären Dioden unter keinen Umständen ein Stroß zu fließen vermag, gleichzeitig jedoch sichergestellt ist, daß die volle Speisespannung der Speisespannungsquelle an den Eingangsanschlüssen des CMOS-Schaltkreises anliegt.
Gelöst wird diese Aufgabe mit den kennzeichnenden Merkmalen des Anspruches 1. Vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.
Mit dem vorliegenden Schaltkreis ist sichergestellt, daß eine Spannung an der Anode der parasitären Diode erst dann aufzutreten vermag, wenn an der Kathode der Diode eine dazu positivere Spannung auftritt. Bei dem Schaltkreis sind Widerstände nicht erforderlich.
Bevorzugt besteht der Schalter aus einem Feldeffekttransistor, dessen Quellen-Drain-Strecke zwischen der Speisespannungsquelle niedrigeren Potentials und dem zugehöriger Eingangsanschluß geschaltet ist. An der Steuere'ektrode dieses Feldeffekttransistors legt die Speisespannungsquelle höheren Potentials an. Die Verwendung eines Feldeffekttransistors hat den Vorteil, daß dieser auf dem gleichen Bauteil wie der CMOS-Schaltkreis integrierbar ist.
Unter parasitären Dioden sind hierbei alle parasitären Festkörperstrukturen zu verstehen, die eine Leitfähigkeit in einer Richtung aufweisen. Hierunter sind auch parasitäre Thyristoren zu verstehen.
Unter den zwei Speisespannungsquellen unterschiedlichen Potentials sind entweder zwei unterschiedliche Speisespannungsquellen zu verstehen oder zwei unterschiedliche Abgriffe unterschiedlichen Potentials beispielsweise von einem Spannungsteiler, der an eine einzige Speisespannungsquelle angeschlossen ist.
Ein Ausführungsbeispiel wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigt
F i g. 1 ein Blockdiagramm eines Schaltkreises, bei welchem die ?u lösende Aufgabe auftritt;
F i g. 2 ein Blockdiagramm des Schaltkreises gem. der Erfindung und
F i g. 3 ein CMOS-Schaltkreis gem. der Erfindung.
Ein typischer CMOS-Schaltkreis, welcher mit unterschiedlichen Potentialen betrieben wird, besteht aus einem Eingangsschaltkreis 1 und einem Ausgangsschaltkreis 2. Ein Eingangsanschluß A ist mit dem Eingangsschaltkreis 1 verbunden. Mit dem Ausgangsschaltkreis 2 ist verbunden die Ausgangsleitung Y. Speisespannungen Vi)Di, welche beispielsweise + 5 Volt beträgt, und Vdijo, welche beispielsweise + 15 Volt beträgt, sind einmal mit dem Eingangs- und einmal mit dem Ausgangsschaltkreis 1 bzw. 2 verbunden. Ein negativer oder Masseanschluß V.V.S ist sowohl mit dem Eingangs- als auch mit dem Ausgangsschaltkreis verbunden.
Bei der Herstellung eines derartigen Schaltkreises bildet sich üblicherweise eine parasitäre Diode 3, deren Anode mit dem Speisespannungsanschluß für den Eingangsschaltkreis und deren Kathode mit dem Speise-Spannungsanschluß für den Ausgangsschaltkreis verbun'den sind.
Wird Spannung an den kombinierten CMOS-Schaltkreis angelegt, dann werden beide Speisespannungen
gleichzeitig eingeschaltet Unter normalen Umständen ist die Speisespannung Vdix> positiver als die Speisespannung Vom, wodurch die Diode 3 entgegen ihrer Durchlaßrichtung vorgespannt wird und somit die Diode keine Wirkung auf den Schaltkreis zeigt
Es kann jedoch der Fall auftreten, daß die Speisespannung Vddi stärker positiv ansteigt als die Spannung Vi)DO oder daß die Spannung Vdpi zugeschaltet wird bevor die Spannung Vddo zugeschaltet wird, wodurch sich die Spannungsverhältnisse umkehren. Unter diesen Umständen wird die Diode 3 zumindest zeitweilig in Durchlaßrichtung vorgespannt, wodurch ein Strom fließt. H ierbei kann ein starker Strom fließen welcher zu Erhitzungen führt und wobei Obergangs- bzw. Einschaltströme auftreten können, welche oftmals zu einer Beschädigung oder Zerstörung des CMOS-Schaltkreises führen.
Die F i g. 2 zeigt das Prinzip des erfindung°gemäßen Schaltkreises. Die Speisespannung, welche zuvor an der Anode der parasitären Diode 3 lag, ist nunmehr über die Quellen-Drain-Strecke eines CMOS-Feldeffekttransistors 4 mit dem Speisespannungsanschluß des Eingangsschaltkreises verbunden. Die Steuerelektrode des CMOS-Feldeffekttransistors 4 ist verbunden mit der mehr positiven höheren Speisespannung, welche mit der Kathode der Diode 3 verbunden ist. Demgemäß arbeitet der Feldeffekttransistor 4 wie ein Schalter.
Beide Speisespannungen Vnni und Vddo werden auf normale Weise dem integrierten Schaltkreis zugeführt. Da jedoch bei dem FET-Schalter 4 die Quellen-Drain-Strecke solange geöffnet ist, bis an der Steuerelektrode eine Steuerspannung anliegt wird der FET-Schalter 4 erst leitend, wenn die Spannung Vddo auftritt, so daß erst nach Auftreten der Spannung Vnno die Spannung Vdw dem Eingangsschaltkreis 1 und damit der Anode y, der Diode 3 zugeleitet wird. Demgemäß ist der Schallkreis davor geschützt, daß bei den vorerwähnten Spannungsverhältnissen die Diode 3 leitend wird. Tritt der Fall auf, daß die Spannung Vddo weniger positiv wird als die Spannung Vddi, dann schaltet der FET-Schalter 4 ab wodurch der Schaltkreis davor geschützt wird, daß die Anode der parasitären Diode 3 positiver wird als deren Kathode.
Der CMOS-FET-Schalter 4 ist vorzugsweise integriert in den Chip, auf welchem die übrigen CMOS-Bauteile angeordnet sind. Die Funktion des FET-Schalters 4 ist lediglich die eir.es Schalters. Anstelle des CMOS-FET-Schalters 4 können natürlich auch andere Schalter mit der selben Wirkungsweise verwendet werden.
Die Fig.3 zeigt einen typischen CMOS-Pegelum- r>o schaltkreis 5 bekannten Aufbaus. Dieser Schaltkreis umfaßt einen Eingangsteil 6 und einen Ausgangstei! 7. Die Speisespannung VODi ist mit dem F.ingangsanschliil.i 8 des Eingangsteils verbunden. Die mehrpositive Speisespannung V/)Dc> ist mit dem Spannungsanschluß 9 des Ausgangsteils verbunden.
Gemäß der Erfindung ist ein CMOS-FET-Schalter 4 mit seiner Quellen-Drain-Strecke zwischen dem Eingangsanschluß 8 und der Speisespannungsquelle Vddi geschaltet. Die Steuerelektrode des FET-Schalters 4 ist verbunden mit der Speisespannungsquelle Vddo- Werden die Spannungen !/»o/und Vßooin irgendeiner Folge an den integrierten Schaltkreis angelegt, dann wird der FET-Schalter 4 erst dann leitend, wenn die Spannung Vddo anliegt. Die Speisespannungsquelle Vdoi wird demgemäß nurdann mit dem Eingangsanschluß 8 verbunden, wenn die Speisespannung Vddo anliegt. Infolge des Einschallschwellwertes des FET-Schalters 4 wird der FET-Schalter 4 nur dann leitend, wenn die Spannung Vdix) positiver ist als die Spannung Vddi· Demgemäß ist die Spannung Vddo jeweils höher als die am Anschluß 8 anliegende Spannung. Falls Vddi höher sein sollte ais die Spannung Vddo abzüglich der Schwellwertspannung des Schalters 4, dann schaltet der FET-Schalter 4 ab.
Alle parasitären Dioden, einschließlich parasitären Thyristoren, deren Anoden normalerweise verbunden sind mit dem Eingangsspannungsanschluß 8 und deren Kathoden verbunden sind mit dem Eingangsanschluß 9 werden auf diese Weise niemals in Durchlaßrichtung vorgespannt, wodurch der CMOS-Schaltkreis vor Überlastung geschützt ist
Hierzu 1 Blatt Zeichnungen
S,

Claims (3)

Patentansprüche:
1. CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen unterschiedlichen Potentials, welche an zwei getrennten Eingangsanschlüssen anliegen, dadurch gekennzeichnet, daß zwischen der Speisespannungsquelle niedrigeren Potentials und dem zugehörigen Eingangsanschluß ein Schalter geschaltet ist, desser Steuereingang mit der Speisespannungsquelle höheren Potentials verbunden ist und dieser Schalter schließt, wenn das höhere Potential auftritt.
2. CMOS-Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Schalter ein Feldeffekttransistor (4) ist, dessen Quellen-Dra:n-Strecke zwischen der Speisespannungsquelle niedrigeren Potentials und dem zugehörigen Eingangsanschluß (8) geschaltet ist und dessen Steuerelektrode mit dem Eingangsanschluß (9) verbunden ist, an dem die Speisespannungsquelle höheren Potentials anliegt.
3. CMOS-Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß der Feldeffekttransistor (4) auf den gleichen Bauteil integriert ist wie die übrigen Bauteile des CMOS-Schaltkreises.
DE3147870A 1981-07-17 1981-12-03 CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen Expired DE3147870C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CA000381955A CA1175503A (en) 1981-07-17 1981-07-17 Cmos turn-on circuit

Publications (2)

Publication Number Publication Date
DE3147870A1 DE3147870A1 (de) 1983-02-03
DE3147870C2 true DE3147870C2 (de) 1985-02-21

Family

ID=4120458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3147870A Expired DE3147870C2 (de) 1981-07-17 1981-12-03 CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen

Country Status (6)

Country Link
US (1) US4441035A (de)
JP (1) JPS5815321A (de)
CA (1) CA1175503A (de)
DE (1) DE3147870C2 (de)
FR (1) FR2509932A1 (de)
GB (1) GB2103897A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60694A (ja) * 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ
JPS6033734A (ja) * 1983-08-05 1985-02-21 Nec Corp レベルシフト回路
US4717840A (en) * 1986-03-14 1988-01-05 Western Digital Corporation Voltage level sensing power-up reset circuit
US4791317A (en) * 1986-09-26 1988-12-13 Siemens Aktiengesellschaft Latch-up protection circuit for integrated circuits using complementary mos circuit technology
US4791316A (en) * 1986-09-26 1988-12-13 Siemens Aktiengesellschaft Latch-up protection circuit for integrated circuits using complementary MOS circuit technology
JPH07105448B2 (ja) * 1988-03-14 1995-11-13 日本電気株式会社 Mos型集積回路
CA1314946C (en) * 1989-02-01 1993-03-23 Colin Harris Protection of analog reference and bias voltage inputs
JP2778199B2 (ja) * 1990-04-27 1998-07-23 日本電気株式会社 内部降圧回路
KR920009078A (ko) * 1990-10-15 1992-05-28 김광호 이중전압원 인터페이스회로
ATE139875T1 (de) * 1992-09-16 1996-07-15 Siemens Ag Cmos-pufferschaltung
US5391940A (en) * 1993-10-20 1995-02-21 Hewlett-Packard Corporation Pad driver circuit with powered down device protection
EP0782268B1 (de) * 1995-12-29 2002-04-24 STMicroelectronics S.r.l. Schaltkreis für Betriebsspannungen
DE19603008A1 (de) * 1996-01-27 1997-07-31 Alcatel Mobile Comm Deutsch Schutzschaltung zum Einschalten verschieden großer Versorgungspannungen für eine hybride Schaltungsanordnung
FR2872630B1 (fr) * 2004-07-01 2006-12-01 St Microelectronics Sa Circuit integre tolerant au phenomene de verrouillage

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US27972A (en) * 1860-04-24 Johan deckelmann axd f
US3395290A (en) 1965-10-08 1968-07-30 Gen Micro Electronics Inc Protective circuit for insulated gate metal oxide semiconductor fieldeffect device
JPS549040B1 (de) * 1970-11-25 1979-04-20
US3801831A (en) * 1972-10-13 1974-04-02 Motorola Inc Voltage level shifting circuit
US3895239A (en) * 1973-12-26 1975-07-15 Motorola Inc MOS power-on reset circuit
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
US4039869A (en) * 1975-11-28 1977-08-02 Rca Corporation Protection circuit
JPS5951071B2 (ja) * 1976-02-09 1984-12-12 日本電気株式会社 メモリ保護回路
US4057844A (en) * 1976-06-24 1977-11-08 American Microsystems, Inc. MOS input protection structure
CA1079804A (en) * 1977-03-14 1980-06-17 Ibm Canada Limited - Ibm Canada Limitee Voltage sequencing circuit for sequencing voltage to an electrical device
JPS54148491A (en) * 1978-05-15 1979-11-20 Nec Corp Semiconductor integrated circuit
JPS5635453A (en) * 1979-08-29 1981-04-08 Mitsubishi Electric Corp Reverse connection protecting device for mos type ic
US4366560A (en) * 1980-09-22 1982-12-28 Motorola, Inc. Power down detector
US4353105A (en) * 1980-12-08 1982-10-05 National Semiconductor Corporation CMOS Latch-up protection circuit

Also Published As

Publication number Publication date
DE3147870A1 (de) 1983-02-03
US4441035A (en) 1984-04-03
GB2103897A (en) 1983-02-23
CA1175503A (en) 1984-10-02
JPS5815321A (ja) 1983-01-28
FR2509932A1 (fr) 1983-01-21

Similar Documents

Publication Publication Date Title
DE68917226T2 (de) Gegen die Polaritätsumkehr seiner Versorgungsbatterie geschützte elektronische Schaltung.
DE60009322T2 (de) Ausgangspuffer mit Konstantschaltstrom
DE3147870C2 (de) CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen
DE68912617T2 (de) Spannungsseitige MOS-Treiberschaltung.
DE69329791T2 (de) Schaltkreis zur abschaltung einer induktiven last
DE19603117A1 (de) Verpolungs-Schutzschaltung
DE2411839B2 (de) Integrierte Feldeffekttransistor-Schaltung
DE2810641A1 (de) Spannungsfolge-steuerschaltung
DE3805811C2 (de)
DE2510604C2 (de) Integrierte Digitalschaltung
DE69206335T2 (de) Unter niedriger Spannung betriebener Stromspiegel.
DE69410929T2 (de) Überspannungsschutzschaltung
DE60122626T2 (de) Halbleiter-Überstrombegrenzer
DE3238486C2 (de) Integrierte Halbleiterschaltung
DE3008280A1 (de) Komplementaerer verstaerker
DE3615690C2 (de) Integriertes Schutzelement, insbesondere für Eingänge in MOS-Technologie von integrierten Schaltungen
DE2654419A1 (de) Schaltungsanordnung zur spannungsbegrenzung
EP0135075B1 (de) MOS-Inverterschaltung
DE2925331C2 (de) Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen
DE102006041050B4 (de) Schaltkreis mit zwei Mosfets
DE2165162C3 (de) CMOS-Halbleiteranordnung als exklusive NOR-Schaltung
EP0495142B1 (de) Verpolungs- und Überspannungsschutz für Schaltungsanordnungen
EP0993118A2 (de) Schutzschaltung für einen Leistungs-Feldeffekttransistor
DE69827204T2 (de) Schutzvorrichtung für elektrische Last und Versorgungseinrichtung mit einer solchen Vorrichtung
DE19805491C1 (de) Diodenschaltung mit idealer Diodenkennlinie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee