DE3330559C2 - Ausgangsschaltung für eine integrierte Halbleiterschaltung - Google Patents

Abstract

Eine Ausgangsschaltung für eine integrierte Halbleiterschaltung weist Feldeffekttransistoren (MOS-Transistoren) auf, deren Steuerelektroden durch Sperr-Vorspannungen beeinflußt werden. Ein Steuer-MOS-Transistor verbindet dann, wenn er durch ein Chip-Auswahl-Signal betätigt wird, das Gate seines verbundenen Ausgangs-MOS-Transistors mit einer negativen Spannung, so daß die nichtausgewählten Ausgangs-MOS-Transistoren vollständig gesperrt sind. Hierbei werden Ausgangs-MOS-Transistoren mit kurzer Kanallänge verwendet, so daß der Kanal nicht vollständig abgeschaltet werden kann, wenn ein Nullsignal an seine Elektrode gelangt.

Description

Die Erfindung betrifft eine Ausgangsschaltung mit einem ersten Feldeffekttransistor, der zwischen einem Ausgfingsanschluß und einem logischen Niederspannungspegelpunkt angeordnet ist, der über seine Gate-Elektrode durch ein Steuersignal ansteuerbar ist, mit einem zweiten Feldeffekttransistor, dessen eine Hauptelektrode mit der Gate-Elektrode des ersten Feldeffekttransistors verbunden ist, während an die andere Hauptelektrode ein Niedrigspannungspegel anlegbar ist, mit einem dritten Feldeffekttransistor, der zwischen einem logisch hohen Spannungspunkt und dem Ausgangsanschluß angeordnet ist, mit einem vierten Feldeffekttransistor, der zwischen der Gate-Elektrode des dritten Feldeffekttransistors und einem Niedrigspannungspegelpunkt geschaltet ist, und mit einem ersten und zweiten Steueranschluß, an welche jeweils zueinander inverse Steuersignale angelegt werden.

Aus der US-PS 40 93 875 ist eine Feldeffckttransistor-Ausgangsschaltung bekannt. Ein erster Feldeffekttransistor ist zwischen einem Ausgangsanschluß VOUT und einem logischen Niedrigspannungspegelpunkt VSUB angeordnet. Dieser erste Feldeffekttransistor ist über seine Gate-Elektrode durch ein Steuersignal ansteuerbar. Die Ausgangsschaltung enthält einen zweiten Feldeffekttransistor, dessen Hauptelektrode mit der Gate-Elektrode des ersten Feldeffekttransistors verbunden ist. An die andere Hauptelektrode ist ein Niedrigspannungspegel anlegbar. Ein dritter Feldeffekttransistor ist zwischen einem logisch hohen Spannungswert und dem Ausgangsanschluß VOUT angeordnet. Ein vierter Feldeffekttransistor ist zwischen der Gate-Elektrode des dritten Feldeffekttransistors und einem Niedrigspannungspegel geschaltet. Die Ausgangsschaltung enthält außerdem zwei Steueranschlüsse, an die jeweils zueinander inverse Signale angelegt werden. Die Steuerelektrode des zweiten Feldeffekttransistors ist mit der Steuerelektrode des dritten Feldeffekttransistors verbunden, während die Steuerelektrode des vierten Feldeffekttransistors an einem Anschlußpunkt Nl angeschlossen ist.

Ein fünfter Feldeffekttransistor ist mit seiner einen Hauptelektrode mit dem logisch hohen Spannungspegel

und mit seiner anderen Hauptelektrode mit der Steuerelektrode des dritten Feldeffekttransistors verbunden. Die Steuerelektrode des fünften Feldeffekttransistors ist mit der Steuerelektrode des dritten Feldeffekttransistors und mit der Steuerelektrode des zweiten Feldeffekttransistors verbunden.

Der erste Feldeffekttransistor und der dritte Feldeffekttransistor bilden eine Ausgangsstufe, während die restlichen Feldeffekttransistoren Bestandteil einer Kopplungsstufe sind.

Der Anschluß W2 ist mit einem sechsten Feldeffekttransistor verbunden, welcher als Kondensator wirkt. Die Steuerelektrode dieses Feldeffekttransistors ist nun mit einem weiteren Anschluß Nl verbunden, der einen Abgriff zwischen einem Spannungsteiler bildet, welcher Ii aus zwei komplementären Feldeffekttransistoren besteht. Die Steuerelektroden beider Komplementärtransistoren bilden die Eingangsanschlüsse für die inversen Signale.

Die bekannte Ausgangsschaltung enmält sieben Transistoren zur Erzeugung des Ausgangssignales. Darüber hinaus ist es insbesondere im Hinblick auf die Möglichkeit der Integration nachteilig, daß in der gesamten Ausgangsschaltung unterschiedliche Feldeffckttransistorenarten verwendet werden, nämlich Kornplementärtransistoren vom ersten und zweiten Leitungstyp. Die freien Anschlüsse des ersten, zweiten und vierten Feldeffekttransistors sind mit jeweils dem gleichen Potential verbunden, welches negativ gegenüber dem Massepotential ist. Dieses negative Potential wird vom Substrat abgeleitet. Auf diese Weise soll verhindert werden, daß Feldeffekttransistoren vom Verarmungstyp nicht vollständig ausgeschaltet werden können. Dies weist jedoch den Nachteil auf, daß bei ausgeschalteten Transistoren Restströme möglich sind.

Aus der DE-OS 24 22 123 ist eine bistabile verzögerungsfreie Schaltung bekannt, die zahlreiche Feldeffekttransistoren aufweist, die wiederum Bestandteil einer Kippschaltung sind. Der Ausgang dieser Kippschaltung ist mit einer Vielzahl von Feldeffekttransistoren verbunden, die jeweils durch getrennte Schaltungen ansteuerbar sind. Zwar weisen die einzelnen Feldeffekttransistoren jeweils den gleichen Leitfähigkeitstyp auf. Jedoch besteht bei dieser bekannten Schaltungsanordnung der Nachteil, daß die auf der Niedrigpegelseite befindlichen Feldeffekttransistoren mit dem gleichen Niedrigpegelpotential verbunden sind, so daß die Gefahr besteht, daß auch bei gesperrten Transistoren Restströme verbleiben und damit der Ausgangswiderstand nicht hoch genug ist.

Zur Veranschaulichung von weiteren konventionellen Ausgangsschaltungen wird Bezug genommen auf Fig. 1, die eine Vorrichtung darstellt, in der die Ausgangsanschlüsse von zwei integrierten Halbleiterschaltungen mit den konventionellen Ausgangsschaltungen verbunden sind.

In Fig. 1 ist mit 10a die Ausgangsschaltung für eine erste integrierte Halbleiterschaltung A bezeichnet. Bei Aa befindet sich sein Ausgangsanschluß. An einen Anschluß la wird eine Spannungsversorgungsquelle (hoher Pegel) angeschlossen. Mit 3a ist ein Hochzieh-MOS-Transistor bezeichnet, der zwischen dem Spannungsquellenanschluß 2a und dem Ausgangsanschluß \a angeordnet ist. Mit 4a ist ein Absenk-MOS-Transislor bezeichnet, der zwischen dem Ausgangsanschluß la und Masse vorgesehen ist. An einen Anschluß 5a wird ein Signal AUS zur Steuerung des MOS-Transistors 3a angelegt. An einen Anschluß 6a wird ein Signal AUS zur Steuerung des MOS-Transisturs 4a angelegt und zwar in komplementärer Beziehung zum Signal A US. Ein MOS-Transistor Ta ist zwischen dem Anschluß Sa und Masse vorgesehen. Ein MOS-Transistor 8a ist zwischen dem Anschluß 6a und Masse angeschlossen. Ein Anschluß 9a erhält ein Signal CSl zur Steuerung der MOS-Transistoren la und 8a.

Anschlüsse Ib bis 9b einer Ausgangsschaltung Wb für eine zweite integrierte Halbleiterschaltung B entsprechend den Anschlußpunkten la bis 9a in der Ausgangsschaltung 10a der ersten integrierten Halbleiterschaltung A. Für die Ausgangsschaltung 10a und 10έ> der beiden integrierten Halbleiterschaltungen A und B ist ein gemeinsamer Ausgangsanschluß 12 vorgesehen.

Im folgenden wird nun die Arbeitsweise der bekannten Schaltung gemäß Fig. 1 beschrieben. Zur einfacheren Darstellung werden MOS-Transistoren in der Schaltung benutzt, die als n-Kanal-MOS-Transistoren ausgebildet sind.

In der in Fig. 1 gezeigten Schaltung, in der die Ausgangsanschlüsse einer Vielzahl von integrierten Halbleiterschaltungen gemeinsam miteinander verbunden sind, ist das Ausgangszustandsignal von einer der ausgewählten integrierten Schaltungen am Ausgangsanschluß vorhanden, während der Ausgang der anderen Halbleiterschaltung sich in einem nichtausgewählten Zustand befindet und so angesteuert wird, daß er keinen Einfluß auf den Ausgangsanschluß 11 ausübt.

Die MOS-Transistoren 7a, 8a und 7b, Sb sind vorgesehen, um jede der integrierten Halbleiterschaltungen in den ausgewählten oder nichtausgewählten Zustand zu überführen. Chip-Auswahl-Signale CSl und CS2 werden auf die entsprechenden Steuerelektroden der MOS-Transistoren übertragen. Für die Übertragung des Ausgangssignals der integrierten Halbleiterschaltung 10a vom Ausgangsanschluß la zum Ausgangsanschluß 11 werden die Chip-Auswahl-Signale CSl und CS2 jeweils auf »0« und »1« gesetzt.

Hierzu werden komplementäre Signale an die Anschlüsse 5a und 6a angelegt, um diese Signale zu den Steuerelektroden der MOS-Transistoren 3a und 4a zu übertragen, wodurch ein »1«- oder »O«-Signal dem Ausgangsanschluß la in Abhängigkeit vom Pegel dieser Signale angeboten wird. Wenn z. B. das Signal A US am Anschluß 5a und das Signal AUS am Anschluß 6a jeweils »1« und »0« sind, wird ein »1 «-Signal an den Ausgangsanschluß la abgegeben, da der MOS-Transistor 3a durchgesteuert und der MOS-Transistor 4a gesperrt wird. Andererseits sind die zur integrierten Halbleiterschaltung B gehörenden MOS-Transistoren Tb und 8£> leitend, wenn das Chip-Auswahl-Signal CS2 auf »1« gesetzt wird.

Andererseits leiten die MOS-Transistoren 3b und 4b nicht, wenn die Steuerelektroden geerdet sind, wobei dann der Anschluß Ib in den erdfreien Zustand überführt ist. Folglich ist ein zu den Anschlüssen 5b und 6b geleitetes Signal am Anschluß Ib nicht vorhanden.

Wenn das Ausgangssignal der integrierten Halbleiterschaltung B übertragen werden soll, werden die Chip-Auswahl-Signale CSl und CS2 jeweils auf »1« und »0« gesetzt. Die Steuerung wird entsprechend dem vorgenannten System ausgeführt, wobei die Chip-Auswahl-Signale CS dafür verwendet werden, die MOS-Transistoren einer Ausgangsschaltung zu sperren, wenn die andere Ausgangsschaltung betätigt wird. Wenn die anderen Ausgangs-MOS-Transistoren freigegeben werden, wird eine Überlagerung zwischen den beiden Ausgangssignalen bewirkt mit der Wirkung, daß die »1«-,

»O«-Pegel am Anschluß 11 verschlechtert sind.

In einer Vorrichtung der zuvor erwähnten Art werden die Ausgangs-MOS-Transistoren auf der nichtausgewählten Seite benötigt, um eine Unterbrechung des Stromkreises zu erzeugen. Andererseits sind Ausgangs-MOS-Transistoren 3 und 4 erforderlich, um kurze Kanallängen zur Erhöhung ihrer Schaltgeschwindigkeit zu erzielen. Eine Verringerung der Kanallängen der MOS-Transistoren 3 und 4 verringert jedoch den Schwellwert der MOS-Transistoren mehr als gewünscht, und zwar aufgrund des »Kurzkanaleffektes«.

In diesem Falle erzeugen die MOS-Transistoren keine vollständige Auftrennung des Stromkreises bzw. wird der Kanal nicht vollständig ausgeschaltet, auch dann nicht, wenn die Anschlüsse 5 und 6 geerdet werden, um somit die Gate-Spannung der Ausgangs-MOS-Transistoren 3 und 4 auf Erdniveau zu halten. Diese Erscheinung wurde bereits früher in dem Aufsatz »A Limitation of Channel Length in Dynamic Memories«, Journal of Solid-State Circuits, VoI SC-15, No. 4, August 1980, von Nishizawa et al erörtert. Der Widerstand der MOS-Transistoren weist oft einen Wert von einigen ΜΩ bis zu einigen hundert ΜΩ auf.

Unter der Annahme, daß etwa hundert, sich in einem nichtausgewählten Zustand befindende Ausgangsschalrungen mit einem gemeinsamen Ausgangsanschluß verbunden sind, beträgt der gemeinsame Widerstand ungefähr einige 10 ΚΩ bis einige ΚΩ. Dies beinhaltet eine ungünstige Auswirkung auf den von der Ausgangsschaltung herrührenden Ausgangspegel, welche Ausgangsschaltung sich in einem ausgewählten Zustand befindet.

Der Erfindung liegt nun die Aufgabe zugrunde, eine Ausgangsschaltung der eingangs genannten Art zu schaffen, bei der auf einfache Weise der Ausgangswiderstand der Ausgangsschaltung erhöht werden soll, damit zahlreiche Ausgangsschaltungen mit einem gemeinsamen Ausgangsanschluß verbunden werden können, wobei die Übertragung eines Signales über eine Ausgangsschaltung der Pegel dieses Ausgangssignales nicht durch die übrigen, nichtangesteuerten Ausgangsschaltungen ungünstig beeinflußt werden soll und wobei möglichst wenige Feldeffekttransistoren verwendet werden sollen.

Gelöst wird diese Aufgabe erfindungsgemäß dadurch, daß an dem Niedrigspannungspegelanschluß des zweiten und vierten Feldeffekttransistors ein gemeinsames Potential angelegt ist, das niedriger ist als das des Niedrigpegelspannungspunktes des ersten Feldeffekttransistors, daß die Steuerelektroden des zweiten und vierten Feldeffekttransistors mit einem gemeinsamen Steueranschluß verbunden sind, der durch ein Auswahlsteuersignal ansteuerbar ist, daß der erste Steueranschluß direkt mit der Steuerelektrode des ersten Feldeffekttransistors und der zweite SteueranschJuß direkt mit der Steuerelektrode des dritten Feldeffekttransistors verbunden ist und daß sämtliche Feldeffekttransistoren vom Isolier-Gate-Typ sind.

Hieraus ergibt sich der Vorteil, daß beim Anlegen von untereinander inversen Steuersignalen mit Hilfe des Chip-Auswahl-Signales eine Signalübertragung zum Ausgang erfolgt, ohne daß hierbei die anderen Ausgangsschaltungen schädlich einwirken. Die Ausgangswiderstände dieser Ausgangsschaltungen sind entsprechend hoch.

Dies liegt an dem unterschiedlichen Niedrigspannungspegel am ersten und zweiten Feldeffekttransistor. Für eine einwandfreie Entkopplungswirkung sind für die beiden inversen Eingangssignale nur vier Feldeffekttransistoren notwendig. Die erfindungsgemiiße Ausgangsschaltung bietet die Möglichkeit einer Erweiterung der Anschlußkapazität auf sehr hohe Werte. Ein weiterer Vorteil ist darin zu sehen, daß sämtliche Feldeffekttransistoren vom gleichen Leitungstyp sind, insbesondere vom Isolationstyp.

Bei einer Ausgangsschaltung mit einem ersten Feldeffekttransistor, der zwischen einem über eine elektrische Verbindung mit einem logisch hohen Spannungspunkt verbindbaren Ausgangsanschluß und einem logischen Niedrigspannungspegelpunkt angeordnet ist, der über seine GATE-Elektrode durch ein Steuersignal ansteuerbar ist, mit einem zweiten Feldeffekttransistor, dessen Hauptelektrode mit der Gate-Elektrode des ersten Feldeffekttransistors verbunden ist, während an die andere Hauptelektrode ein Niedrigspannungspegel anlegbar ist, wobei durch diese Ausgangsschaltung nur gleichartige Signale übertragen werden sollen (ohne inverse Signale), wird die erfindungsgemäßc Aufgabe dadurch gelöst, daß an dem Niedrigspannungspegelanschluß des zweiten Feldeffekttransistors ein Potential angelegt ist, das niedriger ist als das des Niedrigspannungspegelpunktes des ersten Feldeffekttransistors, daß die Steuerelektrode des zweiten Feldeffekttransistors mit einem Steueranschluß verbunden ist, der durch ein Auswahl-Steuersignal ansteuerbar ist, und daß der erste Steueranschluß direkt mit der Steuerelektrode des ersten Feldeffekttransistors verbunden ist, und daß sämtliche Feldeffekttransistoren vom Isolier-Gate-Typ sind.

Weitere vorteilhafte Ausgestaltungen des Anmeldungsgegenstandes ergeben sich aus den Ansprüchen 3 bis 5.

Im folgenden wird die Erfindung anhand von in den Fig. 2 bis 4 dargestellten Ausführungsbeispielen beschrieben. Es zeigt

Fig. 2 eine schematische Darstellung mit den wesentlichen Elementen einer Ausgangsschaltung einer integrierten Halbleiterschaltung gemäß einem ersten Ausführungsbeispiel;

Fig. 3 eine schematische Schaltung mit einem Beispiel für eine Quelle zur Erzeugung einer vorgegebenen Spannung V_n für die Vorrichtung gemäß ^cig. 2, und

Fig. 4 eine schematische Schaltung der wesentlichen Komponenten einer Ausgangsschaltung einer integrierten Halbleiterschaltung eines weiteren erfindungsgemäßen Ausführungsbeispiels.

Im folgenden wird nun anhand von Fig. 2 ein erstes Ausführungsbeispiel beschrieben, in dem dieselben Bezugszeichen verwendet werden wie in Fig. 1 und zwar in entsprechender Weise. In diesem Zusammenhang ist zu erwähnen, daß die Anordnung so ausgebildet ist, daß die Quellenelektroden der MOS-Transistoren 7 und 8 mit einer Spannungsquelle verbunden sind, die eine vorgegebene Spannung V_n erzeugt (die in diesem Fall -V_TH ist), wobei diese Spannung V_n geringer ist als das Massepotential.

Da die grundlegende Ausbildung der Schaltung gemäß Fig. 2 ähnlich der Fig. 1 ist, werden im folgenden nur die unterschiedlichen Merkmale beschrieben. Die elektrischen Potentiale der Gate-Elektroden der MOS-Transistoren 3 und 4 (Fig. 2) betragen auf der nichtausgewählten Seite —V_TH (die Schwellwertspannung der Ausgangs-MOS-Transistoren). Dieser Wert ist niedriger als der Massepegel, so daß auf diese Weise die Ausgangs-MOS-Transistoren vollständig strommäßig aufgetrennt oder gesperrt werden, um auf diese Weise

keine Wirkung auf den Ausgangsanschluß 11 zu übertragen. Auf der ausgewählten Seite bzw. bei ausgewähltem Betrieb ist jedoch das Chip-Auswahl-Signal CS auf »0«, so da(3 die MOS-Transistoren 7 und 8 bis zu einem gewissen Grade geöffnet sind, und zwar aus demselben Grund wie es die MOS-Transistoren 3 und 4 zuvor auf der nichtausgewählten Seite waren, so daß möglicherweise die Pegel an den Anschlüssen 5 und 6 verschlechtert sind. Die Schaltung ist im allgemeinen geeignet, das C5-Signa! ausreichend schneller zu erzeugen bzw. abzugeben als das A US- und A US-Signal. Aus diesem Grund brauchen die MOS-Transistoren 7 und 8 nicht sehr schnell betätigt zu werden, wie dies bei den MOS-Transistoren 3 und 4 der Fall ist. Somit ist es möglich diese MOS-Transistoren mit größeren Kanallängen auszubilden, verglichen mit den MOS-Transistoren 3 und 4. Die Schwellwertspannung kann absichtlich durch Ioneninjektion und ähnliches bei der Bildung der Gate-Elektroden dieser MOS-Transistoren angehoben werden, um so eine volle Sperrung oder Stromtrennung zu erzielen, wenn das Chip-Auswahl-Signal CS sich auf »0« befindet.

Eine Spannungsquelle zur Erzeugung einer vorgegebenen Spannung V_n, die kleiner ist als das Massepotential gemäß Fig. 2, wird nun im folgenden anhand der Fig. 3 beschrieben.

Diese Spannungsquelle kann auf demselben Substrat vorgesehen bzw. angeordnet sein als dem der Ausgangsschaltung. Wie in Fig. 3 gezeigt, ist 32 ein Ausgangsanschluß zur Erzeugung der Spannung — V_TH. 33 ist ein Klammer-MOS-Transistor, um die Ausgangsspannung -V_n, zu halten bzw. zu setzen. Diese Vorrichtung ist zwischen dem Ausgangsanschluß 32 und Masse angeordnet, wobei Jas Gate geerdet ist. Ein erster Gleichrichter-MOS-Transistor 34 ist mit seiner Hauptelektrode und der Gate-Elektrode mit dem Ausgangsanschluß 32 verbunden. Ein zweiter Gleichrichter-MOS-Transistor 35 ist mit seiner einen Hauptelektrode mit der anderen Hauptelektrode des ersten Gleichrichter-MOS-Transistors 34 und seinem eigenen Gate verbunden, während die andere Hauptelektrode geerdet ist. 36 ist ein Gleichrichterknotenpunkt, während 37 ein Kondensator ist, der zwischen dem Anschluß 38, an den das Takt-Signal 0_r angelegt wird, und der anderen Hauptelektrode des Gleichrichter-MOS-Transistors 34 geschaltet ist.

Die Arbeitsweise dieser Quelle wird im folgenden beschrieben. Die Schaltung ohne den Klammer-MOS-Transistor 33 ist allgemein bekannt. Die Spannungsamplilude V des Taktsignals 0_c und eine Spannung V_TH, die gleich dem Schwellwert des ersten und zweiten Gleichrichter-MOS-Transistors 34 und 35 ist, erzeugen eine negative Spannung von -(V-2V_TH) am Ausgangsanschluß 32. Wie in Fig. 3 zu erkennen ist, ist der Klammer-MOS-Transistor 33 mit dem Ausgang 32 verbunden. Ein Strom fließt von dem Massepunkt durch den Klammer-MOS-Transistor 33, wenn die Spannung am Ausgangsanschluß 32 negativer ist als —V_TH, wobei die Spannung am Ausgangsanschluß 32 auf den Wert ~Vtii geklammert bzw. festgelegt ist. Das bedeutet, daß eine konstante Spannung —V_TH auf den Ausgangsanschluß 32 übertragen wird.

Fig. 4 zeigt eine andere Ausführungsform, in der gleiche Bezugszeichen gleiche oder entsprechende Teile bezeichnen. Diese Schaltung kann dadurch gebildet werden, daß aus den Ausgangsschaltungen 10a und 10b Schaltungsteile (zusammengesetzt aus den MOS-Transistoren 3 und 7) auf der Hochziehseite (pull-up) fortgelassen werden, und daß ein gemeinsamer Hochziehwiderstand 14 zwischen dem Ausgangsanschluß 11 und einem Spannungsquellenanschluß 13 vorgesehen ist.

Hieraus ergibt sich eine Ausgangsschaltung vom sogenannten »offenen Drainausgang«-Typ. Die dargestellte Schaltung wird in derselben Weise wie in Fig. 2 betätigt. Wie vollständig aus der Schaltung gemäß Fig. 2 entnehmbar ist, wird der »1«-Pegel aus Ausgangsanschluß 11 dadurch vom Absinken bewahrt, daß der Ausgangs-MOS-Transistor 4 im nichtausgewählten Zustand vollständig stromlos gemacht und daher gesperrt wird.

Obwohl die zuvor beschriebene Vorrichtung sich auf einen Fall bezieht, in dem ein n-Kanal-MOS-Transistor verwendet wird, ist auch ein p-Kanal-MOS-Transistor anwendbar. Die Ausgangsschaltung ist so ausgebildet, daß der Steuer-MOS-Transistor zwischen einem Niedrigpotentialpunkt und dem Gate des Ausganga-MOS-Transistors angeordnet ist und zwar, um eine der beiden binären logischen Spannungen in Abhängigkeit vom Gateausgangssignal zu liefern. Die Steuerspannung, die an das Gate des Steuer-MOS-Transistors angelegt wird, macht den Ausgang MOS-Transistor diskontinuierlich, wobei das elektrische Potential des zuvor erwähnten Niedrigpotentialpunktes niedriger wird, als der Wert der binär logischen Spannungen. Folglich ist es daher möglich, den Ausgangs-MOS-Transistor vollständig in den Sperrzustand zu überführen oder diskontinuierlich zu machen. Hierbei ist keine Interferenz oder gegenseitige Störung zwischen den Ausgängen vorhanden, sogar dann nicht, wenn eine Vielzahl solcher Ausgangs-MOS-Transistoren parallel zueinander angeordnet werden.

Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Ausgangsschaltung mit einem ersten Feldeffekttransistor, der zwischen einem Ausgangsan-Schluß und einem logischen Niedrigspannungspegelpunkt angeordnet ist, der über seine Gate-Elektrode durch ein Steuersignal ansteuerbar ist, mit einem zweiten Feldeffekttransistor, dessen eine Hauptelektrode mit der Gate-Elektrode des ersten Feldeffekttransistors verbunden ist, während an die andere Hauptelektrode ein Niedrigspannungspegel anlegbar ist, mit einem dritten Feldeffekttransistor, der zwischen einem logisch hohen Spannungspunkt und dem Ausgangsanschluß angeordnet ist, mit einem vierten Feldeffekttransistor, der zwischen der Gate-Elektrode des dritten Feldeffekttransistors und einem Niedrigspannungspegelpunkt geschaltet ist und mit einem ersten und zweiten Steueranschluß an die jeweils zueinander inverse Steuersignale angelegt werden, dadurch gekennzeichnet, daß an dem Niedrigspannungspegelanschluß (12a) des zweiten und vierten Feldeffekttransistors (8a und 7a) ein gemeinsames Potential (V_Na) angelegt ist, das niedriger ist als das des Niedrigpegelspannungspunktes (Masse) des ersten Feldeffekttransistors (4a), daß die Steuerelektroden des zweiten und vierten Feldeffekttransistors (8a, 7a) mit einem gemeinsamen Steueranschluß (9a) verbunden sind, der durch ein Auswahlsteuersignal (CSl) ansteuerbar ist, daß der erste Steueranschluß (6a) direkt mit der Steuerelektrode des ersten Feldeffekttransistors (4a) und der zweite Steueranschluß (Sa) direkt mit der Steuerelektrode des dritten Feldeffekttransistors (3a) verbunden ist und daß sämtliche Feldeffekttransistoren vom Isolier-Gate-Typ sind.

2. Ausgangsschaltung mit einem ersten Feldeffekttransistor, der zwischen einem über eine elektrische Verbindung mit einem logisch hohen Spannungspunkt verbindbaren Ausgangsanschluß und einem logischen Niedrigspannungspegelpunkt angeordnet ist, der über seine Gate-Elektrode durch ein Steuersignal ansteuerbar ist, mit einem zweiten Feldeffekttransistor, dessen Hauptelektrode mit der Gate-Elektrode des ersten Feldeffekttransistors verbunden ist, während an die andere Hauptelektrode ein Niedrigspannungspegel anlegbar ist, dadurch gekennzeichnet, daß an dem Niedrigspannungspegelanschluß (12a) des zweiten Feldeffekttransistors (8a) ein Potential (V_Na) angelegt ist, das niedriger ist, als das des Niedrigpegelspannungspunktes (Masse) des ersten Feldeffekttransistors (4a), daß die Steuerelektrode des zweiten Feldeffekttransistors (8a) mit einem Steueranschluß (9a) verbunden ist, der durch ein Auswahlsteuersignal (CSl) ansteuerbar ist und daß der erste Steueranschluß (6a) direkt mit der Steuerelektrode des ersten Feldeffekttransistors (4a) verbunden ist und daß sämtliche Feldeffekttransistoren vom isolier-Gate-Typ sind.

3. Ausgangsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kanallänge des ersten Feldeffekttransistors (4a) kürzer ist als die Kanallänge des zweiten Feldeffekttransistors (8a).

4. Ausgangsschaltung nach einem der Ansprüche

1 bis 3, dadurch gekennzeichnet, daß das Niedrigpotential des zweiten und vierten Feldeffekttransistors (8a, 7a) von einem Spannungsgenerator abgeleitet wird, der einen ersten Gleichrichter-Feldeffekttransistor (34) vom Isolier-Gate-Typ, dessen eine Hauptelektrode und Gate-Elektrode mit Niedrigpotential (V_n) und dessen andere Hauptelektrode über einen Kondensator (37) mit einem Taktsignalanschluß (38) verbunden ist, einen zweiten Gleichrichter-Feldeffekttransistor (35) vom IsoHer-Gate-Typ, dessen eine Hauptelektrode und Gate-Elektrode mit der anderen Hauptelektrode des ersten Gleichrichter-Feldeffekttransistors und dessen andere Hauptelektrode mit einem Spannungspegel auf der Niedrigseite verbunden ist und einen Klammer-Feldeffekttransistor (33) vom Isolier-Gate-Typ aufweist, dessen eine Hauptelektrode sowie Gate-Elektrode mit dem Niedrigspannungspegelanschluß und dessen andere Hauptelektrode mit einem Spannungspegel auf der Niedrigseite verbunden ist.

5. Ausgangsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Kanallänge des ersten Feldeffekttransistors (4a) und des dritten Feldeffekttransistors (3a) kürzer ist als die des zweiten und vierten Feldeffekttransistors (8a, 7a).