DE3335548C2 - - Google Patents

Info

Publication number
DE3335548C2
DE3335548C2 DE19833335548 DE3335548A DE3335548C2 DE 3335548 C2 DE3335548 C2 DE 3335548C2 DE 19833335548 DE19833335548 DE 19833335548 DE 3335548 A DE3335548 A DE 3335548A DE 3335548 C2 DE3335548 C2 DE 3335548C2
Authority
DE
Germany
Prior art keywords
input
data processing
processing system
output
ready
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19833335548
Other languages
English (en)
Other versions
DE3335548A1 (de
Inventor
Wolfgang 1000 Berlin De Kuehne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19833335548 priority Critical patent/DE3335548A1/de
Publication of DE3335548A1 publication Critical patent/DE3335548A1/de
Application granted granted Critical
Publication of DE3335548C2 publication Critical patent/DE3335548C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)

Description

Die Erfindung betrifft eine Überwachungseinrichtung für eine Datenverarbeitungsanlage mit einer von der Datenverarbeitungs­ anlage über einen Starteingang zurücksetzbaren Zeitgeber­ schaltung, die eine erste und zweite Zeitablaufstufe enthält, wobei ein Ausgang der ersten Zeitablaufstufe mit einem Unter­ brechungsanforderungseingang der Datenverarbeitungsanlage in Verbindung steht und ein Ausgang der zweiten Zeitablaufstufe mit einem Reaktivierungseingang der Datenverarbeitungsanlage verbunden ist.
Eine derartige Überwachungseinrichtung ist in der Fachzeit­ schrift "Elektronik", Heft 4, 1980 auf den Seiten 92 und 93 beschrieben. Die bekannte Einrichtung (vgl. insbesondere Bild 1) enthält eine Zeitgeberschaltung mit einer ersten und einer zweiten Zeitablaufstufe, die jeweils aus einem retriggerbaren Monoflop bestehen. Die Zeitgeberschaltung weist einen Start­ eingang auf, der von einem Triggereingang der ersten Zeitab­ laufstufe gebildet ist und über den die Zeitgeberschaltung von einer nicht dargestellten Datenverarbeitungsanlage zu­ rücksetzbar ist. Ein Ausgang der ersten Zeitablaufstufe ist mit einem Unterbrechungsanforderungseingang der Datenverar­ beitungsanlage verbunden und ein Ausgang der zweiten Zeit­ ablaufstufe an einen Deaktivierungseingang der Anlage an­ geschlossen. Bei nicht erfolgter Rücksetzung der Zeitgeber­ schaltung läuft die erste Zeitablaufstufe ab und bewirkt über den Unterbrechungsanforderungseingang einen neuen Start der Datenverarbeitungsanlage. Mit dem Ablauf der ersten Zeitab­ laufstufe wird die zweite Zeitablaufstufe gestartet, die bei weiterhin ausbleibender Rücksetzung der Zeitgeberschaltung eben­ falls abläuft und die Datenverarbeitungsanlage über ihren Deak­ tivierungseingang blockiert.
Der Erfindung liegt die Aufgabe zugrunde, eine Überwachungsein­ richtung anzugeben, die bei einem Übergang der Datenverarbeitungs­ anlage in einen durch eine ausbleibende Reaktion eines zur Daten­ übertragung adressierten Peripheriebausteins verursachten Warte­ zustand eine andauernde Funktionsblockade der Datenverarbeitungs­ anlage verhindert.
Die erfindungsgemäße Lösung dieser Aufgabe besteht darin, daß bei der Überwachungseinrichtung der eingangs beschriebenen Art die erste Zeitablaufstufe der Zeitgeberschaltung ausgangsseitig mit einem Eingang einer Logikschaltung in Verbindung steht und eine Leitung zur Übertragung eines Datenübertragungsbereitschafts­ signals mit einem weiteren Eingang der Logikschaltung verbunden ist, die bei Aktivierung mindestens eines ihrer Eingänge ihren Ausgang aktiviert, der an einen Bereitschaftssignaleingang der Datenverarbeitungsanlage angeschlossen ist.
Die erfindungsgemäße Überwachungseinrichtung hat den Vorteil, daß der Bereitschaftssignaleingang der Datenverarbeitungsanlage über die Logikschaltung von der ersten Zeitablaufstufe der Zeit­ geberschaltung ansteuerbar ist. Gibt nämlich ein zur Datenüber­ tragung adressierter Peripheriebaustein der Datenverarbeitungs­ anlage nicht rechtzeitig ein Datenübertragungsbereitschaftssignal ab, so geht die Datenverarbeitungsanlage in einen Wartezustand über. Die Logikschaltung erzeugt nach Ablauf der ersten Zeitablauf­ stufe ersatzweise ein Datenübertragungsbereitschaftssignal, das die Anlage wieder aktiviert. Dadurch wird ein unerwünschter Warte­ zustand der Datenverarbeitungsanlage vermieden, und eine Abarbei­ tung eines durch die Unterbrechungsanforderung aufgerufenen Unterprogramms zur Fehleranalyse ermöglicht.
Im Hinblick auf den Aufbau der Zeitgeberschaltung ist es vor­ teilhaft, wenn die erste und die zweite Zeitablaufstufe je­ weils einen Triggereingang aufweisen, wobei die Triggerein­ gänge miteinander verbunden sind und den Starteingang der Zeitgeberschaltung bilden. Dadurch arbeiten die beiden Zeit­ ablaufstufen unabhängig voneinander, so daß auch nach einem möglichen Ausfall der ersten Zeitablaufstufe die Überwachungs­ einrichtung teilweise funktionsfähig bleibt und bei nicht erfolgter Rücksetzung der Zeitgeberschaltung die Datenverar­ beitungsanlage deaktiviert.
Zur Erläuterung der Erfindung ist in der Zeichnung ein be­ vorzugtes Ausführungsbeispiel der erfindungsgemäßen Überwa­ chungseinrichtung dargestellt.
Die Überwachungseinrichtung ist an zwei Schnittstellen 1 und 2 mit einer nicht dargestellten Datenverarbeitungsanlage verbunden, die ein Mikroprozessorsystem mit dem Prozessor­ baustein 80186 sein kann (vgl. Intel Advance Information, "iAPX 186 High Integration 16-Bit Microprocessor", Mai 1982, Best. Nr. 2 10 451-001). Die Überwachungseinrichtung enthält eine Zeitgeberschaltung 3, die aus einer ersten und einer zweiten Zeitablaufstufe 4 und 5 aufgebaut ist. Jede der beiden Zeit­ ablaufstufen 4 und 5 besteht aus einem Monoflop (z. B das in "The TTL Data Book", 1982, von Texas Instruments bezeichnete Bauelement SN 74123), das jeweils mit einem Kondensator 6 bzw. 7 und einem Widerstand 8 bzw. 9 beschaltet ist, durch deren Zeitkonstanten die Rückfallzeit des jeweiligen Monoflops und damit die Ablaufzeit der von ihm gebildeten Zeitablaufstufe 4 bzw. 5 festgelegt ist. Dabei ist die Ablaufzeit der Zeitablauf­ stufe 5 größer gewählt, als die der ersten Zeitablaufstufe 4. Die beiden Zeitablaufstufen 4 und 5 weisen jeweils einen Triggereingang 10 bzw. 11 auf, die miteinander verbunden sind und einen Starteingang 12 der Zeitgeberschaltung 3 bilden. Diese ist über den Starteingang 12 an den Ausgang eines logischen ODER-Gliedes 13 angeschlossen, das eingangsseitig an der Schnittstelle 1 mit Signalleitungen WR und PCS 1 der Datenverarbeitungsanlage verbunden ist.
Die erste Zeitablaufstufe 4 der Zeitgeberschaltung 3 steht ausgangsseitig über den invertierenden Ausgang 14 ihres Monoflops mit einem Eingang 15 einer Logikschaltung 16 in Verbindung, die über einen weiteren Eingang 17 mit einer Signalleitung READY 1 zur Übertragung eines Datenübertragungs­ bereitschaftssignals verbunden ist. Bei Aktivierung mindestens eines ihrer Eingänge 15 oder 17 aktiviert die Logikschaltung 16 über einen Ausgang 18 einen Bereitschaftssignaleingang READY der Datenverarbeitungsanlage. Dazu besteht die Logik­ schaltung 16 aus einem ODER-Glied, dessen Ausgang mit dem Bereitschaftssignaleingang READY verbunden ist. Die erste Zeitablaufstufe 4 ist weiterhin mit einem Ausgang 19, der von dem nicht invertierenden Ausgang ihres Monoflops gebildet ist, über eine weitere Logikschaltung 20 an einen Unterbre­ chungsanforderungseingang NMI der Datenverarbeitungsanlage angeschlossen. Die weitere Logikschaltung 20 ist ein logisches UND-Glied, dessen Ausgang 21 mit dem Unterbrechungs­ anforderungseingang NMI verbunden ist und dessen einer Ein­ gang 22 an den Ausgang 19 der ersten Zeitablaufstufe 4 ange­ schlossen ist. An weitere, im dargestellten Ausführungsbei­ spiel nicht beschaltete Eingänge der weiteren Logikschaltung 20 können Vorrichtungen zur Erkennung von Signalfehlern in dem Datenverarbeitungssystem angeschlossen werden.
Die zweite Zeitablaufstufe 5 der Zeitgeberschaltung 3 weist einen Ausgang 23 auf, der über die Schnittstelle 2 mit einem Deaktivierungseingang RESET der Anlage verbunden ist.
Zur Erläuterung der Funktion der erfindungsgemäßen Über­ wachungseinrichtung sind im folgenden die an der Schnitt­ stelle 1 ankommenden Signalleitungen und an der Schnittstelle 2 abgehenden Signalleitungen und die Funktionen der von ihnen übertragenen Signale erläutert:
  • WR Signalleitung mit einem Signal, das angibt, daß die auf Datenleitungen der Datenverarbeitungs­ anlage anstehenden Daten in einen adressierten Speicherplatz oder einen Ein-/Ausgabebaustein geschrieben werden sollen.
  • PCS 1 Signalleitung mit einem Signal, das angibt, daß die auf den Datenleitungen anliegenden Daten von oder zu einem adressierten Ein-/Ausgabe­ baustein übertragen werden.
  • READY 1 Signalleitung mit einem Datenübertragungsbe­ reitschaftssignal, das angibt, ob der adressier­ te Speicherplatz oder ein Ein-/Ausgabebaustein zur Übertragung von Daten bereit ist.
  • RESET Deaktivierungseingang, über den die Datenverar­ beitungsanlage deaktiviert und an den Anfang des auszuführenden Programms zurückgesetzt wird.
  • READY Bereitschaftssignaleingang zur Erkennung, ob der adressierte Speicherplatz oder ein Ein-/ Ausgabebaustein zur Übertragung von Daten be­ reit ist.
  • NMI Unterbrechungsanforderungseingang zum Aufruf eines Unterprogramms zur Fehleranalyse.
Die Signale auf der Leitung READY 1 und am Bereitschaftssignal­ eingang READY sind high-active, d. h. der aktive Signalzustand entspricht dem Zustand logisch 1. Die Signale auf allen übrigen Signalleitungen und Eingängen der Datenverarbeitungs­ anlage sind low-active, so daß der jeweils aktive Signal­ zustand dem Zustand logisch 0 entspricht.
Bei einem fehlerfreien Ablauf eines Programms in der Daten­ verarbeitungsanlage werden laufend Daten an periphere Ein-/ Ausgabebausteine übertragen. Zu Beginn jeder Datenübertragung nehmen die Signale auf den Signalleitungen WR und PCS 1 je­ weils den Wert logisch 0 an, so daß die Zeitgeberschaltung 3 über den Ausgang des ODER-Gliedes 13 mit der fallenden Signal­ flanke an ihren Eingang 12 zurückgesetzt wird. Die Ablaufzeit der ersten Zeitablaufstufe 4 ist dabei so bemessen, daß bei einem fehlerfreien Programmablauf in der Datenverarbeitungs­ anlage innerhalb der Ablaufzeit mindestens eine Datenüber­ tragung stattfindet. Da die zweite Zeitablaufstufe 5 eine längere Ablaufzeit als die erste hat, wird die Zeitgeberschal­ tung 3 im fehlerfreien Betrieb der Datenverarbeitungsanlage regelmäßig vor Ablauf der ersten Zeitablaufstufe 4 zurückge­ setzt. Bleibt die Rücksetzung infolge eines Fehlers in der Datenverarbeitungsanlage aus, so läuft zunächst die erste Zeitablaufstufe 4 ab und aktiviert über den Ausgang 19 und die weitere Logikschaltung 20 den Unterbrechungsanforderungs­ eingang NMI der Datenverarbeitungsanlage. Daraufhin wird in der Datenverarbeitungsanlage ein Unterprogramm zur Fehler­ analyse aufgerufen, das einen erneuten Start des Programms versucht. Gelingt dabei vor Ablauf der zweiten Zeitablauf­ stufe 5 eine Rückkehr in das normale Programm, dann wird durch Signale auf den Signalleitungen WR und PCS 1 die gesamte Zeitgeberschaltung 3 wieder zurückgesetzt. Bleibt dagegen der erneute Start des Programms erfolglos, so läuft auch die zweite Zeitablaufstufe 5 ab und deaktiviert die Datenverar­ beitungsanlage über ihren Deaktivierungseingang RESET.
Wird in der Datenverarbeitungsanlage ein Peripheriebaustein zur Datenübertragung adressiert, so geht die Datenverarbei­ tungsanlage so lange in einen Wartezustand über, bis der adressierte Peripheriebaustein über die Signalleitung READY 1 dem Bereitschaftssignaleingang READY der Datenverarbeitungs­ anlage ein Datenübertragungsbereitschaftssignal mit dem Wert logisch 1 zuführt. Solange sich die Datenverarbeitungsanlage im Wartezustand befindet, wird die Zeitgeberschaltung 3 nicht zurückgesetzt, so daß bei nicht rechtzeitiger Abgabe des Datenübertragungsbereitschaftssignals durch den adressierten Peripheriebaustein die erste Zeitablaufstufe 4 abläuft. Die Logikschaltung 16 erzeugt nach Ablauf der ersten Zeitablauf­ stufe 4 ersatzweise ein Datenübertragungsbereitschaftssignal, indem sie den Zustand logisch 1 am Ausgang 14 der ersten Zeit­ geberstufe an den Bereitschaftssignaleingang READY der Daten­ verarbeitungsanlage durchschaltet. Dadurch wird die Anlage wieder aktiviert, so daß eine Abarbeitung des über den Unter­ brechungsanforderungseingang NMI aufgerufenen Unterprogramms zur Fehleranalyse möglich ist.

Claims (2)

1. Überwachungseinrichtung für eine Datenverarbeitungsanlage mit einer von der Datenverarbeitungsanlage über einen Start­ eingang (12) zurücksetzbaren Zeitgeberschaltung (3), die eine erste und eine zweite Zeitablaufstufe (4) und (5) enthält, wobei ein Ausgang (19) der ersten Zeitablaufstufe (4) mit einem Unterbrechungsanforderungseingang (NMI) der Datenver­ arbeitungsanlage in Verbindung steht und ein Ausgang (23) der zweiten Zeitablaufstufe (5) mit einem Deaktivierungseingang (RESET) der Datenverarbeitungsanlage verbunden ist, dadurch gekennzeichnet, daß die erste Zeitablaufstufe (4) der Zeitgeberschaltung (3) ausgangs­ seitig mit einem Eingang (15) einer Logikschaltung (16) in Verbindung steht und eine Leitung (READY 1) zur Übertragung eines Datenübertragungsbereitschaftssignals mit einem weiteren Eingang (17) der Logikschaltung (16) verbunden ist, die bei Aktivierung mindestens eines ihrer Eingänge (15 oder 17) ihren Ausgang (18) aktiviert, der an einen Bereitschafts­ signaleingang (READY) der Datenverarbeitungsanlage ange­ schlossen ist.
2. Überwachungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite Zeitablaufstufe (4 und 5) jeweils einen Triggereingang (10 bzw. 11) aufweisen, wobei die Triggereingänge (10, 11) mit­ einander verbunden sind und den Starteingang (12) der Zeit­ geberschaltung bilden.
DE19833335548 1983-09-29 1983-09-29 Ueberwachungseinrichtung fuer eine datenverarbeitungsanlage Granted DE3335548A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833335548 DE3335548A1 (de) 1983-09-29 1983-09-29 Ueberwachungseinrichtung fuer eine datenverarbeitungsanlage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833335548 DE3335548A1 (de) 1983-09-29 1983-09-29 Ueberwachungseinrichtung fuer eine datenverarbeitungsanlage

Publications (2)

Publication Number Publication Date
DE3335548A1 DE3335548A1 (de) 1985-04-18
DE3335548C2 true DE3335548C2 (de) 1987-08-20

Family

ID=6210601

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833335548 Granted DE3335548A1 (de) 1983-09-29 1983-09-29 Ueberwachungseinrichtung fuer eine datenverarbeitungsanlage

Country Status (1)

Country Link
DE (1) DE3335548A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2627607B1 (fr) * 1988-02-23 1993-03-12 Sodeteg Tai Unite centrale d'ordinateur de commande
AU683958B2 (en) * 1994-01-20 1997-11-27 Alcatel Australia Limited Microprocessor fault log
AUPM348794A0 (en) * 1994-01-20 1994-02-17 Alcatel Australia Limited Microprocessor fault log
RU2143727C1 (ru) * 1998-09-07 1999-12-27 Бауман Геннадий Владимирович Устройство для контроля функционирования блока обработки данных

Also Published As

Publication number Publication date
DE3335548A1 (de) 1985-04-18

Similar Documents

Publication Publication Date Title
EP0235559B1 (de) Informationsübergabesystem zur Übergabe von binären Informationen
DE2741886A1 (de) Datenuebertragungseinrichtung
DE3809831C2 (de)
DE3302929A1 (de) Speicherprogrammierbare steuerung
DE4132139A1 (de) Halbleitervorrichtung
DE3335548C2 (de)
DE69428953T2 (de) Prioritätskodierer
DE19649577B4 (de) Kommunikationssystem
EP0804765B1 (de) Fehlererkennung und fehlerbeseitigung bei einem seriellen datenbussystem
DE3426902C2 (de) Schaltungsanordnung zum Konfigurieren von Peripherieeinheiten in einer Datenverarbeitungsanlage
EP0141161A2 (de) Schaltungsanordnung zum Erkennen von statischen und dynamischen Fehlern in Schaltungsbaugruppen
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE1966991C3 (de) Ausfallgesicherte Datenverarbeitungsanlage
DE69621114T2 (de) Verfahren zum Steuern des Schreibens von Daten in einen auf einer Karte befindlichen Mikrocomputer
DE3335549A1 (de) Ueberwachungseinrichtung fuer eine datenverarbeitungsanlage
DE3928998C2 (de) Speicherprogrammierbare Steuerung
EP0726683A2 (de) Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichtung eines Kommunikationssystems
EP0079618A2 (de) Verfahren und Anordnung zur überwachten Übergabe von Steuersignalen an Schnittstellen digitaler Systeme
DE3531901C2 (de)
DE3602582C2 (de)
DE2934376C2 (de) Schaltungsanordnung zur Steuerung mehrerer Eingabe/Ausgabegeräte
EP0236818B1 (de) Verfahren und Schaltungsanordnung zum Überwachen von mit einer Datenvermittlungs- bzw. Datenübertragungseinrichtung verbundenen Anschlussleitungen
DE2321232C3 (de) Schaltung zur Übertragung der Adresse einer perlpheren Einheit
DD238311A3 (de) Zweikanalumschalter, insbesondere fuer multiplexgeraete
DE2130917C3 (de) Schaltungsanordnung von Impulszählern zum Prüfen eines Eingabe-Musgabe-Steuerwerks in einem Rechner-Steuersystem

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee