DE3433962C2

DE3433962C2 -

Info

Publication number: DE3433962C2
Application number: DE19843433962
Authority: DE
Inventors: Klaus Dipl.-Ing. 2390 Flensburg De Petersen; Holger Dipl.-Ing. 2390 Flensburg De Pohl; Hans Dipl.-Ing. 2391 Harrislee De Protschka
Original assignee: Deutsche Aerospace AG
Current assignee: Airbus Defence and Space GmbH
Priority date: 1984-09-15
Filing date: 1984-09-15
Publication date: 1993-08-19
Also published as: DE3433962A1

Description

Die Erfindung betrifft ein Verfahren zur Bestimmung der Codier parameter eines PSK- oder DPSK-modulierten Eingangssignals gemäß Oberbegriff des Patentanspruches 1 sowie eine Anordnung zum Durchführen des Verfahrens.

PSK (phase shift keying)- oder DPSK (differential phase shift keying)-modulierte Signale werden dort angewendet, wo eine gleichstromfreie Nachrichtenübertragung erforder lich ist. Zur Codierung wird ein Trägersignal mit einer binären, quaternären oder oktonären Codierung niedriger Schrittgeschwindigkeit verwendet. Bei dem Binär-A-Codier- Verfahren treten Phasensprünge von 0° und 180° auf. Bei fehlender Codierung treten keine Phasensprünge auf.

Bei dem Binär-B-Codierverfahren springt die Phasenlage der Signalfrequenz um 90° oder 270°.

Bei dem Quaternär-A-Codierverfahren treten Phasensprünge von 0°, 90°, 130° und 270° und bei dem Quarternär-B-Co dierverfahren von 45°, 135°, 215° und 305° auf.

Bei dem Oktonär-A Codierverfahren treten die Phasensprünge im 45°-Raster auf, also von 0°, 45°, 90°, 135°, . . .,305°.

Die Analyse eines unbekannten PSK- oder DPSK-modulierten Signals mit Spektrumanalysator, Oszilloskop oder akustisch arbeitenden Einrichtungen ist äußerst zeitaufwendig und ungenau.

Aus dem Artikel von LIEDTKE, F.F.: "Computer simulation of an automatic classification procedure for digitally modulated communication signals with unknown parameters"; In: Signal Processing, Vol. 6, August 1984, No. 4, Seite 311-323 ist bereits ein Analysiergerät zur Bestimmung der Codierparameter eines digital modulierten Signals bekannt. Bei dem bekannten Gerät werden Amplitude, Momentanfrequenz und Phase des digitalisierten und gefilterten Eingangssignals ausgewertet, um letztlich über Histogrammdarstellungen zu einer Klassifizierung zu gelangen.

Aus der DE 34 14 929 A1 ist ein Funküberwachungssystem bekannt, dessen Modulationsanalysator unter anderem einen Signaldetektor und einen hochauflösenden Spektralanalysator enthält. Auch hier erzeugt ein Histogrammgenerator ein Signalhäufigkeitsmuster.

Aus der GB 21 19 526 A ist es bekannt, die Zeitabstände zwischen den Nulldurchgängen eines Signals zu bestimmen und die Ergebnisse in einem Histogramm darzustellen. Anhand der erzielten spektrums artigen Darstellung kann die Periodizität eines Signals bestimmt werden.

Aus der DE 30 07 657 A1 ist es bekannt, die Taktfrequenz eines binär codierten Signals quarzgenau zu bestimmen, wozu ebenfalls Signalintervalle ausgewertet werden.

Die Aufgabe der Erfindung besteht darin, zum einen ein Verfahren der eingangs genannten Art anzugeben, mit dem die Codierparameter möglichst schnell und genau ermittelt werden können, sowie zum anderen eine Anordnung zum Durchführen eines solchen Verfahrens zu schaffen, die möglichst einfach im Aufbau ist und eine möglichst übersichtliche Anzeige des Verfahrens status und der Verfahrensergebnisse gestattet.

Die erfindungsgemäße Lösung dieser Aufgabe ist in bezug auf das zu schaffende Verfahren durch die kennzeichnenden Merkmale des Patentanspruches 1 wiedergegeben und in bezug auf die zu schaffende Anordnung durch die kennzeichnenden Merkmale des Patentanspruches 6. Die übrigen Ansprüche enthalten vorteilhafte Aus- und Weiterbildungen des erfindungsgemäßen Verfahrens (An sprüche 2 bis 5) sowie der erfindungsgemäßen Anordnung (Ansprüche 7 bis 10).

Es ist nunmehr möglich, das Codierverfahren anhand eines von dem Gerät angezeigten Histogramms zu erkennen und zu überprüfen. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Bei Ausgestaltung der Erfindung nach Anspruch 2 sind sämtliche interessierende Parameter des Codierverfahrens direkt ablesbar. Die Weiterbildung der Erfindung nach Anspruch 3 erlaubt den Maßstab des Histogramms zu reduzie ren, so daß die Beurteilung des Codierverfahrens, insbe sondere wenn eine zu große den Anzeigebereich überschrei tende Anzahl von Zählwerten aufgetreten ist, verbessert wird. Die Ansprüche 6 und 7 geben vorteilhafte Schaltungs maßnahmen zur Realisierung des Analysiergerätes an.

Die Erfindung wird nun anhand eines Ausführungsbeispiels und Zeichnungen näher erläutert. Es zeigen im einzelnen:

Fig. 1 Blockschaltbild eines Analysiergerätes gemäß der Erfindung;

Fig. 2 Anzeige eines Binär-A-DPSK-Signals;

Fig. 3 Anzeige eines Binär-B-DPSK-Signals;

Fig. 4 Anzeige eines Quaternär-A-DPSK-Signals.

In Fig. 1 ist beispielsweise das Blockschaltbild eines DPSK-Analysiergerätes gemäß der Erfindung dargestellt. Das an den Eingang E geschaltete zu analysierende Signal gelangt über einen Tiefpaß 1, einem Regelverstärker 2, einem Komparator 3 zu einem Phasensprungdetektor 4, dessen Ausgänge mit zwei Interrupteingängen eines Mikroprozessors 5 und dem Gateeingang eines Zählers 6 verbunden sind. Der jeweilige Zählerstand des Zählers 6 kann in einem Daten speicher des Zählers 6 gespeichert werden.

An den Mikroprozessor 5 sind über einen Adressbus A zwei Adressdecoder 8 und 9, ein Programmspeicher 10 (EPROM), ein löschbarer Speicher 11 (RAM) und eine Einrichtung zur Generierung der von einem Display 13 darzustellenden Zei chen, sowie der Zähler 6 über Adress-Steuerleitungen AS, Steuerleitungen C und Datenleitungen D angeschlossen. Zur manuellen Steuerung des Mikroprozessors 5 mit START, STOP- oder WEITER-Befehlen dient die Steuereinheit 14.

Der Tiefpaß 1 hat die Aufgabe, das Eingangssignal von hochfrequenten Störspannungen zu befreien. Er wird zweck mäßigerweise als aktiver Tiefpaß ausgebildet, was den Vorteil hat, daß er seine Eigenschaften bei unterschied lichen Belastungen beibehält und außerdem sehr raumsparend realisiert werden kann.

Der Regelverstärker 2 ist so ausgelegt, daß er über den gesamten Eingangsspannungsbereich eine konstante Ausgangs spannung von beispielsweise ±10 V abgibt. Der nachgeschal tete Komparator 3 bildet aus dem Ausgangssignal des Regel verstärkers 2 ein Rechtecksignal. Die Schwellenwerte des Komparators 3, die beispielsweise bei etwa ±0,5 V liegen können, sind zweckmäßigerweise von der Außenseite des Gerätes her einstellbar, so daß ein Schalten des Kompara tors nur dann erfolgt, wenn ein den Betrag der Rausch- oder Störspannungen hinreichend überschreitendes Nutz signal am Eingang E vorliegt. Der Phasensprungdetektor 4 enthält zwei D-Flipflops und weitere logische Schaltkreise und erzeugt monostabile und statische Steuersignale. Das eine D-Flipflop reagiert auf ansteigende Signalflanken, das andere auf abfallende Signalflanken. Die Ausgangs signale des Phasensprungdetektors steuern, nach Vorzeichen der Signalflanken getrennt, die beiden Interrupt-Eingänge des Mikroprozessors 5 und, zu einem Steuersignal zusammen gefaßt, den Gate-Eingangdes Zählers 6.

Die Signale am Gate-Eingang des Zählers 6 stoppen jeweils den Zählvorgang des Zählers 6, laden den Zählwert in einen Datenspeicher des Zählers 6 und starten sofort wieder den Zählvorgang des Zählers.

Ein Interrupt-Signal bewirkt, daß der Mikroprozessor den Datenspeicher des Zählers 6 ausliest und auswertet.

Die Zählfrequenz des Zählers 6 wird von der quarzgesteu erten Mikroprozessor-Taktfrequenz abgeleitet und kann beispielsweise 1 MHz betragen.

Im Ausführungsbeispiel sollen die Frequenzen F des Ein gangssignals, die Übertragungsrate B, das Codierverfahren V und das Histogramm der ermittelten Phasensprünge in Abhängigkeit von den Winkelgraden W, zu den die Phasen sprünge gehören, dargestellt werden. Hierzu veranlaßt der Mikroprozessor 5, daß jeweils eine vorgegebene Anzahl von Zählwerten des Zählers 6 eingelesen und vom löschbaren Speicher 11 (RAM), der als Datenspeicher dient, abgespei chert werden. Das Programm für den Arbeitsablauf des Mikroprozessors 5 liefert der Programmspeicher 10 (EPROM) in Verbindung mit der manuellen Steuerung über die Einheit 14.

Als vorgebbare Anzahl von abzuspeichernden und auszuwer tenden Zählwerten kann die Anzahl der Nulldurchgänge oder mit Vorteil auch die Anzahl der von den Zählwerten abweichenden Zählwerten Z_W verwendet werden. Der Mikro prozessor kann auch in vorteilhafter Weise so programmiert werden, daß er z. B. mindestens 1000 Zählwerte Z₁₈₀ und/oder mindestens 250 Zählwerte Z_W einliest.

Die am häufigsten auftretenden Zählwerte Z₁₈₀ werden der Frequenz des Eingangssignals zugeordnet, wobei

F = k₁/Z₁₈₀

gilt (k₁ ist eine erste Konstante).

Die kleinsten Zählwerte Z_B, die zwischen zwei erkannten Phasensprünge auftreten, werden vom Mikroprozessor dazu ausgenutzt, die Schrittgeschwindigkeit der Signalübertra gung, also die Übertragungsrate B zu bestimmen. Hierzu gilt:

B = k₂/Z_B

(k₂ ist eine zweite Konstante).

Aus der Übertragungsrate B und der Signalfrequenz F kann nun der Mikroprozessor mit Hilfe der Zählwerte die 2·Z₁₈₀ sind 0°-Phasensprünge ermitteln, die bei ganz zahligen Vielfachen von 2·Z₁₈₀ auftreten müssen. Die Anzahl der so erkannten 0°-Phasensprünge werden ebenso wie die zur Anzahl der bei Phasenwinkeln <0° aufgetretenen Phasensprünge vom Mikroprozessor in einem Histogrammspei cher, der ebenfalls im Speicher 10 enthalten ist und der feste Zählwert-Bereiche aufweist, abgelegt.

Aus der Häufigkeitsverteilung der Phasensprünge und ihren zugeordneten Phasenwinkeln ermittelt der Mikroprozessor das Codierverfahren. Tritt z. B. ein erstes Maximum der Phasensprünge bei 90° und ein zweites Maximum bei 270° auf, so folgt hieraus, daß das Eingangssignal binär-B-co diert ist.

Für die Anzeige der ermittelten Parameter des zu untersu chenden Eingangssignals ist im Ausführungsbeispiel ein Display 13 vorgesehen, das von einer Display-Interface- Einheit 12 gesteuert wird. Die Einheit 12 umfaßt einen Datenspeicher, in den von dem Mikroprozessor die anzuzei genden Daten und Symbole eingeschrieben werden und einen Interface-Baustein, der ständig den Datenspeicher aus liest, die Datenwerte - dem verwendeten Display angepaßt - umformatiert und seriell an das Display 13 weitergibt.

Im Display 13 findet die für die Anzeige erforderliche Umwandlung der seriell gelieferten Daten statt. Die An zeige der Daten, z. B.
der Signalfrequenz F,
der Übertragungsrate B und
des Codierverfahrens V sowie
die Anzeigen "Signalverlust" und "Signalfehler"
erfolgen im Ausführungsbeispiel in alphanumerischer Form. Die Häufigkeitsverteilung der Phasensprünge wird als Histogramm dargestellt, dessen Maßstab für die Häufig keitsdarstellung zweckmäßigerweise einstellbar ist, so daß Anzeigebereich-Überschreitungen vermieden werden können.

Gegebenenfalls ist es auch vorteilhaft, bei Überschreitung der Anzeigebereichsgrenze eine automatische Maßstabsän derung vorzusehen.

Die Histogramm-Darstellung erlaubt eine schnelle Überprü fung des alphanumerisch angezeigten Codierverfahrens sowie Rückschlüsse darauf, ob es sich um ein PSK- oder ein DPSK-moduliertes Eingangssignal handelt.

Zur Vermeidung der Ausweitung von gestörten Eingangssigna len oder solchen mit schwankenden Signalpegeln, ist es vorteilhaft, einen Signaldetektor 7 vorzusehen, dessen Ausgang mit einem weiteren Interrupt-Eingang des Mikro prozessors 5 verbunden ist und dessen Ausgangssignal bei einer vorgegebenen Pegelunterschreitung des Eingangssig nals die Signalauswertung abbricht und den Mikroprozessor veranlaßt, ein ein Signalverlust kennzeichnendes Zeichen - das auch ein Schriftzug sein kann - auf dem Display 13 erscheinen zu lassen.

Die Fig. 2 bis 4 zeigen als Beispiele vom Display erzeugte Histogramme eines
binär-A-DPSK-codierten (Fig. 2),
binär-B-DPSK-codierten (Fig. 3) und
quaternär-A-DPSK-codierten (Fig. 4) Eingangssignals
mit alphanumerischer Anzeige der Frequenz F, der Übertragungs rate B und des Codierverfahrens V. Angezeigte Phasenwinkel dicht bei den Soll-Winkeln lassen auf die Qualität des Eingangssignals schließen. Im übrigen sprechen die Histo gramme für sich selbst, so daß keine weiteren Erläuterun gen hierzu erforderlich sind.

Claims

1. Verfahren zur Bestimmung der Codierparameter eines PSK- oder DPSK-modulierten Eingangssignals (DPSK = differential phase shift keying), dadurch gekennzeichnet, daß mittels eines mit einer kostanten Zählfrequenz zählen den Zählers (6) die Abstände der Nulldurchgänge des Ein gangssignals als Zählwerte ermittelt werden,
daß ein Mikroprozessor (5) vorgesehen ist, der jeweils eine vorgegebene Anzahl von Zählwerten ihrem Wert entspre chend abspeichert (11),
daß der am häufigsten auftretende Zählwert (Z₁₈₀) der Signalfrequenz F zugeordnet wird, wobei F = k₁/Z₁₈₀ gilt (k₁ ist eine erste Konstante)
daß vom Zählwert (Z₁₈₀) abweichende Zählwerte (Z_W) als Zählwerte bewertet werden, bei denen Phasensprünge erfolgt sind,
daß aus den ermittelten Abständen zwischen zwei erkannten Phasensprüngen (Z_B) die Übertragungsrate B (Schrittge schwindigkeit) gemäß der GleichungB = k₂/Z_B(k₂ ist eine zweite Konstante) ermittelt wird,
daß aus der Übertragungsrate B und der Signalfrequenz F mittels des Mikroprozessors (5) Zählwerte Z₀ von 0°-Pha sensprüngen ermittelt werden,
daß zu Phasensprüngen ermittelte Zählwerte in einem Histo grammspeicher (11) abgelegt werden,
daß der Mikroprozessor (5) aus der Häufigkeitsverteilung der Phasensprünge im Histogrammspeicher (11) das Codier verfahren ermittelt und
daß die Häufigkeit der Zählwerte des Histogrammspeichers (11) auf einem Display (13) in Abhängigkeit der zu den Zählwerten ermittelten Winkelgrade als Histogramm dar gestellt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Signalfrequenz F, die Übertragungsrate B und das Codier verfahren auf dem Display alphanumerisch angezeigt werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Maßstab für die Häufigkeitsdarstellung eingestellt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei einer vorgegebenen Pegelunterschreitung des Eingangssignals die Auswertung abgebrochen wird und ein einen Signalverlust kennzeichnender Hinweis im Display angezeigt wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei anderen als PSK- oder DPSK-Signalen ein einen Signalfehler kennzeichnender Hinweis im Display angezeigt wird.

6. Anordnung zum Durchführen des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Mikro prozessor (5) vorgesehen ist, der folgenden Funktionsablauf bewirkt

- mittels eines mit einer konstanten Zählfrequenz zählenden Zählers (6) werden die Abstände der Nulldurchgänge des Ein gangssignals als Zählwerte ermittelt,
- jeweils eine vorgegebene Anzahl von Zählwerten wird mittels des Mikroprozessors (5) in einem löschbaren Datenspeicher (11) ihrem Wert entsprechend abgespeichert,
- der am häufigsten auftretende Zählwert (Z₁₈₀) wird der Signal frequenz F zugeordnet, wobei F = k₁/Z₁₈₀gilt (k₁ ist eine erste Konstante)
- vom Zählwert (Z₁₈₀) abweichende Zählwerte (Z_W) werden als Zählwerte bewertet, bei denen Phasensprünge erfolgt sind,
- aus den ermittelten Abständen zwischen zwei erkannten Phasen sprüngen (Z_B) wird die Übertragungsrate B (Schrittgeschwin digkeit) gemäß der Gleichung B = k₂/Z_B(k₂ ist eine zweite Konstante) ermittelt,
- aus der Übertragungsrate B und der Signalfrequenz F werden mittels des Mikroprozessors (5) Zählwerte Z₀ von 0°-Phasen sprüngen ermittelt,
- zu Phasensprüngen ermittelte Zählwerte werden in einem Histo grammspeicher (11) abgelegt,
- der Mikroprozessor (5) ermittelt aus der Häufigkeitsverteilung der Phasensprünge im Histogrammspeicher (11) das Codierver fahren und
- die Häufigkeit der Zählwerte des Histogrammspeichers (11) auf einem Display (13) ist in Abhängigkeit der zu den Zählwerten ermittelten Winkelgrade als Histogramm darstellbar.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß zur Bestimmung der Nulldurchgänge eine Reihenschaltung aus einem Regelverstärker (2), einem Komparator (3) und einem Phasensprungdetektor (4) vorge sehen ist, dessen Ausgangssignale den Interrupteingängen des Mikroprozessors (5) und den Gate-Eingang des Zählers (6) zugeführt sind.

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Phasensprungdetektor (4) zwei D-Flipflops enthält, wobei das eine D-Flipflop auf ansteigende und das andere D-Flip flop auf abfallende Signalflanken reagiert.

9. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß ein Display vorgesehen ist zur alphanumerischen Anzeige der Signal frequenz F, der Übertragungsrate B und des Codierverfahrens sowie zur Anzeige von kennzeichnenden Hinweisen a) auf Abbruch der Auswertung bei einer vorgegebenen Pegelunterschreitung des Eingangssignals und auf einen Signalverlust sowie b) auf einen Signalfehler bei anderen als PSK- oder DPSK-Signalen.

10. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Maßstab für die Häufigkeitsdarstellung einstellbar ist.