DE3616185C2 - - Google Patents

Info

Publication number
DE3616185C2
DE3616185C2 DE19863616185 DE3616185A DE3616185C2 DE 3616185 C2 DE3616185 C2 DE 3616185C2 DE 19863616185 DE19863616185 DE 19863616185 DE 3616185 A DE3616185 A DE 3616185A DE 3616185 C2 DE3616185 C2 DE 3616185C2
Authority
DE
Germany
Prior art keywords
metallization
insulating layer
emitter
zone
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19863616185
Other languages
English (en)
Other versions
DE3616185A1 (de
Inventor
Werner Dipl.-Ing. Dr. 8500 Nuernberg De Tursky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE19863616185 priority Critical patent/DE3616185A1/de
Priority to PCT/DE1987/000222 priority patent/WO1987007081A1/de
Priority to EP87902438A priority patent/EP0275261A1/de
Priority to JP62502901A priority patent/JPH01501027A/ja
Publication of DE3616185A1 publication Critical patent/DE3616185A1/de
Application granted granted Critical
Publication of DE3616185C2 publication Critical patent/DE3616185C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
    • H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/133—Thyristors having built-in components the built-in components being capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/401—Resistive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Thyristors (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement mit den Merkmalen nach dem Oberbegriff des Anspruchs 1.
Halbleiterbauelemente, deren Halbleiterkörper zur getrennten Kontaktierung mehrerer Funktionsbereiche eine entsprechend unterteilte Konktaktelektrode, eine sogenannte Elektrodenstruktur aufweisen, sind z. B. bipolare Leistungstransistoren, Frequenzthyristoren mit verzweigter Steuerelektrode und über das Gate abschaltbare Thyristoren (GTOs).
Aus dem Siemens Forschungs- und Entwicklungsbericht, Band 14, 1985, Nr. 2, Seite 37-44, ist ein Halbleiterbauelement der eingangs genannten Art bekannt. Es handelt sich um einen GTO mit vergrabenem Gate, bei welchem, unter Verzicht auf emitterseitige Wärmeableitung, eine Zwei-Ebenen-Metallisierung auf der Oberfläche erlaubt, wie bei Transistoren, eine beliebige, sehr fein unterteilte Emitterstruktur zu erzielen. Anstelle rechteckförmiger Emitter können auch runde, hexagonale oder ringförmige Emitter vorgesehen sein.
Weiter ist in der US-PS 40 79 409 ein Thyristor mit Druckkontaktierung beschrieben, bei dem der Basiszonenteil mit einer Metallisierung versehen ist, die bis über den jeweiligen pn-Übergang zwischen Basiszonenteil und einem benachbarten Emitterzonenabschnitt mit einer Isolierschicht abgedeckt ist und der auf den Emitterzonenabschnitten mit einer Metallisierung versehen ist. Die Isolier­ schicht und die Emitterzonenmetallisierung sind mit einer nachgiebigen leitfähigen Schicht bedeckt, so daß eine zur Druckkontaktierung vorgesehene Kontaktplatte stoffschlüssig aufliegt.
Die bekannten Bauformen weisen folgenden Nachteil auf: Jeder streifenförmige Abschnitt der Emitter- Metallisierung ist ganzflächig mit einem Bereich des Kontaktstücks, z. B. einer Molybdänronde, unmittelbar verbunden. Beim Ausschaltverhalten z. B. eines GTO- Thyristors wird ein Teil des zuvor fließenden Durchlaßstromes mit Hilfe einer negativen Gate- Spannung über das Gate abgezogen. Wegen der sehr niederohmigen Verbindung zwischen Emitter- Metallisierung und Kontaktstück ist die Zeit, in welcher die Emitterzonenabschnitte nach Anlegen der negativen Spannung reagieren, aufgrund von Toleranzen der das Ausschaltverhalten bestimmenden Parameter unterschiedlich. Dies hat eine unerwünschte Begrenzung des abschaltbaren Anodenstromes zur Folge.
Untersuchungen haben ergeben, daß dieser Nachteil mit einem definierten elektrischen Widerstand zwischen jedem Kontaktstückbereich und dem zugehörigen Emitter-Metallisierungsabschnitt weitgehend beseitigt werden kann. Dabei soll der Widerstand vom Kontaktstück zur Mitte des Metallisierungsabschnittes größer sein als zum Rand des letzteren. Damit wird in Analogie zur Verwendung sogenannter Ballastwiderstände bei der Parallelschaltung von Halbleiterbauelementen ein Ausgleich der obengenannten, unerwünschten Toleranzen erzielt.
Der Erfindung liegt die Aufgabe zugrunde, bei Halbleiterbauelementen der eingangs genannten Art zur Verbesserung des Abschaltverhaltens eine Metallisierung der Emitterzonenabschnitte der Elektrode zu schaffen, bei welcher diese Abschnitte über definierte Widerstände mit Stromleiterteilen verbunden sind.
Die Lösung der Aufgabe besteht bei einem Halbleiter­ bauelement der eingangs erwähnten Art in den kennzeichnenden Merkmalen des Anspruchs 1. Vorteilhafte Ausgestaltungen sind in den Ansprüchen 2 bis 9 angegeben.
Anhand des in der Figur dargestellten Ausführungs­ beispiels wird die Erfindung erläutert.
Die Figur zeigt im Querschnitt einen scheibenförmigen Halbleiterkörper eines GTO-Thyristors und die stoffschlüssige Anordnung einer Kontaktplatte auf dem Halbleiterkörper.
Der Halbleiterkörper (I) aus einer hochohmigen, n-leitenden Mittelzone (1), je einer daran angrenzenden, p-leitenden Zone (2, 3) und den in die als Steuerbasis­ zone dienende Zone (2) eingelassen angeordneten Emitterzonenabschnitte (4) zeigt den üblichen Aufbau für ein schaltbares Halbleitergleichrichterelement. Die beiden Funktionsbereiche, nämlich der Steuer­ strombereich und der Laststrombereich, sind jeweils streifenförmig unterteilt ausgebildet, abwechselnd aufeinanderfolgend angeordnet und bilden gemeinsam die eine der beiden Hauptflächen des Halbleiterkörpers (I). Jeder streifenförmige Teil des Steuerstrombereichs, d. h. der zwischen zwei benachbarten Emitterzonen­ abschnitten (4) liegende Basiszonenteil (2 a), ist mit einer Metallisierung (6) versehen. Diese Basiszonen- Metallisierung (6) ist mit einer ersten Isolierschicht (7) überzogen, die für eine einwandfreie Abdeckung der bei der Druckkontaktierung des Aufbaus dem Kontaktdruck unterworfenen Basiszonen-Metallisierung (6) geeignet ausgebildet ist. Die erste Isolierschicht (7) überlappt jeweils den zwischen Basiszonenteil (2 a) und Emitterzonenabschnitt (4) an die Oberfläche tretenden pn-Übergang.
Die freien Oberflächen der Emitterzonenabschnitte (4), bis auf die Stellen für Anschlußleiterteile, und die erste Isolierschicht (7) sind gemeinsam mit einer durchgehenden zweiten, als Emitter-Metallisierung (8) bezeichneten Metallschicht abgedeckt.
Durch die streifenförmigen Erhebungen der ersten Metallisierung (6) zwischen benachbarten Emitterzonen­ abschnitten (4) ist die Beschichtung der Halbleiter­ oberfläche aus Kontaktmetall und Isoliermaterial jeweils stufenförmig abgesetzt ausgebildet. Dabei bilden die über den Basiszonenteilen (2 a) liegenden, tafelförmigen Aufsätze (8 c) der Emitter-Metallisierung (8) die Kontaktfläche für die stoffschlüssige Verbindung der Metallisierung (8) mit einer ebenen Kontaktplatte (12), z. B. aus Molybdän.
Mit einer solchen Beschichtung der Halbleiteroberfläche ist in besonders einfacher Weise eine beliebige Strukturierung einer Elektrode des Halbleiterkörpers bei Bauelementen der eingangs genannten Art unabhängig von der Bemessung der Funktionsbereiche erzielbar.
Die Emitter-Metallisierung (8) ist jeweils zwischen der Symmetrielinie jedes Aufsatzes (8 c) und der Symmetrie­ linie eines benachbarten Emmitterzonenabschnittes (4) als definierter Strompfad vorgesehen. Sie ist zu diesem Zweck gegen eine darüber angeordnete metallische Zwischen­ schicht (11) durch eine zusammenhängende zweite Isolierschicht (9) abgedeckt. Diese zweite Isolierschicht (9) weist an jedem Aufsatz (8 c) eine Öffnung (10) als Kontaktfenster zur Verbindung der Emitter-Metallisierung (8) mit einer Kontaktplatte (12) auf. An diesem definierten Strompfad entsteht beim Abschalten des Bauelements ein Spannungsabfall, der durch Material und Geometrie der Emitter-Metallisierung (8) bestimmt ist. Er beträgt beim Einsatz des Halbleiterbauelements bezogen auf den anteiligen Nenndurchlaßstrom in der kürzesten Entfernung zwischen Kontaktplatte (12) und der Symmetrieebene eines benachbarten Emitterzonenabschnittes wenigstens 10 mV. Der durch die elektrisch isolierte Anordnung der Emitter-Metallisierung (8) gebildete Querwiderstand zwischen einer Kontaktstelle für die Kontaktplatte (12) und der Symmetrielinie eines der benachbarten Emitterzonenab­ schnitte (4) setzt sich aus den Teilwiderständen R 1 und R 2 zusammen. Der Teilwiderstand R 2 entsteht beim Einsatz des Halbleiterbauelements in dem Abschnitt der Emitter-Metallisierung (8) zwischen dem Rand der zweiten Isolierschicht (9) auf dem Aufsatz (8 c) und dem Rand der ersten Isolierschicht (7) auf dem Emitterzonen­ abschnitt (4). Der Teilwiderstand R 1 ergibt sich aus dem weiteren Abschnitt der Emitter-Metallisierung (8) in dem daran anschließenden Strompfad bis zur Symmetrielinie dieses Emitterzonenabschnittes. Der Rand der Öffnung (10) in der zweiten Isolierschicht (9) weist eine konstante Entfernung zum Rand des zugeordneten Emitterzonenabschnittes (4) auf. Diese Entfernung ist im wesentlichen durch die Bemessung des jeweiligen Basiszonenbereichs und seiner Metallisierung (6) bestimmt. Der Querwiderstand R 1 + R 2 ist dann durch diese Entfernung sowie durch Geometrie und Material der Emitter-Metallisierung (8) in dem betreffenden Bereich festgelegt. Auf diese Weise sind überraschend einfach definierte Widerstände in den Strompfaden der Emitter­ zonenabschnitte gebildet, welche die gewünschte Verbesserung des Abschaltverhaltens des eingangs genannten Halbleiterbauelements ergeben. Die Größe sämtlicher Öffnungen (10) ist jedoch für die Strombelastbarkeit des Halbleiterbauelements bestimmend. Die annähernd durch die Emitterzonenabschnitte (4) vorgegebene aktive Fläche ist daher im wesentlichen durch angepaßte Ausdehnung der Öffnungen (10) gewährleistet.
Im weiteren ist auf die zweite Isolierschicht (9) die metallische Kontaktschicht (11) aufgebracht, die lediglich in den Öffnungen (10) mit der Emitter- Metallisierung (8) galvanisch verbunden ist. Die Schicht (11) besteht in vorteilhafter Weise aus einem Weichlot oder einem metallhaltigen Kleber mit hohem Anteil an einem Kontaktmetall und ist an der freien Oberseite im wesentlichen plan ausgebildet. Die stoffschlüssige Kontaktierung der Emitter-Metallisierung (8) mit der Kontaktplatte (12) ist durch ganzflächiges Verbinden der letzteren mit der Kontakt­ schicht (11) hergestellt.
Als Material der ersten Isolierschicht (7) eignen sich die anorganischen Verbindungen des Materials des Halbleiterkörpers wie SiO, SiO2, Si3N4 sowie Gläser auf Silikatbasis, z. B. Zinkborsilikatglas. Weiterhin eignet sich Aluminiumoxid Al2O3. Es sind jedoch auch organische Schichten aus einem Polyimid verwend­ bar. Die Dicke dieser ersten Isolierschicht (7) soll wenigstens 0,1 µm betragen und ist vorzugsweise 0,5 bis 30 µm.
Als Material für die Basiszonen-Metallisierung (6) kann Aluminium oder eine Schichtenfolge aus den Metallen Aluminium, Chrom, Nickel, Silber vorgesehen sein. Damit ist die Forderung erfüllt, daß dieser metallische Überzug der Basiszonenteile (2 a) eine hohe elektrische Leitfähigkeit besitzen muß, um die darin auftretenden lateralen Spannungsabfälle möglichst klein zu halten.
Als Material für die Emitter-Metallisierung (8) eignen sich Legierungen aus oder mit Nickel und Chrom. Es sind bevorzugt Chrom- Nickel-Legierungen mit einem Anteil von Nickel im Bereich von 35 bis 60 Gewichtsprozent vorgesehen. Günstige Ergebnisse wurden mit einer Chrom-Nickel-Legierung mit 40 Gewichtsprozent Nickel, Rest Chrom erzielt. Anstelle von Nickel kann das Material der Emitter- Metallisierung (8) auch Siliziumoxid enthalten.
Die Metallisierungen (6, 8) können z. B. durch Aufdampfen oder Sputtern erzeugt und in einem nachfolgenden Temperaturschritt noch mit dem darunterliegenden Material fest verbunden werden. Der Abstand zwischen Basiszonen-Metallisierung (6) und Emitter­ zonenabschnitt (4) ist wenigstens 5 µm und kann bis 50 µm betragen.
Typische Werte des Aufbaus des Halbleiterkörpers sind für die Breite der Emitterzonen­ abschnitte (4) 200 µm, den Abstand der Symmetrieebenen dieser Abschnitte 200 µm, die Dicke der Basiszonen- Metallisierung 8 µm, die Dicke der Isolierschichten (7, 9) je 5 µm und die Dicke der Emitter-Metallisierung (8) 6 µm. Die Basiszonen-Metallisierung besteht aus Aluminium, die Emitter-Metallisierung aus einer Nickel/ Chrom-Legierung mit z. B. 45 Gewichtsprozent Nickel. Die Isolierschichten (7,9) bestehen aus Siliziumnitrid Si3Ni4. Als Material für die Kontaktschicht (11) ist ein Bleilot vorgesehen. Die Dicke der Kontaktschicht (11) zwischen dem jeweiligen Aufsatz (8 c) und der Kontakt­ platte (12) beträgt 3 bis 5 µm.
Der abschaltbare Anodenstrom eines GTO-Thyristors mit dem vorgenannten typischen Aufbau ist um ca. 50% höher als derjenige bei bekannten Bauformen.
Zur Herstellung des beschriebenen Halbleiterbauelements wird in einer vorbehandelten großflächigen, vorzugsweise n-leitenden Halbleiterausgangsscheibe durch beidseitiges Dotieren eine pnp-Schichtenfolge (1, 2, 3) erzeugt. Anschließend wird mit Hilfe eines Maskierprozesses das Muster der Emitterzonenabschnitte (4) hergestellt. Danach werden die Basiszonenteile (2 a) mit Hilfe einer weiteren Maskierung mit einer Metallisierung (6) versehen. Im Anschluß daran wird die gesamte Oberfläche mit einer ersten Isolierschicht (7) z. B. aus Siliziumnitrid abgedeckt. In einem nachfolgenden selektiven Ätzschritt werden sämtliche Emitterzonenabschnitte soweit freigelegt, daß die verbleibende erste Isolierschicht (7) noch den Gate-Übergang zwischen einem Basiszonenteil (2 a) und dem benachbarten Emitterzonenabschnitt (4) überdeckt.
Auf die in dieser Weise erzielte, strukturierte Schutzabdeckung des Halbleiterkörpers mit z. B. streifenförmigen Fenstern über den Emitterzonen­ abschnitten (4) wird nunmehr die durchgehende, sämtliche Emitterzonenabschnitte verbindende, zweite Metallisierung, die Emitter-Metallisierung (8), aufgebracht, beispielsweise aufgedampft. Diese hat dann über den Emitterzonenabschnitten die Form einer stufenförmigen Vertiefung und jeweils über den Basiszonen-Metallisierungen (6) die Form eines tafelförmigen Aufsatzes mit der freien Auflagefläche (8 c).
In einem weiteren Verfahrensschritt wird die Emitter- Metallisierung (8) mit einer zweiten Isolierschicht (9) aus demselben Material wie die erste Isolierschicht (7) abgedeckt. Durch anschließendes, selektives Abtragen mit Hilfe eines Maskierschrittes wird in der zweiten Isolierschicht (9) im Bereich jeder freien Fläche (8 c) eine Öffnung (10) gebildet, in welcher die Metallisierung (8) an die Oberfläche tritt. Die aus der zweiten Isolierschicht (9) und aus der in den darin angebrachten Öffnungen (10) freiliegenden Emitter-Metallisierung (8) gebildete Oberfläche wird mit einem Lotmetall überzogen. Dabei werden auch die zwischen den Flächen (8 c) bestehenden, durch den stufenförmigen Aufbau der einzelnen Schichten erzeugten Vertiefungen ausgeglichen. Auf diesem Lotmetallüberzug wird die Kontaktplatte (12) durch Löten fest angeordnet. Zu diesem Zweck ist dieselbe weichlötfähig oberflächenbehandelt.

Claims (10)

1. Halbleiterbauelement mit einem Halbleiterkörper (I), der
  • - eine Folge von schichtförmigen Zonen (1, 2, 3, 4) mit wenigstens zwei zwischenliegenden pn-Übergängen und
  • - in wenigstens einer der beiden, eine Emitterzone bildenden, äußeren Zonen eine Struktur aufweist, bei welcher Abschnitte der Emitterzone (4) und zwischenliegende Teile (2 a) einer angrenzenden Basiszone (2) eine gemeinsame Oberfläche bilden,
  • - auf den Basiszonenteilen (2 a) mit einer ersten Metallisierung (6) versehen ist,
  • - auf jeder ersten Metalisierung (6) eine sich bis über den jeweiligen pn-Übergang zwischen Basis­ zonenteil (2 a) und einem benachbarten Emitter­ zonenabschnitt (4) erstreckende, erste Isolier­ schicht (7) aufweist und
  • - auf den Emitterzonenabschnitten (4) mit einer zweiten Metallisierung (8) versehen ist, die als durchgehende, die erste Isolierschicht (7) und die Emitterzonenabschnitte (4) bedeckende Elektrode ausgebildet ist, und über welcher eine durchgehende Kontaktplatte (12) angebracht ist,
dadurch gekennzeichnet, daß
  • - auf der durchgehenden zweiten Metallisierung (8) eine zweite Isolierschicht (9) aufgebracht ist, die sämtliche zu kontaktierenden Stellen der beiden Metallisierungen freiläßt und über jedem Basis­ zonenteil (2 a) eine Öffnung (10) aufweist,
  • - die zweite Metallisierung (8) aus solchem Material besteht und in ihrer Geometrie so bemessen ist, daß ihr Widerstand jeweils in der kürzesten Entfernung zwischen Kontaktplatte (12) und Symmetrieebene eines benachbarten Emitter­ zonenabschnitts (4) beim Einsatz, bezogen auf den anteiligen Nenndurchlaßstrom, einen Spannungsabfall von wenigstens 10 mV ergibt,
  • - auf der zweiten Isolierschicht (9) eine durch­ gehende Kontaktschicht (11) angeordnet ist, die jeweils durch die Öffnungen (10) mit der zweiten Metallisierung verbunden ist, und
  • - auf der durchgehenden Kontaktschicht (11) stoff­ schlüssig eine ebene Kontaktplatte (12) fest aufgebracht ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß als erste Isolierschicht (7) eine anorganische Verbindung des Halbleitermaterials vorgesehen ist.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß als anorganische Verbindung des Halbleitermaterials Siliziumoxid, Siliziumdioxid, Siliziumnitrid oder ein Glas auf Silikatbasis vorgesehen ist.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß als erste Isolierschicht (7) eine Schicht aus Aluminiumoxid vorgesehen ist.
5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß als erste Isolierschicht (7) eine organische Schicht aus einem Polyimid vorgesehen ist.
6. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierschicht (9) aus dem gleichen Material wie die erste Isolierschicht (7) besteht.
7. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß als Material der zweiten Metallisierung (8) eine Legierung aus oder mit Nickel und Chrom vorgesehen ist.
8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß als Material der zweiten Metalli­ sierung (8) eine Legierung aus Nickel und Chrom mit einem Anteil an Nickel von 35 bis 60 Gewichtsprozent vorgesehen ist.
9. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß als Material der zweiten Metallisierung (8) eine Legierung aus Siliziumoxid und Chrom vorgesehen ist.
DE19863616185 1986-05-14 1986-05-14 Halbleiterbauelement Granted DE3616185A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19863616185 DE3616185A1 (de) 1986-05-14 1986-05-14 Halbleiterbauelement
PCT/DE1987/000222 WO1987007081A1 (fr) 1986-05-14 1987-05-13 Composant a semiconducteurs
EP87902438A EP0275261A1 (de) 1986-05-14 1987-05-13 Halbleiterbauelement
JP62502901A JPH01501027A (ja) 1986-05-14 1987-05-13 半導体構成要素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863616185 DE3616185A1 (de) 1986-05-14 1986-05-14 Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE3616185A1 DE3616185A1 (de) 1987-11-19
DE3616185C2 true DE3616185C2 (de) 1988-10-20

Family

ID=6300786

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863616185 Granted DE3616185A1 (de) 1986-05-14 1986-05-14 Halbleiterbauelement

Country Status (4)

Country Link
EP (1) EP0275261A1 (de)
JP (1) JPH01501027A (de)
DE (1) DE3616185A1 (de)
WO (1) WO1987007081A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19612838A1 (de) * 1995-11-13 1997-05-15 Asea Brown Boveri Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0389862A3 (de) * 1989-03-29 1990-12-19 Siemens Aktiengesellschaft Abschaltbarer Thyristor
JP3307145B2 (ja) * 1995-03-27 2002-07-24 株式会社日立製作所 パワーチップキャリア及びこれを用いたパワー半導体装置
WO2000016394A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur a contact par pression

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079409A (en) * 1973-11-27 1978-03-14 Licentia Patent-Verwaltungs G.M.B.H. Thyristor with pressure contacting

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1910736C3 (de) * 1969-03-03 1978-05-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
JPS57181131A (en) * 1981-04-30 1982-11-08 Toshiba Corp Pressure-contact type semiconductor device
DE3301666A1 (de) * 1983-01-20 1984-07-26 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung
GB2168529B (en) * 1984-12-18 1988-02-03 Marconi Electronic Devices Electrical contacts for semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079409A (en) * 1973-11-27 1978-03-14 Licentia Patent-Verwaltungs G.M.B.H. Thyristor with pressure contacting

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z: Siemens Forschungs- und Entwicklungs-Bericht, Band 14, Nr. 2, 1985, S. 39-44 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19612838A1 (de) * 1995-11-13 1997-05-15 Asea Brown Boveri Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
EP0275261A1 (de) 1988-07-27
DE3616185A1 (de) 1987-11-19
JPH01501027A (ja) 1989-04-06
WO1987007081A1 (fr) 1987-11-19

Similar Documents

Publication Publication Date Title
DE4235175C2 (de) Halbleitervorrichtung
DE1965546C3 (de) Halbleiterbauelement
DE3141967C2 (de)
DE2101609C3 (de) Kontaktanordnung für ein Halbleiterbauelement
DE2226613C3 (de) Schutzvorrichtung für einen Isolierschicht-Feldeffekttransistor
DE2063579A1 (de) Halbleitereinnchtung
DE2629203A1 (de) Feldeffekttransistor
DE2050289A1 (de)
DE2847853A1 (de) Presspackung-halbleitervorrichtung
DE2109191A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE3637513C2 (de)
DE2004776C2 (de) Halbleiterbauelement
DE3616185C2 (de)
DE1564534B2 (de) Transistor
DE68919263T2 (de) Halbleiteranordnung mit Zuleitungen.
DE1034272B (de) Unipolartransistor-Anordnung
DE112016007133B4 (de) Halbleitervorrichtung
DE2125468A1 (de) Halbleitervorrichtung
DE3616233C2 (de)
DE102011086687A1 (de) Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
DE2608813A1 (de) Niedrigsperrende zenerdiode
DE3448379C2 (de) Gate-Abschaltthyristor
DE2357640B2 (de) Kontaktierung eines planaren Gunn-Effekt-Halbleiterbauelementes
DE2936816A1 (de) Buerstenkontakt fuer leistungshalbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee