DE3685706T2

DE3685706T2 - Digitaler signalprozessor.

Info

Publication number: DE3685706T2
Application number: DE8686306271T
Authority: DE
Inventors: Ronald Laugesen; Gururaj Singh; P Venkitakrishnan
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1985-08-30
Filing date: 1986-08-14
Publication date: 1993-01-21
Anticipated expiration: 2006-08-15
Also published as: JPH0652951B2; EP0216488A3; ATE77526T1; EP0216488B1; DE3685706D1; US4718057A; EP0216488A2; JPS6253589A

Description

Die Erfindung betrifft Telekommunikationsanlagen und insbesondere einen Allzweck-Digitalprozessor, der vielfältige Signalverarbeitungsfunktionen sowohl für die Empfänger- als auch die Senderseite eines Audioprozessorbereiches einer Digital-Teilnehmersteuereinheit ausführt.
Es wird Bezug genommen auf unsere anhängigen Europäischen Patentamneldungen gemäß EP-A-0210797 und EP-A- 0210798.
Für Telefonteilnehmerleitungen werden derzeit sowohl für die Sprach- als auch die Datenübermittlung volldigitalisierte Netze verwendet, um die für Digitalnetze typische optimale Signal-Integrität und Flexibilität zu erzielen. Weitere Vorteile für den Teilnehmer bestehen in der effizienteren Nutzung existierender und neuer Dienstleistungen, etwa Telefonwesen, packet- und schaltungsvermittelte Daten, Telemetrie, elektronische Post, Alarmgebung, Telex, Faksimile und Banktransaktionen über das gleiche Medium, wodurch der Ausrüstungs- und Platzbedarf beträchtlich verringert wird. Zudem ergeben sich für die Telefongesellschaft Vorteile aufgrund der zusätzlichen Einnahmen aus der Bereitstellung dieser neuen Dienstleistungen und aufgrund der vereinfachten Verwaltung bei allen auf einem einzigen (digitalen) Netz arbeitenden Dienstleistungen.
Zur Schaffung eines Interface für derartige volldigitalisierte Sprach-/Daten-Netze auf Teilnehmerseite werden herkömmlicherweise diskrete und/oder teure Kunden-Schaltungen verwendet, der die für die veränderten Kundenbedürfnisse nötige Flexibilität fehlt. Zudem begünstigen derartige Schaltungen ein vermehrtes Auftreten von inkompatiblen Implementationen, die hinsichtlich der physikalischen, elektrischen und der Leitungsprotokollcharakteristiken variieren. Ferner benötigen die herkömmlichen Interfaces viel Platz, haben einen hohen Stromverbrauch, so daß sie beträchtliche Wärme erzeugen und somit eine Kühlvorrichtung benötigen, und es fehlt ihnen die Zuverlässigkeit monolithischer IC-Einrichtungen.
Insbesondere sind die Audiosignalverarbeitungsschaltungen herkömmlicher Interfaces komplex und erfordern typischerweise zwei separate Digitalsignalprozessoren, einen für den Senderbereich, und den anderen für den Empfängerbereich. Eine typische Vorrichtung dieser Art ist offenbart in der Patentannieldung WO-A-8000 753 mit dem Titel "Interpolative Analog-to-Digital Converter for Subscriber Line Audio Processing Circuit Apparatus", eingereicht am 18. Juni 1980 im Namen von R.J. Apfel, A.G. Eriksson und L.T.E. Svensson, bei der in den Signalverarbeitungs- und Steuerbereichen ein beträchtlicher Aufwand an kundenspezifischer Logikschaltung erforderlich ist.
Eine weitere typische herkömmliche Vorrichtung ist eine hybride Digital-/Analog-Vorrichtung, wie sie etwa in US-A-4 061 886 offenbart ist. Ein Digital-Analog(D/A)- Kettenleiternetz setzt digital kodierte Signale in Analog-Sinuswellen um, und ein Analog-Operationsverstärker wird benutzt, um die Sinuswellenformen zur Erzeugung eines Dualtonausgangssignals zu kombinieren. Die Verwendung kompliziert die offenbarte Vorrichtung unnötig und führt zu unerwünschten Mängeln in den erzeugten Signalen. Zudem sind die erzeugten Wellenformen nur aus einer begrenzten Anzahl festverdrahteter Frequenzen und Amplituden wählbar und können nicht ohne weitgehende Modifizierung der Schaltung verändert werden.
Noch schwerwiegender ist die Tatsache, daß die hybride Vorrichtung eine zur Tonerzeugung konzipierte Schaltung erfordert, was für einen Dlgital-Mikroprozessor eine relativ einfache Operation ist. Digital-Mikroprozessoren sind normalerweise bereits in Telekommunkationsanlagen vorhanden und könnten ohne die Notwendigkeit komplexer spezialierter Schaltungen zur Tonerzeugung verwendet werden unter der Voraussetzung, daß ein volldigitalisierte Technik verfügbar wäre, mit der Dualtonmehrfachfrequenzen mit der erforderlichen Genauigkeit erzeugt werden können.
Ein Digitalsignalprozessor mit zwei Bussen, welche mit einer ALU und externen Einrichtungen verbunden sind, ist beschrieben in ELECTRONICS INTERNATIONAL, Vol. 53, Nr. 26, Nr. 26, 4. Dezember 1980, Seite 79-80, New York, USA; R.P. CAPECE, "digital N-mos chip handles analog signals at record 200 kHz".
Ein Mikroprozessor mit zwei parallelen Bussen ist beschrieben in ELECTRONICS, Vol. 53, Nr. 22, Oktober 1980, Seite 75-76, New York, USA; C. COHEN: "The power is with a new 16-bit SOS microprocessor". Der Prozessor hat einen Eingang/Ausgang mit der doppelten Breite der beiden internen parallelen Busse, der sowohl in Zeitals auch in Raummultiplexmodus verwendet werden kann.
In COMPUTER DESIGN, Vol. 24., Nr. 6, Juni 1985, Seite 53-54, Littleton, Massachusetts, USA; "System technology/integrated circuits: TI debuts bipolar 8-bit slice family" ist ein leistungsarmer, ein 8-Bit-Trenner aufweisender Prozessor mit parallelen Datenbussen beschrieben, die mit der ALU und der zugehörigen Schaltung verbunden sind. Die Arbeitsgeschwindigkeit der Einrichtung wird erhöht, indem eine STL-Logik statt einer ECL-Logik verwendet wird.
Im folgenden wird ein volldigitalisierter Signalprozessor (DSP) offenbart, der unter anderen Funktionen Pulscodemodulations (PCM)-Kodier- und Dekodier(CODEC)- Filteroperationen sowohl für Empfangssignale als auch für Sendesignale ausführt. Die DSP ist besonders geeignet zur Verwendung in dem Hauptaudioprozessor (MAP) einer Steuereinheit eines Anschlußgerätes eines für integrierte Dienstleistungen vorgesehenen Digitalnetzes (ISDN), wobei das Anschlußgerät an einen externen Mikroprozessor angeschlossen werden kann. Der Benutzer kann über den Mikroprozessor auf verschiedene programmierbare Register zugreifen, um die bei der durch die DSP der Erfindung erfolgenden Ausführung des Programms verwendeten Parameter zu bestimmen.
Die DSP enthält zwei 19-Bit-Datenbusse zur Kommunikation zwischen ihren verschiedenen Elementen, unter denen sich ein Direktzugriffsspeicher (RAM), eine arithmetische Logikeinheit (ALU) und ein Interface zu einem empfängerseitigen Analog-/ Digital (A/D)-Wandler und einem senderseitigen Digital-/Analog (D/A)-Wandler befinden. Ein programmierbares Logikfeld (PLA) führt eine Mikrokodierung aus, die die Verarbeitung von Signalen durch den ALU-Bereich steuert. Unter Steuerung durch die PLA kann eine Vielfalt anderer Operationen durchgeführt werden, etwa die Erzeugung von Doppeltonmehrfachfrequnez(DTMF)-Signalen, die üblicherweise in der Telekommunkation verwendet werden.
Die Architektur des DSP schafft eine Anzahl von dem Benutzer zugänglichen Registern zur Speicherung von Parametern und Koeffizienten, die bei der Erzeugung von DTMF-Signalen, bei der CODEC-Filterung und bei der Komprimierung und Expansion von Signalen verwendet werden.
Ein einziger Allzweck-DSP der Erfindung dient zum Verarbeiten von Signalen sowohl auf der Empfänger- als auch auf der Senderseite und erfordert, da er volldigitalisiert ist, nur wenig Hilfschaltungen für bestimmte Funktionen. Der Aufbau der Allzweck-DSP folgt einer strukturierten Methodik, bei der für Spezialfälle vorgesehene Schaltungslösungen und kritische Zeitgebungswege vermieden werden.
Ein Beispiel der Anwendung der DSP bei der Erzeugung von DTMF-, Klingelton- und Nachrichtentonsignalen zeigt die Vorteile des DSP der Erfindung gegenüber dem Stand der Technik.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Funktionsblockschaltbild einer Digital- Teilnehmersteuereinheit (DSC), in deren Haupt- Audioprozessor (MAP)-Bereich ein Digital-Signalprozessor (DSP) der Erfindung verwendet wird;
Fig. 2 zeigt die logische Struktur des Datenbusses in der DSC;
Fig. 3 zeigt den physikalischen Aufbau des Datenbusses der DSC;
Fig. 4A ist ein Blockschaltbild des Mikroprozessorinterfacebereiches der DSC;
Fig. 4B zeigt die Bedeutungen, die den Inhalten des Befehlsregisters in dem Mikroprozessorinterface zugeordnet ist;
Fig. 5A zeigt den Signalfluß durch den Senderbereich des MAP;
Fig. 5B zeigt die Zeitgebungssignale, die bei dem DSP der Erfindung zur Ausführung der mikrokodierten Filter- und Tonerzeugungsroutinen verwendet werden;
Fig. 5C zeigt den Signalfluß durch den Empfängerbereich des MAP;
Fig. 6 zeigt die Architektur des DSP der Erfindung;
Fig. 7 ist ein Blockschaltbild des DSP der Erfindung; und
Fig. 8 zeigt das Format der mikrokodierten Instruktionen zur Steuerung des DSP.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

A. Architektur der DSC

Fig. 1 zeigt den Haupt-Audioprozessor(MAP) 160 der Erfindung bei einer exemplarischen Anwendung in einer Digital-Teilnehmersteuereinheit (DSC) 34, die aus sieben Funktionsblöcken besteht. Die DSC schafft einen digitalen Teilnehmergriff auf ein Telefonnetz. Die DSC is kompatibel mit den Empfehlungen der I-Reihe von CCITT am Unterpunkt "S". Somit kann der Benutzer der DSC der Erfindung diesen mit Anschlußgeräten (TE) verwenden, welche internationalen Normen entsprechen.
Das oben genannte Dokument EP-A-0210797 enthält eine detaillierte Beschreibung der DSC 34 von Fig. 1 ohne den programmierbaren Multiplexer und den Haupt-Audioprozessor, die in der Figur als MUX 170 und MAP 160 gezeigt sind. Eine detaillierte Beschreibung des MUX 170 und von in dem MUX 170 enthaltenen zugehörigen Elementen ist in dem oben genannten Dokument EP-A-0210798 enthalten. Diese beiden zugehörigen mitanhängigen Schriften sind hiermit durch Verweis eingeschlossen.
Wie im Zusammenhang mit Fig. 1 zu erläutern ist, schafft die DSC 34 einen mit 192 Kilo-Bit pro Sekunde (kbs) arbeitenden Vollduplex-Digitalweg für Bitströme, die über einen (nicht gezeigten) Isoliertransformator an einem Vierdraht-"S"-Interface an Anschlüssen LIN1 und LIN2 empfangen und an dem Vierdraht-Interface von Anschlüssen LOUT1 und LOUT2 ausgehend übermittelt werden. Die DSC trennt den eingegangenen Bitstrom in B1- und B2-Kanäle (jeweils 64 kbs) und einen D-Kanal (16 kbs). Die B-Kanäle werden bei Benutzersteuerung über den Multiplexer 170 zu verschiedenen der in Fig. 1 gezeigten Funktionsblöcke geleitet. Der D-Kanal wird auf der Ebene 2 in der DSC 34 teilweise verarbeitet und über ein Mikroprozessorinterface (MPI) 100 einem programmierbaren Mikroprozessor (MPC, nicht gezeigt) zugeführt. Die DSC 34 der Erfindung erfüllt beide der Haupt-CCITT-Anforderungen, d.h. "Punkt-zu-Punkt"- und "Punkt-zu-Mehrfachpunkt" (passiver Bus)-Teilnehmerkonfigurationen, so daß er sowohl für PBX- als auch öffentliche Anwendungen geeignet ist.
Wie Fig. 1 zeigt, enthält die DSC 34 eine mit den Anschlüssen LIN1 und LIN2 verbundene Leitungsinterfaceeinheit (LIU) 110, die einen Empfängerbereich 120 und einen Senderbereich 130 aufweist. Der Empfängerbereich 120 besteht aus einem Empfängerfilter, einer digitalen Phasenaufschaltungsschleife (DPLL) zur Taktrückgewinnung, zwei Trennern zum Erkennen von High-Marken und Low-Marken der eingehenden Bitstromrahmen und eine Rahmenrückgewinnungsschaltung zur Rahmensynchronisation.
Der Empfänger 120 setzt den eingehenden pseudoternären kodierten Bitstrom in einen binären Bitstrom um, bevor er ihn über einen Bus 140 den anderen Blöcken der in Fig. 1 gezeigten DSC 34 zuführt. Der Empfänger 110 führt ferner ein D-Kanal-Zugriffsprotokoll zur Behebung möglicher Konkurrenzproblem durch, wenn die DSC 34 in der "Einzelpunkt-zu-Mehrpunkt"-Konfiguration arbeitet.
Der Senderbereich 130 besteht aus einem Binär-zu-Pseudobinär-Kodierer und einem Leitungstreiber, der die auf dem Bus 140 befindlichen Signale empfängt und daraus and den LOUT1- und LOUT2-Anschlüssen der DSC 34 einen Ausgangsbitstrom erzeugt. Dieser Ausgangsbitstrom entspricht den Bestimmumngen der CCITT-Empfehlungen für das "S"-Interface.
Die LIU 110 entspricht den Bestimmumngen der CCITT- Empfehlungen für die auf der Ebene I erfolgende Aktivierung und Deaktivierung an dem "S"-Interface. Dies erfolgt durch Senden und Dekodieren der Standard- CCITT-"Info"-Signale. Die LIU 110 reagiert ferner auf ein Signal an einem Hook-Schalter(HSW)-Anschluß der DSC 34. Der HSW-Anschluß empfängt ein Signal, das den abgenommenen oder eingehängten Zustand eines mit der DSC verbundenen Handgerätes anzeigt.
Die DSC 34 enthält ferner eine mit dem Bus 140 verbundenen Datenübertragungsstreckensteuereinheit (DLC) 150, die die über die LIU 110 empfangenen 16 kbs-D-Kanal- Signale teilweise verarbeitet. Die teilweise Verarbeitung der Schicht 2 des Protokolls umfaßt Flaggenerkennung und -erzeugung, Null-Löschung und -Einfügung, Rahmenprüfablaufverarbeitungsvorgänge zur Fehlererkennung, und einige Adressierfunktionen. Der externe Mikroprozessor initialisiert die DLC 150 und führt eine Protokollverarbeitung auf höherer Ebene aus. Wenn sich die DSC 34 im Empfangsmodus befindet, werden die D- Kanal-Daten von der LIU 110 über den Bus 140 an die DLC 150 und anschließend zu dem Mikroprozessorinterface (MPI) 100 geleitet, um von einem Satz von acht Datenanschlüssen (D0,D1,D2,D3,D4,D5,D6 und D7) der DSC 34 an den externen Mikroprozessor übermittelt zu werden. Wenn sich die DSC in dem Sendemodus befindet, werden die D-Kanal-Daten von dem MPI 100 über die DLC 150 an die LIU 110 übermittelt, um über das "S"-Interface auf dem D-Kanal übertragen zu werden.
Ein in der DSC 34 enthaltener Haupt-Audioprozessor(MAP) 160 führt eine Digital-/Analog(D/A)-Wandlung in einem D/A-Bereich 162 und eine Analog-/Digital(A/D)-Wandlung in einem A/D-Bereich 164 sowie eine Digitalverarbeitung der in der DSC 34 vorhandenen Signale in einem Digitalsignalverarbeitungs (DSP)-Bereich 166 durch. Analoge Audiosignale können dem MAP-Bereich der DSC 34 an zwei generellen Analog-Eingängen (AINA,AINB, AGND) zugeführt werden, und Analog-Sprechsignale werden von dem MAP- Bereich an Kopfhöreranschlüssen (EAR[1] und EAR[2]) und an Lautsprecheranschlüssen (LS1 und LS2) erzeugt.
Der MAP 160 der Erfindung hat drei benutzerprogrammierbare Elemente, die für den Benutzer an den MAP-Anschlüssen zugänglich sind. Das erste ist ein Mehrtongeneratorbereich gemäß der Erfindung; das zweite ist ein Paar von Dämpfungsverzerrungskorrekturfiltern, und das dritte ist ein Paar von Verstärkungsfaktoreinstellfiltern. Der MAP 160 sendet und empfängt auf dem Bus 140 Digitalsignale, die digitale Darstellungen von Audiosignalen enthalten, die an dem AINA- oder dem AINB-Anschluß empfangen werden oder die an den EAR1- und EAR2-Anschlüssen bzw. den LS1- und LS2-Anschlüssen erzeugt werden.
Ein Multiplexer(MUX)-Bereich 170 der DSC 34 ist über den externen Mikroprozessor extern programmierbar und steuert in Reaktion darauf die gemultiplexten Bitströme auf den B1- und B2-Kanälen, die von der DSC 34 an einem seriellen B-Eingangsanschluß (SBIN) der DSC 34 bzw. einem seriellen B-Ausgangsanschluß (SBOUT) der DSC 34 empfangen und an externe Peripherieeinrichtungen übermittelt werden. Der MUX 170 kann derart programmiert werden, daß über den Bus 140 eine Vielzahl verschiedener Signalwege mit Quellen und Bestimmungsorten hergestellt werden, worunter sind die SBIN-Anschlüsse, der SBOUT-Anschluß, das MPI 100, die LIU 110 und der MAP 160 befinden. Der MUX 170 von Fig. 1 führt die 64 kbs-B1- und B2-Kanäle wahlweise zu dem MPI 100, der LIU 110 und dem MAP 160, wobei die internen Logikkanäle darauf bezeichnet sind als Ba (für die MAP), Bb und Bc (für das MPI), Bd, Be und Bf (für den seriellen B- Port), und B1 und B2 (für die LIU). Die D-Kanal-Daten werden der DLC 150 direkt von dar LIU 110 zugeführt.

B. Aufbau des DSC-programmierbaren internen Busses

Der Mux 170 enthält vier Multiplexersteuerregister (NCR1, MCR2, MCR3 und MCR4), die über das MPI derart programmiert werden können, daß der Datenfluß über die vom Teilnehmer gewählten bidirektionalen Datenwege leiten, welche in Fig. 1 funktionell als Bus 140 gezeigt sind.

B.1 Aufbau des Logikbus

Der Mux 170 kann die bidirektionalen Wege zwischen den in Fig. 2 gezeigten acht zum MUX gehörenden Logikteilen B1, B2,Ba,Bb, Bc,Bd,Be und Bf, wie es der Steuerung durch die Inhalte von MCRl, MCR2 und MCR3 entspricht. Diese MCRs sind extern derart programmiert, daß sie jegliche zwei der acht logischen B-Kanal-Ports durch Einschreiben eines geeigneten Kanal codes in das entsprechende MCR miteinander verbinden. Jedes der Register MCR1, MCR2 und MCR3 empfängt ein Paar von Vier- Bit-Kanalcodes, die entsprechend der nachstehenden Tabelle I die gegenseitigen Verbindungen der Logikkanäle bestimmen.
Beispielsweise würde die Zuordnung der Kanalcodes 0001 und 0100 zu MCR1 eine bidirektionale Kanalverbindung zwischen B1 und Bb herstellen. Eine Rückschleifenverbindung kann hergestellt werden durch Zuordnung des gleichen Paares von Kanalcodes zu einem bestimmten MCR. TABELLE I MCR1-, MCR2- und MCR3-Kanal-Codes Code Kanal keine Verbindung Serieller B-Port, Kanal
Eine detaillierte Beschreibung der MUX 170 und der Multiplexersteuerregister sowie zugehöriger Elemente in der MUX 170 ist in dem Dokument US-A-4736362 enthalten.

B.2 Physikalischer Aufbau des internen Bus

Der Aufbau des der DSC 34 zugehörigen Bus, der in Fig. 1 funktional als Bus 140 gezeigt ist, ist in Fig. 3 veranschaulicht. Die Figur zeigt die dem B-Kanal zugehörigen bidirektionalen Datenwege B1 und B2, Ba, Bb und Bc, Bd, Be und Bf, die oben in Abschnitt B.1 erwähnt wurden und die in Fig. 3 mit 200, 202, 204 bzw. 206 bezeichnet sind. Ferner sind in Fig. 3 drei Steuerbusse 208, 210 und 212 gezeigt, die Ports DA[7-0], DB[7-0] bzw. MP1STRT[6-0] des MPI 100 mit den Ports DA[7-0], DB[7-0] und MP1STRT[6-0] der LIU 110, der DLC 150, dem Empfangs-/Sende-Filter 166 des MAP 160, und dem MUX 170 verbinden.
Der Inhalt der Register MCR1, MCR2 und MCR3 bestimmen die spezielle Verbindung, die wie oben in Abschnitt B.1 beschrieben und entsprechend der Tabelle I für die Datenbusse vorgesehen sind. Die Weise, in der der Benutzer die Register MCR1, MCR2 und MCR3 programmiert, sowie die anderen für den Benutzer zugänglichen Register in der DSC 34 werden nachfolgend in Abschnitt C beschrieben.
Wie Fig. 3 zeigt, ist ein Anlog-/Digital(A/D)-Bereich 162 des MAP 160 mit dem DSP-Bereich 166 des MAP 160 durch einen Bus 216 verbunden. Ein bidirektionaler D-Kanal-Datenweg 218 verbindet die LIU 110 und die DLC 150 miteinander, und ein bidirektionaler D-Kanal- Datenweg 220 verbindet die DLC 150 und das MPI 100 miteinander.

C. Das Mikroprozessorinterface

Die DSC 34 enthält eine Anzahl programmierbarer Register und Filter, auf die über das Mikroprozessorinterface (MPI) 100 zugegriffen werden kann. Fig. 4A zeigt den inneren Aufbau des MPI 100, das einen Eingangs-/Ausgangs(I/O)-Puffer 300 und ein Befehlsregister (CR) 302, ein Unterbrechungsregister (IR) 304, ein D-Kanal- Statusregister (DER) 306 und ein D-Kanal-Fehlerregister (DER) 308 enthält. Die Elemente CR 302, IR 304, DSR 306 und DER 308 sind für den Benutzer zugänglich über die D[0-7]-Anschlüsse der DSC 34 und den I/0-Puffer 300.
Eine detaillierte Beschreibung der zugehörigen Register in dem MPI 100 kann einem der oben angeführten Dokumente entnommen werden.
Das CR 302 besteht aus einem 8-Bit-Register, wie in Fig. 4B gezeigt ist. Das CR 302 ist unterteilt in ein Drei-Bit (Y2,Y1, Y0)-Feld, welches das Bestimmungsortcodefeld (DCF) enthält, und ein Fünf-Bit(Z4,Z3,Z2,Z1, Z0)-Feld, welches das Betriebscodefeld (OCF) enthält. Die "Y"-Bits des DCF bestimmen gemäß der unten angeführten Tabelle II, auf welchen Bereich der DSC 34 der Benutzer über das MPI 100 zugreifen soll. Die "Z"-Bits des OCF definieren gemäß der unten angeführten Tabelle III, auf welche oder welches Daten-Register in dem Bereich der DSC 34, der durch das DCF der Acht-Bit- Inhalte des Befehlsregisters bestimmt ist, zugegriffen wird.
Die Tabelle III nimmt Bezug auf eine Anzahl von Registern, die sich nicht in dem MPI 100-Bereich der DSC 34 befinden. Die Sende(X)-, die Empfangs(R)-, die Sendeverstärkungs (GX)-, die Empfangsverstärkungs(GER)- und die Seitentonverstärkungs-Einheit sind programmierbare Filter mit benutzerprogrammierbaren Verstärkungsfaktoren in dem Empfangs-/Sende-Filterbereich 166 des MAP 160. Die Frequenztongeneratorregister (FTGR) 1 und 2, Die Amplitudentongeneratorregister (ATGR) 1 und 2 sind mit theuserprogrammierbaren Tongeneratoren in dem Empfangs-/Sende-Filterbereich des MAP verbunden. MAP- Modusregister (MMR) 1 und 2 sind benutzerprogrammierbare Register in dem Empfangs-/Sende-Filterbereich, die den Benutzerzugriff auf die Tongeneratoren und andere vom Benutzer wählbare MAP-Funktionen schaffen. Sämtliche dieser Elemente sowie die direkt nachstehend beschriebenen Elemente werden im folgenden im Zusammenhang mit dem Bereich des DCS 34 erläutert, in dem sie enthalten sind. TABELLE II Bestimmungsortcodefeld des Befehlsregisters DSC-Bereich TABELLE III Betriebscodefeld des Befehlsregisters DSC-Bereich Zugriff auf Filter- und/oder Daten- Register Übertragene Bytes Lesen/Schreiben INIT-Reg. Lesen LSR Lesen/Schreiben LPR Lesen/Schreiben LMR1 Lesen/Schreiben LPR, LMR1-2 Lesen/Schreiben MCRI 1 Lesen/Schreiben MCR1-4 Lesen/Schreiben X-Filterkoef. Lesen/Schreiben R-Filterkoef. Lesen/Schreiben GX-Filterkoef. Lesen/Schreiben GR-Filterkoef. Lesen/Schreiben GER-Filterkoef. Lesen/Schr. Seitentonverstärk.fakt. Lesen/Schreiben TGR 1 und 2 Lesen/Schreiben ATGR 1 und 2 Lesen/Schreiben MMR 1 Lesen/Schreiben sämtlicher MAP- Filterkoeffizienten/Register Lesen/Schreiben drei 1. Empfangs-Byte-Register Lesen/Schreiben Senderadressregister Lesen/Schreiben drei D-Kanal- Aufzeichnungs-Byte-Zähl-Register Lesen/Schreiben D-Kanal Trans Byte-Zähl-Register 2 Lesen/Schreiben DMR1 Lesen/Schreiben sämtliche DLC außer RNG-Register Lesen Empfangs-Byte-Zähl-Register Lesen/Schreiben 1sb von RNG Lesen/Schreiben msb von RNG

D. Haupt-Audioprozessor

Die DSC 34 enthält den MAP 160 der Erfindung, der aus einem Sendebereich, welcher die empfangenen Analog- Audiosignale in Digitalsignale umsetzt, und einem Empfangsbereich besteht, welcher die empfangenen Digitalsignale in Analog-Audiosignale umsetzt. Der MAP 160 enthält eine Anzahl für den Benutzer zugänglicher Register zur MPC-Steuerung der in dem MAP 160 durchgeführten Signalverarbeitung.

D.1 Der MAP-Sendebereich

Die Verarbeitung von Daten durch den MAP-Sendebereich ist in dem Signalflußdiagramm von Fig. 5A gezeigt. Die mit 512 Kilozyklen pro Sekunde (KHz) erfolgenden Digitalsignale, die von dem A/D-Wandler 164 empfangen werden, werden einem Dezimator (D1) 600 zugeführt, der die Abtastfrequenz auf 128 KHz reduziert. Die daraus resultierenden 128 KHz-Digitalsignale werden einem zweiten Dezimator (D2) 602 zugeführt, der die Abtastfrequenz auf 64 KHz reduziert. Ein dritter Dezimator (D3) 603 empfängt die von dem Dezimator 602 erzeugten 64 KHz- Signale und erzeugt daraus ein 32 KHz-Signal. Ein benutzerprogrammierbarer Dualton-Mehrfachfrequenz (DTMF)-Generator, der wie unten beschrieben durch ein MAP-Modus-Register aktiviert werden kann, ist einer von drei in dem MAP 160 enthaltenen Tongeneratoren. Der DTMF-Generator 604 kann zum Erzeugen eines aus einem oder zwei Tönen bestehenden Signals verwendet werden, bei dem die Frequenz, die Amplitude und die Kadenz des Tons durch den MPC programmierbar sind. Der Ton oder die Töne können an einem Zweiwegeschalter 606 in das am Ausgang des Dezimators 603 erzeugte 32 KHz-Signal geleitet werden. Ein Pol des Schalters 606 ist mit dem Ausgang des dritten Dezimators 603 verbunden. Der zweite Pol des Schalters 606 ist mit dem DTMF-Generator 604 verbunden. Der Arm des Schalters 606 ist mit dem vierten Dezimator 610 verbunden. Die von dem Dezimator 603 erzeugten Signale einschließlich des Signals von dem Dezimator 604 werden einem vierten Dezimator (D4) 610 zugeführt, der die Abtastfrequenz auf 16 KHz reduziert. Ein Sende-Niederpaßfilter (LPX) 612 und -Hochpaßfilter (HP1,HP2) 614, die das von dem vierten Dezimator 610 erzeugte 16 KHz-Signal seriell bearbeiten, erzeugen ein 8 KHz-Signal, das einem benutzerprogrammierbaren Sende-Dämpfungsverzerrungskorrektur-FIR- Filter (X) 616 mit acht Abgriffen zugeführt wird.
Das Sende-Korrekturfilter 616 kann so programmiert werden, daß die Frequenzcharakteristik in dem MAP-Sendebereich derart modifiziert werden, daß sie die Charakteristik des Mikrophons oder anderer mit den AINA-, AINB- und AGND-Anschlüssen der DSC 34 verbundener Wandler kompensieren. Das Filter 616 kann auch so programmiert sein, daß es Vor- und/oder Nachbetonung hinzufügt, um andere vom Benutzer gewünschte Eigenschaften abzugleichen.
Die von dem Sende-Korrekturfilter 616 erzeuten korrigierten Signale werden einem benutzerprogrammierbaren Sende-Verstärkungsfaktoreinstelfilter (GX) 618 und von diesem einem Verdichter (OUT) 620 zugeführt. Der Verdichter 620 benutzt einen digtalen Verdichtungsalgorithmus, der entweder eine Mu-Gesetz- oder eine A- Gesetz-Konversion für die linearen Digitaldaten ausführt. Das daraus resultierende verdichtete Signal wird dem MUX 170 über Signalleitungen 202 zugeführt (Fig. 3). Die übermittelten Signale sind am Ausgang des Sende-Korrekturfilters 616 verfügbar zur Einführung in den MAP-Empfangsbereich, wie im folgenden beschrieben wird.
Eine MAP-Steuerung 622 schafft den Zugriff auf Elemente des MAP 160 über den intenen Bus 624 durch das MIP 100 und gibt Zeitgebungs- und Signalverarbeitungssignale an die Elemente der MAP 160 aus. Die von der MAP-Steuerung 622 erzeugten Filterzeitgebungssignale sind in Fig. 5B gezeigt. Insgesamt 512 Taktzyklen werden von dem DSP 166 zum Ausführen der verschiedenen sender- und empfängerseitigen Funktionen benutzt, die in Fign. 5A und 5C gezeigt sind. Jeder Funktion wird die bestimmte in Fig. 5B gezeigte Sequenz Zyklen zugeordnet, die durch das in den Fign. 5A und 5C verwendeten Akronym der Funktion gezeigt ist.

D.2 Der MAP-Empfängerbereich

Fig. 5C zeigt den Signalfluß in dem Empfängerbereich des MAP 160. Die Signale von dem MUX 170 werden von einem Erweiterungsglied 630 empfangen, das eine Mu- Gesetz- oder eine A-Gesetz-zu-Linear-Konversion ausführt. Die resultierenden linearen Digitalsignale werden zu einem Empfangsverstärkungsfaktoreinstellfilter (GR) 632 und von diesem zu einem Summierer 634 geleitet.
Ein programmierbarer Seitentongenerator (ST) 636, der mit dem Ausgang des Sendekorrekturfilters 616 verbunden ist, erlaubt das Einführen der übermittelten Signale in den MAP-Empfangsbereich an dem Summierer 634, mit dem der Seitentongenerator verbunden ist. Ferner ist ein Tonmeldungserzeuger (TM) 638 mit dem Summierer 634 verbunden.
Das Ausgangssignal des Summierers 634 wird einem zweiten programmierbaren Empfangsverstärkungsfaktoreinstellfilter (GER) 640 zugeführt, dessen Ausgang mit einem Pol eines softwaresteuerbaren Schalters 642 verbunden ist. Der zweite Pol des Schalters 642 ist mit dem Ausgang eines Tonklingelgenerators (TR) 644 verbunden. Die von dem Seitentongenerator 636 erzeugten Signale können verwendet werden, um einen Teil des übermittelten Signals an den Empfängerkanal zu übertragen. Die von dem Tonmeldungsgenerator 638 und den Tonklingelgenerator 644 erzeugten Signale können als Klingeltöne, Besetzt-Signale, Rückruf-Töne oder andere Anrufablauftöne verwednet werden. Der Arm des Schalters 642 ist mit einem benutzerprogrammierbaren Empfangs- Dämpfungsverzerrungskorrektur-FIR-Filter (R) 646 mit acht Abgriffen verbunden.
Das resultierende korrigierte 8 KHz-Signal wird einem Empfänger-Tiefpaßfilter (LPR) 648 und von dort einer Reihe von vier Interpolationsfiltern (I1), (I2), (I3) und (I4), 650, 652, 654 und 656 zugeführt, um die Abtastfrequnz auf 256 KHz zu erhöhen. Das Ausgangssignal von dem letzten Interpolationsfilter 656 wird dem D/A-Wandler 162 (Fig. 1) des MAP 160 zugeführt. Die in Fig. 5B gezeigten Filterzeitgebungssignale steuern die Ausführung der verschiedenen in Fig. 5C gezeigten empfängerseitigen Funktionen wie oben in Verbindung mit den senderseitigen Funktionen beschrieben.
Die drei programmierbaren MAP-Tongeneratoren 604, 638 und 644 können mit zwei Frequenzwerten und zwei Amplitudenwerten programmiert werden, die in zwei Acht-Bit- Bytes eines Frequenztongeneratorregisters (FTGR) und zwei Acht-Bit-Bytes eines Amplitudentongeneratorregisters (ATGR) gespeichert werden. Ein zweites MAP- Modusregister (MMR2) ist ein Acht-Bit-Register, dessen Inhalte bestimmte der Tongeneratoren aktivieren, wie im folgenden beschrieben wird. Die Inhalte des FTGR entsprechen einer Frequenz zwischen 300 und 3000 Hz, die Inhalte des ATGR entsprechen einer Amplitude zwischen 0 und -18 db in 2 db-Schritten.

D.3 MAP-Register

Die Sende- und Empfangsbereiche des MAP 160 enthalten die acht Sätze der in der nachstehenden Tabelle IV aufgelisteten benutzerprogrammierbaren Register. Diese Register werden aktiviert und deaktiviert entsprechend den Inhalten der beiden MAP-Modusregister (MMR1 und MMR2), wie unten in Tabelle V beschrieben. Die in den ersten sechs Reihen von Tabelle IV angeführten Koeffizienten des benutzerprogrammierbaren Filters werden in dem MAP-Koeffizienten-Direktzugriffsspeicher (RAM) gespeichert, wenn die Daten von dem MPC her über den MPI 100 empfangen werden. Alternativ werden Default-Vorgabewerte in einem programmierbaren MAP-Logikfeld (PLA) gespeichert. TABELLE IV Programmierbare MAP-Register Registername Gespeicherte Bytes Vorgabewerte Koeffizienten des Sendekorrekturfilters (616) Koeffizienten des Empfangskorrekturfilters (646) Koeffizienten des Sendeverstärkungsfaktoreinst.filters (618) Koeffizienten des Empfangsverstärkungsfaktoreinst.filters (632) Koeffizienten des Empfangsverstärkungsfaktoreinst.filters (640) Seitentonverstärkungsfaktor (636) Frequenztongenerator Amplitudentongenerator TABELLE V MAP-Modus-Register MMR1 und MMR2 Falls Inhalt ist: Bit-Position(en) Logik-EINS Logik-NULL (Vorgabe) A-Gesetz-Konversion Koeffizient des Sendeverstärkungsfaktoreinstellfilters von RAM Koeffizient des Empfangsverstärkungsfaktoreinstellfilters (632) von RAM Koeffizient des Sendekorrekturfilters (616) von RAM Koeffizient des Empfangskorrekturfilters (646) Deaktivierung Seitentonverstärkungsfaktor faktor (636) Aktivierung digitale Rückkopplungschleife am MAP AINB-Anschluß aktiviert LS1- und LS2- Anschlüsse aktiviert DTMF-Generator (604) aktiviert Empfangstongenerator (638) aktiviert Tonbereichsgenerator (644) Sendehochpaßfilter (614) aktiviert A/D-Wandler (164)- Null-Ausgleich deaktiviert nicht verwendet Mu-Gesetz-Konversion Koeffizient des Sendeverstärkungsfaktoreinstellfilters von ROM = 0 db Koeffizient des Empfangsverstärkungsfaktoreinstellfilters (632) von ROM = 0 db Koeffizient des Sendekorrekturfilters (616) von ROM = 0 db Koeffizient des Empfangskorrekturfilters (646) ROM = 0 db Seitentonverstärkungsfaktor (636) = 18 db Deaktivierung digitale Rückkopplungschleife am MAP AINA-Anschluß aktiviert EAR1- und EAR2- Anschlüsse aktiviert DTMF-Generator (604) deaktiviert Empfangstongenerator (638) deaktiviert Tonbereichsgenerator (644) deaktiviert Sendehochpaßfilter (614) deaktiviert A/D-Wandler (164)- Null-Ausgleich aktiviert

E. Architektur des MAP 160

Ein Überblick über die innere Architektur des MAP 160 ist in Fig. 6 gezeigt. Wie die Figur zeigt, ist eine arithmetische Logikeinheit (ALU) 700 mit ihrem zugehörigen Direktzugriffsspeicher (RAM) 702 in dem Digitalsignalverarbeitungs (DSP)-Block 166 enthalten. Daten, die Signale repräsentieren, welche von dem A/D-Wandler 164 empfangen werden oder zu dem D/A-Wandler 162 übermittelt werden, werden zeitweilig in dem RAM 702 gespeichert und von der ALU 700 digital verarbeitet. Ein Verdichter 704 (620 in Fig. 5A) führt die Mu-Gesetz- oder A-Gesetz-Konversion der von der ALU 700 erzeugten Digitalsignale durch, und das resultierende verdichtete Signal wird in einem PCM-Ausgangsregister 706 gespeichert und von diesem dem MUX 170 zugeführt. Ein Erweiterungsglied 708 (630 in Fig. 5C) empfängt die Digitalsignale von dem MUX 170 über ein PCM-Eingangsregister 710, führt die Mu-Gesetz- oder A-Gesetz-Konversion durch und leitet die resultierenden linearen Digitalsignale zur Signalverarbeitung an die ALU 700.
Ein Steuerbereich 712 (622 in Fig. 5A) des DSP-Blocks 166 erzeugt Steuersignale, die an an die ALU 700, den Daten-RAM 702, den Verdichter 704 und das Erweiterungsglied 708 abgehen. Die Steuerung 712 hat einen zugehörigen Direktzugriffsspeicher (RAM) 714 zum Speichern der benutzerprogrammierbaren numerischen Koeffizienten, die von der ALU 700 während der Verarbeitung der Signale erzeugt werden.
Wie Fig. 7 zeigt, enthält der DSP-Bereich 166 des MAP 160 den Daten-RAM 702, die PCM-Ausgangs- und Eingangsregister 706 und 710, die Steuerung 712 und das Koeffizienten-RAM 714 gemäß der Erläuterung im Zusammenhang mit Fig. 6. Der ALU-700-Bereich des DSP 166 ist in Fig. 7 genauer gezeigt und enthält ein Paar bidirektionale 19-Leiter-Busse, einen A-Bus 720 und einen B-Bus 722. Der Daten-RAM 702 ist über einen Ausgangshaltespeicher 724 und über einen Eingangshaltespeicher 726 mit den A- und B-Bussen verbunden. Ein Register 728, welches numerische Konstanten speichert, ist mit dem A-Bus 720 verbunden. Ein 19-Bit-Addierer/Subtrahierer 730 ist mit einem A-seitigen Eingang mit dem A-Bus 720 und mit einem B-seitigen Eingang über ein Schieberegister 732 mit dem B-Bus 722 verbunden.
Der Addierer/Subtrahierer 730 empfängt ein Übertragsignal (C-IN) und ein Addler-/Subtrahier(+/-)-Signal, das von einem Schiebemultiplexer 734 erzeugt wird. Der Schiebemultiplexer 734 erzeugt ferner parallel ein 3-Bit-Schiebesteuersignal, das von dem Schieberegister 732 empfangen wird. Die resultierende Summe oder Differenz der 19-Bit-Binärzahlen, die den an den A- und B-Eingangs-Ports empfangenen Signalen entsprechen, wird darin erzeugt und einem Korrekturmultiplexer 736 zugeführt. Ein Überlaufdetektor (O/F DET) 738 empfängt ferner die Signale, die den von dem Addierer/Subtrahierer 730 empfangenen binären Zahlen entsprechen, sowie ein von dem Addierer/Subtrahierer 730 erzeugtes Ausführungssignal, und erzeut ein Überlaufsignal, welches von einem Korrekturmultiplexer 736 sowie von einer Tongeneratorsteuerung 740 empfangen wird. Auf diese Weise führt die ALU 700 die sogenannte Sättigungsrechnung durch.
Das korrigierte Ergebnis des Addierens oder Subtrahierens der Werte der A- und B-Eingänge zum Addierer/Subtrahierer 730 wird von dem Multiplexer 738 erzeugt und von einem Akkumulator 742 empfangen. Der Inhalt des Akkumulators 742 wird dem B-Bus 722 zugeführt. Das von dem Multiplexer 738 erzeugte korrigierte Ergebnis wird ferner über einen Puffer 744 dem A-Bus 720 und über eine Halteschaltung zu dem D/A-Wandler 162 geleitet. Der A/D-Wandler 164 ist über den A-Bus 720 mit der ALU 700 verbunden.
Die Steuerung 712 empfängt über die MPI 100- und MAP- Modus-Register (MMR1) 750 und (MMR2) 752 die von dem MPC erzeugten Signale, welche die Inhalte der acht Sätze der benutzerprogrammierbaren Register in dem MAP 160 aktivieren/deaktivieren und steuern. Von der Steuerung 712 werden Steuersignale entsprechend den Inhalten des MMR1 750 und des MMR2 752 sowie den von dem OSC 180 erhaltenen Takt- und Rahmensynchronisationssignalen erzeugt, welche von den in Fig. 7 gezeigten verschiedenen Elementen des DSP 166 empfangen werden. Jedoch sind viele der diese Signale führenden Leitungen in Fig. 7 nicht explizit gezeigt, noch sind sämtliche hier beschriebenen Signale sowie allgemeinhin die Natur und Verteilung der Signale dem Fachmann bekannt. Die Steuerung 712 erzeugt parallel eine Sechs-Bit-Adresse, die von einer Halteschaltung 754 empfangen wird und von einem Adressdekodierer 756 dekodiert wird, und auf die Inhalte der bestimmten Adresse wird in dem Daten-RAM 702 während der Datenlese- und Schreiboperationen zugegriffen. Zudem erzeugt eine Koeffizienten-RAM-Steuerung 756 auf ein von der Steuerung 712 her empfangenes Signal hin parellel eine 7 Bit-Adresse, die von einer Halteschaltung 758 empfangen wird und von einem Adressdekodierer 759 dekodiert wird, und auf die Inhalte der bestimmten Adresse wird in dem Koeffizienten-RAM zugegriffen. Numerische Koeffizientendaten werden von dem MPI 100 her empfangen und über eine Steuerung 756 und einen Haltespeicher 760 geleitet und in der bestimmten Adresse in dem Koeffizienten-RAM 714 gespeichert. Alternativ können numerische Koeffizientendaten aus dem Koeffizienten-RAM 714 an der bestimmten Adresse gelesen werden und parallel auf einer 4 Bit-Signalleitung dem Schiebemultiplexer 734 zugeführt werden. Die Steuerung 712 kann auf einer 4 Bit-Signalleitung Koeffizientendaten erzeugen, die dem Schiebemultiplexer 734 zugeführt werden. Die Tongeneratorsteuerung 740 erzeugt auf einem Paar von 1 Bit-Signal leitungen Signale, die von dem Schiebemultiplexer 734 empfangen werden, wie nachfolgend beschrieben wird.
Ein Prioritätskodierer 762, der mit dem B-Bus 722 verbunden ist, erzeugt parallel auf einer 3 Bit-Signalleitung Signale, die ebenfalls von dem Schiebemultiplexer 734 empfangen werden. Ein Verdichtungsmultiplexer 764 ist mit dem Prioritätskodierer 762 und mit der B-Busleitung 722 verbunden und erzeugt ein gemultiplextes Zeitteilungssignal daraus, das von dem PCM-Ausgangsregister 706 empfangen wird. Das PCM-Eingangsregister 710 ist mit einem Erweiterungsmultiplexer 766 verbunden, der parallel auf einer 4 Bit-Signalleitung Signale erzeugt, die von dem Schiebemultiplexer 734 empfangen werden, und parallel auf einem 19 Bit-Leiter Signale erzeugt, die an den B-Bus 722 abgehen. Das Register 710 und der Multiplexer 766 führen zusammen die in Fig. 5C mit 630 bezeichnete Erweiterungsoperation durch.
Der Schiebemultiplexer 734 erhält ferner ein einer binären NULL entsprechendes Signal, und auf ein 3 Bit- Schieberegister-Steuersignal, welches parallel von der Steuerung 712 erzeugt wird, wird eines der von dem Multiplexer 734 empfangenen Signale entsprechend der nachstehenden Tabelle VI dem Addierer/Subtrahierer 730 und dem Schieberegister 732 zugeführt wird. TABELLE VI Ursprung der numerischen Koeffizienten Schieberegistersteuersignal Ursprung Steuerung 712 Koeffizienten-RAM 714 Erweiterungs-MUX 766 Prioritätskodierer 762 Tonregister 1 (Nur Zeichen, Verschiebung = 16) Akkumulator 742 (Nur Zeichen, Verschiebung = 0)
Ein Tonregister 1 768 und ein Tonregister 2 770, auf die in der obigen Tabelle VI Bezug genommen wird, empfangen die vom Benutzer gewählten Koeffizientensignale, die durch den externen Mikroprozessor (MPC) erzeugt werden, über das MPI 100, und diese Signale werden von diesem her dem B-Bus 722 zugeführt. Diese Register zusammen mit der Tongeneratorsteuerung 740 führen die DTMF-, Tonklingel- und Tonmeldungs-Erzeugungsoperationen aus, die in Fign. 5A und 5C mit 604, 644 und 638 bezeichnet sind. Während einer Tonerzeugungsoperation werden die Inhalte der Tonregister 1 und 2 über den B-Bus 722 und das Schieberegister 732 dem B-Eingangs-Teil des Addierer/Subtrahierer 730 zugeführt, und zwar unter Steuerung der parallelen 3 Bit-Signale, die entsprechend der obigen Tabelle VI von dem Verschiebemultiplexer 734 erzeugt und dem Schieberegister 732 empfangen werden.

F. Operation des DSP 166

Eine sogenannte COEFF-Variable, die in der Beschreibung der Betriebsweise der in Fig. 7 gezeigten DSP 166 verwendet wird, gibt die Anzahl der von dem Schieberegister 732 auszuführenden Rechtsverschiebungen sowie den Zustand des von dem Addierer/ Subtrahierer 730 empfangenen Addier-/Subtrahier-Signals wieder. Als solche repräsentiert die COEFF-Variable die von dem Schiebemultiplexer 734 erzeugten parallelen 4 Bit-Signale, von denen das Schieberegister 732 einen parallelen 3 Bit- Teil empfängt, der die Anzahl der von diesem auszuführenden Rechtsverschiebungen bestimmt, und der Addierer/Subtrahierer 730 empfängt einen 1 Bit-Teil, der bestimmt, ob dieser eine Addition oder eine Subtraktion durchführen soll.
An dem A-Eingangs-Port kann der Addierer/Subtrahierer 730 eines der folgenden Elemente als Quelle wählen: den Puffer 744, den Daten-RAM-Ausgangs-Haltespeicher 724 oder das Konstantenregister 728. Die Wahl erfolgt durch den A-Bus 720, der als Multiplexer 730 wirkt, welcher auf von der Steuerung 712 erzeugte Steuersignale anspricht. Ferner kann der B-Bus 722 an dem B-Eingangs- Port eines der folgenden Elemente als Quelle wählen: den Akkumulator 742, den Daten-RAM-Ausgangs-Haltespeicher 724, den Erweiterungsmultiplexer 766, das Tonregister 1 768 und das Tonregister 2 770, oder die Konstante "0".
Der Inhalt einer Stelle innerhalb des Daten-RAMs 702, die mittels eines Adresse gewählt wird, welche durch die Steuerung 712 erzeugt und über den Haltespeicher 754 an dem Adressdekodierer 756 empfangen wird, kann in den Daten-RAM-Ausgangs-Haltespeicher 724 eingelesen werden. Der Inhalt einer gewählten Stelle innerhalb des Daten-RAM 702 kann über entweder den A-Bus 720 oder den B-Bus 722 von den folgenden Quellen her eingeschrieben werden: dem Akkumulator 742, dem Puffer 744, dem Dezimator 600 (Fig. 5A), dem Daten-RAM-Ausgangs-Haltespeicher 724, oder der Konstante "0".
Während der ersten Phase des von dem OSC 180 erzeugten 3-Phasen-Taktsignals werden die Inhalte einer der folgenden Quellen dem A-Bus 720 zugeführt: Daten-RAM-Ausgangs-Haltespeicher 724, Konstanten "0" oder Puffer 744. Während der zweiten Phase des 3-Phasen-Taktsignals werden die Inhalte einer der folgenden Quellen dem A-Bus 720 zugeführt: Konstante "0", Dezimator 600 oder Puffer 744. Während der ersten Phase des 3-Phasen-Taktsignals werden die Inhalte einer der folgenden Quellen dem B-Bus 722 zugeführt: Konstantenregister 728, Daten-RAM-Ausgangs-Haltespeicher 724, Erweiterungsmultiplexer 766 oder Akkumulator 742; und während der zweiten Phase: Akkumulator 742 oder Daten-RAM-Ausgangs-Haltespeicher 724.
Die oben beschriebenen Operationen werden von der DSP- Steuerung 712 während der Ausführung einer Reihe von Mikrocodeinstruktionen gesteuert, von denen jede das in Fig. 8 gezeigte Format hat. Diese Instruktionen werden in dem nicht gezeigten Bereich des programmierbaren Logik-Feldes (PLA) der Steuerung 712 gespeichert. In bezug auf Fig. 8 umfaßt jede Instruktion ein 46 Bit- Wort. Die ranghöchsten sieben Bitpositionen enthalten die Adresse einer für Zugriff vorgesehenen Position entweder in dem Daten-RAM 702 oder dem Koeffizienten- RAM 714, wobei das erstgenannte RAM das ranghöchste dieser sieben Bits ignoriert. Die rangmäßig nachfolgenden vier Bitpositionen des Instruktionswortes enthalten den Wert eines numerischen Koeffizienten, der in den programmierbaren und nicht programmierbaren Filtern des MAP 160 verwendet wird. Die rangmäßig nächstfolgenden drei Bitpositionen enthalten die Steuerwerte des Schieberegisters 732, auf die in Tabelle VI Bezug genommen wurde. Die danach rangmäßig folgenden drei Bitpositionen enthalten eine Freigabeflagge zum Lesen des Koeffizienten-RAM 714, eine Freigabeflagge zum Schreiben in das Daten-RAM 702 bzw. eine Freigabeflagge zum Lesen des Daten-RAM 702.
Die rangmäßig nachfolgenden zwölf Bitpositionen des in Fig. 8 gezeigten Instruktionswortes enthalten Werte, die die oben beschriebenen Quellen des A-Bus 720 und des B-Bus 722 angeben. Die rangmäßig nachfolgende Bitposition enthält einen Wert, der angibt, welcher Bus, A oder B, zum Laden der Inhalte des Daten-RAM-Eingangs- Haltespeichers 726 verwendet werden soll. Die dann rangmäßig nachfolgende Bitposition enthält eine Flagge, die angibt, ob eine A-Gesetz- oder Mu-Gesetz-Kodierung zur Verwendung durch den Prioritätskodierer 762 durchgeführt werden soll. Die rangmäßig nachfolgenden Bitpositionen enthalten eine Flagge, die das Laden des Verdichtungsmultiplexers 764 aktiviert, eine Flagge, die das Laden des Puf fers 744 aktiviert, eine Flagge, die einen Auto-Null(AZ)-Korrektor in dem A/D-Wandler 164 aktiviert, eine Flagge, die das Laden des D/A- Wandlers 162 aktiviert, und eine Flagge, die das Laden eines Halbspeicherpuffers aktiviert, der mit dem D/A- Wandler 162 verbunden ist.
Die rangmäßig nachfolgenden sechs Bitpositionen enthalten die Adresse der nächsten von der Steuerung 712 auszuführenden Instruktion, und die rangmäßig nachfolgenden drei Bitpositionen bestimmen, welcher von acht Zeit-Fenstern der Ausführung der Instruktion zuzuordnen sind. Die rangmäßig niedrigste Bitposition des Instruktionswortes enthält eine Flagge, die das Laden der drei Zeitfenster-Bitpositionen in einen in die Steuerung 712 integrierten Haltespeicher aktiviert.
Die DSP-Steuerung 712 führt eine Reihe der in Fig. 8 gezeigten Instruktionen aus, von denen jede die Ausführung einer oder mehrerer der folgenden Operationen veranlaßt:
ACC, < BUF> = COEFF * ADATA + BDATA
< R> XXX
und < W(A,B,L,D,O)> XXX.
In der ersten Operation, die den Akkumulator (ACC) 742 und wahlweise den Puffer (BUF) 744 betrifft, kann ADATA der Inhalt des Akkumulators 742, des Daten-RAM-Ausgangs-Haltespeichers 724, des Erweiterungsmultiplexers 766, der Tonregister 1 und 2 768 und 770 oder der Konstanten "0" sein. Die Quelle von COEFF kann die Steuerung 712, der Koeffizienten-RAM 714, der Erweiterungsmultiplexer 766, der Prioritätskodierer 762, die Tonregister 1 und 2 768 und 770 oder der Akkumulator 742 sein. BDATA kann der Inhalt des Puffers 744, des Daten-RAM-Ausgangs-Haltespeichers 724 oder des Konstantenregisters 728 sein. Das Pufferregister 744 kann optionsweise gewählt werden, und zwar zusätzlich zu dem stets verwendeten Akkumulatorregister 742, um die Ergebnisse der Operation zu wählen.
Die zweite Operation (R) ist eine optionale Speicherung der Inhalte des Daten-RAM 702 an der Position XXX in dem Daten-RAM-Ausgangs-Haltespeicher 724, und die dritte Operation betrifft eine optionale Speicherung in dem Daten-RAM 702 an der Position XXX eines der folgenden Elemente: des Akkumulators (A) 742, des Puffers (B) 744, des Dezimators (D) 600, des Daten-RAM-Ausgangs- Haltespeichers (L) 724 oder der Konstanten "0".

G. Tonerzeugung

Ein Beispiel für die Vielseitigkeit des DSP 166 der Erfindung ist die Erzeugung von Einfachton- und Dualton-Mehrfrequenz (DTMF)-Signalen. Die Frequenz, Amplitude und Kadenz des erzeugten Tons werden von dem Benutzer bestimmt und gewählt durch entsprechende Speicherung verschiedener Parameter in den programmierbaren Registern des DSP 166 über den MPI 100. Diese Töne können auch von der DSC 34 für Tonmeldungs und Tonklingelfunktionen verwendet werden.
Verkürzt ausgedrückt wird eine dreieckige Welle erzeugt durch wiederholtes Addieren eines vom Benutzer zugeführten "Delta"-Wertes zu dem Inhalt des Akkumulators 742, bis ein positiver Überlaufzustand von dem Überlaufdetektor 738 festgestellt wird. Der Delta-Wert wird dann subtrahiert, bis ein negativer Überlaufzustand (Unterlauf) festgestellt wird. Die dreieckige Wellenform wird mit 1,5 multipliziert und an den Überlauf- und Unterlauf-Niveaus abgestumpft, um eine trapezartige Wellenform zu erzeugen. Der Faktor 1,5 erzeugt eine 33%-Anstiegszeit in der Wellenform. Schließlich wird eine Wellenform mit dem gewünschten Tonvolumen auf der Basis eines benutzergewählten Amplitudenkoeffizienten erzeugt, mit dem die trapezartige Wellenform multipliziert wird.

Claims

1. Mit einer Quelle (164) digitaler Signale und einem Bestimmungsort (162) digitaler Signale verbundener Prozessor, mit:

einer Steuereinrichtung (712), die auf aus einer externen Einrichtung (MPI 100) empfangene Signale reagiert, wobei die Steuereinrichtung (712) Instruktionen verarbeitet und Steuersignale (C-in) aus diesen erzeugt;

einer auf die Steuersignale (C-in) reagierenden arithmetischen Logikeinheit (ALU 700);

einem mit der arithmetischen Logikeinheit (ALU 700) und der ersten Quelle (164) digitaler Signale verbundenen ersten bidirektionalen Datenbus (720); und

einem mit der arithmetischen Logikeinheit (ALU 700) verbundenen zweiten Datenbus (722);

dadurch gekennzeichnet, daß

(a) die Digitalsignale zeitlich gemultiplexte Signale (TDM) sind und

(b) der zweite Datenbus (722) bidirektional ist und mit einem dualen PCM-Kanal (710,766,706,764, 762) verbunden ist, wobei die arithmetische Logikeinheit (ALU 700)

(1) zeitlich gemultiplexte Signale (TDM) von der ersten Quelle (164) über den ersten Datenbus (720) und PCM-Eingangssignale von dem PCM-Kanal (710, 766,706,764,762) empfängt,

(2) die Signale auf die von der externen Einrichtung (MPI 100) her empfangenen Steuersignale (C-in) hin verarbeitet, und

(3) PCM-Ausgangssignale über den zweiten Datenbus (722) an den dualen PCM-Kanal und zeitlich gemultiplexte Ausgangssignale (TDM) an den Bestimmungsort (162) übermittelt.

2. Digitalsignalprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die arithmetische Logikeinheit aufweist: eine auf ein Addier-/Subtrahiersignal reagierende und mit einem ersten und einem zweiten Eingang (A,B) versehene Addier-/Subtrahiereinrichtung (730), die an einem Ausgang wahlweise die Summe oder die Differenz zweier Zahlen repräsentierende Signale aus den Eingängen (A,B) zugeführten, die Zahlen repräsentierenden Signalen erzeugt; und eine Überlauferkennungseinrichtung (738), die zum Erzeugen eines Überlaufsignals auf die die Zahlen repräsentierenden Signale und auf ein von der Addier-/Subtrahiereinrichtung erzeugtes Ausführungssignal reagiert, wobei der Prozessor ferner aufweist:

eine Einrichtung (756,714), die zum Speichern und Erzeugen von Koeffizientenwerten entsprechenden Signalen auf die Steuersignale und die Signale von der externen Einrichtung reagiert;

eine Einrichtung (740), die zum Erzeugen mehrerer Tonsteuersignale auf das Überlaufsignal reagiert;

eine mit dem zweiten Datenbus (722) verbundene und auf ein Verschiebungssteuersignal reagierende Einrichtung (732) zur wahlweisen Abwärtsverschiebung einer Mehr-Bit-Menge, die repräsentiert ist durch über den zweiten Datenbus (722) empfangene Signale, und zum Erzeugen von die abwärtsverschobene Menge repräsentierenden Signalen an einem Ausgang; und

einen mit der Steuereinrichtung, der Koeffizientenspeicherungs- und Erzeugungseinrichtung, dem dualen PCM-Kanal, dem zweiten Datenbus (722) und der Tonsteuerungserzeugungseinrichtung (740) verbundenen Multiplexereinrichtung (734) zum wahlweisen Erzeugen des Addier-/Subtrahiersignals und des Verschiebungssteuersignals daraus.

3. Digitalsignalprozessor nach Anspruch 2, gekennzeichnet durch eine erste und eine zweite Tonregistereinrichtung (768,770), die jeweils einen mit dem zweiten Datenbus (722) verbundenen Ausgang aufweisen, und die jeweils mit der externen Einrichtung (MPI 100) verbunden sind, zum Empfangen und Speichern von erste bzw. zweite Tonsteuerparameter repräsentierenden Signalen und zum Erzeugen der Tonsteuersignale daraus auf dem zweiten Datenbus (722).

4. Digitalsignalprozessor nach Anspruch 3, dadurch gekennzeichnet, daß die Tonsteuersignale einen Frequenzwert und einen Amplitudenwert repräsentierende Signale enthalten.

5. Digitalsignalprozessor nach Anspruch 2, gekennzeichnet durch eine erste Modusregistereinrichtung (750), die einen mit der zentralen Steuereinrichtung (712) verbundenen Ausgang aufweist und die mit der externen Einrichtung (MPI 100) verbunden ist, zum Empfangen und Speichern von Signalen, welche vorbestimmte der Koeffizientenwerte repräsentieren, und zum Erzeugen der Filterkoeffizientenwerte daraus.

6. Digitalsignalprozessor nach Anspruch 2, dadurch gekennzeichnet, daß der Prozessor mehrere Digitalsignalverarbeitungsfunktionen ausführt und auf Verarbeitungsfunktionsfreigabesignale reagiert, ferner mit einer zweiten Modusregistereinrichtung (752), die einen mit der zentralen Steuereinrichtung (712) verbundenen Ausgang aufweist und die mit der externen Einrichtung (MPI 100) verbunden ist, zum Empfangen und Speichern von Signalen, welche die Freigabe und die Sperrung von vorbestimmten der Digitalsignalverarbeitungsfunktionen repräsentieren, und zum Erzeugen der Verarbeitungsfunktionsfreigabesignale daraus.

7. Digitalsignalprozessor nach Anspruch 2, dadurch gekennzeichnet, daß die arithmetische Logikeinheit mehrere Schaltungselemente aufweist, die vorbestimmte der zeitlich gemultiplexten Signale (TDM) parallelen Operationen unterziehen, wobei jedem Schaltungselement ein vorbestimmtes Zeitteilungsfenster mindestens eines der Busse zugeordnet ist und jedes Schaltungselement mehrere Subelemente aufweist, die jeweils mit einem vorbestimmten der Leiter des mindestens einen Bus verbunden sind.

8. Digitalsignalprozessor nach Anspruch 7, dadurch gekennzeichnet, daß vorbestimmte der Subelemente eines Schaltungselements repliziert sind.

9. Digitalsignalprozessor nach Anspruch 7, dadurch gekennzeichnet, daß der Prozessor auf ein mehrphasiges Taktsignal reagiert, wobei vorbestimmte der Schaltungselemente während der den Schaltungselementen zugeordneten vorbestimmten Zeitteilungsfenster Quellen für einen vorbestimmten der Busse sind, und vorbestimmte der Schaltungselemente während der den Schaltungselementen zugeordneten vorbestimmten Zeitteilungsfensters Bestimmungsorte für einen vorbestimmten der Busse sind.