DE3688172T2

DE3688172T2 - Methode zur Herstellung einer logischen Matrix mit Polysilizium-Emitterkontakt und dadurch hergstelltes Bauelement.

Info

Publication number: DE3688172T2
Application number: DE86307940T
Authority: DE
Inventors: Stephen A Evans; Francis J Morris
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1985-10-16
Filing date: 1986-10-14
Publication date: 1993-10-14
Anticipated expiration: 2006-10-15
Also published as: US5244832A; EP0219346A3; DE3688172D1; JPS62113470A; JPH0821590B2; EP0219346B1; US4898838A; EP0219346A2

Description

Technisches Gebiet der Erfindung

Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungen und insbesondere die Herstellung passivierter Logikmatrizen mit polykristallinen Siliziumkontakten.

Verweis auf eine verwandte Anmeldung

Diese Anmeldung ist mit der Patentanmeldung EP-A-0 226 293 verwandt.

Hintergrund der Erfindung

Ein herkömmlicher Ansatz bei der Herstellung von integrierten Logikmatrizen mit Schottky-Transistoren besteht darin, eine "Master-Slice"-Logikmatrix herzustellen, die alle aktiven Einrichtungen umfaßt. Dann wird die Oberfläche des Master- Slice (Universalschaltkreischip) durch eine Passivierungsschicht passiviert und für die Programmierung der Scheibe gelagert. Die Scheibe wird durch die selektive Öffnung von Durchgängen zu speziellen Vorrichtungen kundenprogrammiert.
Werden Emitterbereiche und andere kritische Bauteile auf die Größe von einem Mikrometer verkleinert, dann sind sie unter der Passivierungsschicht schwer zu finden. Deshalb erhöht sich das Risiko, daß der Emitterdurchgang und die Emitterkontaktfläche falsch ausgerichtet sind, wodurch es in der Folge passieren kann, daß eine alles andere als ideale Verbindung hergestellt wird. Deshalb war es nicht machbar, hochminiaturisierte Master-Slices zu passivieren und sie für zukünftige Kundenprogrammierschritte zu lagern. Statt dessen müssen Logikmatrizen mit extrem kleinen Steuerabmessungen sofort, ohne einen dazwischengeschalteten Passivierungsschritt, kundenprogrammiert werden. Wird keine Passivierungsschicht wie ein Nitrid oder ein Oxid auf der Chipoberfläche abgesetzt, dann müssen die auf dem Chip vorhandenen, nichtprogrammierten Halbleitervorrichtungen durch die Leiter umgangen werden. Dies senkt die Leitwegkanalflexibilität
Ein weiteres Problem, das mit der Herstellung, Passivierung und späteren Kundenprogrammierung von Schottky-Transistor Logikmatrizen verbunden ist, liegt in der unzureichenden Passivierung der Schottky-Dioden. Die Schottky-Dioden werden allgemein dadurch ausgebildet, daß eine Schicht aus Metall in nächster Nähe eines schwach dotierten Bereichs aus Halbleitermaterial abgesetzt wird. Der Typ des auf dem Halbleitermaterial abgesetzten Metalls bestimmt die Höhe der Potentialschwelle der Schottky-Diode. Platinsilicid (PtSi) weist eine höhere Schottky-Dioden-Kennlinie als Aluminium auf, das ein typisches Kontaktmaterial ist. Soll eine Schottky-Diode mit einer hohen Potentialschwelle hergestellt werden, dann ist es demnach wichtig zu verhindern, daß Metall mit niedriger Potentialschwelle den Schottky-Kontaktfleck aus dem Metall mit hoher Potentialschwelle umgeht. Wenn sie ausgebildet ist, wird eine Schottky-Diode mit niedriger Potentialschwelle die Betriebskennlinien des Diodenübergangs beherrschen.
Bei einem herkömmlichen Verfahren wird ein erstes Metall mit hoher Potentialschwelle wie Platin, Iridium oder Palladium in dem Schottky-Dioden-Kontakt abgesetzt. Wird Platin verwendet, dann bildet sich bei Kontakt Platinsilizid (PtSi). Dann wird ein Vormetall-Reinigungseintauchen durchgeführt, bevor das zweite Metall abgeschieden wird. Dieses Eintauchen kann das den ersten Metallfleck umgebende Oxid ätzen, wobei der darunterliegende Halbleiter freigelegt wird. Wenn ein zweites Metall wie Aluminium oder ein Titan/Wolfram-Verbund (Ti-W) als Leiter zu der Vorrichtung verwendet wird und den Diodenkontakt füllt, dann kann das zweite Metall den Halbleiter dort kontaktieren, wo das Oxid geätzt worden ist.
Aluminium und Ti-W weisen niedrigere Potentialschwellen-Diodenkennlinien als PtSi auf. Jeglicher Kontakt zwischen ihnen und dem Halbleiter wird eine Diode mit niedriger Potentialschwelle schaffen, die die PtSi-Diode mit hoher Potentialschwelle beherrscht oder "überbrückt". Die Gefahr einer Überbrückung der Schottky-Diode mit hoher Potentialschwelle verschlechtert die Qualitätskontrolle der fertigen Scheibe.
Ein weiteres, mit der abnehmenden Größe von Emittern in integrierten Schaltungen verbundenes Problem liegt in der Überbrückung zwischen Emitter und Kollektor. Um einen ohmschen Kontakt mit jeder aktiven Zone einer Halbleitervorrichtung vorzusehen, ist eine Kontaktzone aus einem hochdotierten Material vorgesehen. Für eine ordentliche Ausbildung der Raumladungszone muß der Emitter jedoch auch eine weniger stark dotierte aktive Zone behalten. Da der gesamte Emitter in der Größe verkleinert ist, ergeben sich Probleme bei der Trennung der verschiedenen, in dem Emitter und den Emitterkontaktzonen zu findenden Dotierstoffkonzentrationen, so daß die hochdotierte Emitterkontaktzone die Basis zu der Kollektorzone durchbohren kann. Da hohe Dotierstoffkonzentrationen die Leitfähigkeit erhöhen, wird der Emitter-Kollektor-Übergang überbrückt.
In Hinblick auf die obengenannten Probleme hat sich die Notwendigkeit ergeben, ein Verfahren zur Herstellung einer Schottky-Transistor-Logikmatrix zu entwickeln, die eine geringe Ausdehnungsgröße, aber verbesserte Qualitätskontrolle aufweist. Ferner besteht ein Bedarf an der Bereitstellung eines Verfahrens, wodurch eine Schottky-Transistor-Logikmatrix in einem passivierten Zustand bis zur Kundenprogrammierung gelagert werden kann.
In der US-A-4 569 123 ist ein Verfahren zur Herstellung von Halbleitervorrichtungen beschrieben, das die folgenden Schritte enthält: zwei Fenster werden auf einer Isolierschicht geöffnet, die ein Halbleitersubstrat abdeckt, und über der gesamten Oberfläche der Isolierschicht und der Fenster wird eine Polysiliciumschicht ausgebildet. Donator- bzw. Akzeptorstörstoffe werden durch die geeigneten Photoresiste in die Abschnitte der Polysiliciumschicht implantiert, die den beiden Fenstern entsprechen. Die dotierten Störstoffe werden dann einem Tempervorgang unterworfen, um zwei Zonen eines unterschiedlichen Leitungstyps unter den Fenstern zu bilden. Danach werden eine Metallschicht und ein Fotoresist abgesetzt, um die Metallelektroden für jede Leitungszone auszubilden. Die Strukturierung des Polysilicium kann selbstausrichtend mit der Ätzmaske durchgeführt werden, und zwei Halbleiterzonen mit unterschiedlichem Leitungstyp können gleichzeitig hergestellt werden.
In der US-A-4 214 256 ist ein Verfahren zur Herstellung einer Schottky-Diode beschrieben, bei dem nach dem Ausbilden einer Schicht aus Platinsilicid auf einem Siliciumsubstrat durch ein erstes Fenster in einer Beschichtung aus Siliciumnitrid und Siliciumoxid auf dem Substrat aufeinanderfolgende Schichten aus Polyethersulfon, einem organischen Polymer, einem Methylsiliconharz und einem strahlungsempfindlichen Resist ,über der gesamten Oberfläche aufgebracht werden. Selektive Aussetzung an die Strahlung gefolgt von Entwicklung wird dazu verwendet, eine Maske auszubilden, die ein zweites Fenster abgrenzt, das über dem ersten Fenster liegt und größer als dieses ist. Die durch die Masken freigelegten Schichten werden dann entfernt, um das zweite Fenster zu bilden, in dem das Platinsilicid und ein umgebender Ring aus Siliciumnitrid und Siliciumoxid freigelegt sind. Aufeinanderfolgende Schichten aus Tantal, Chrom und Aluminium oder kupferdotiertem Aluminium oder Aluminium-Silicium werden dann aufgebracht, um eine Verbindung zu dem Platinsilicid zu bilden, wonach die Schichten aus Polyethersulfon, dem organischen Polymer, dem Methylsiloxanharz und dem strahlungsempfindlichen Resist weggelöst werden, so daß die Metallschichten dort entfernt werden können, wo sie nicht über dem Platinsilicid liegen (die sogenannte Abhebetechnik).
Nach einem ersten Gesichtspunkt der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines Anschlusses für eine in einer Halbleiterschicht gebildete Vorrichtung vorgesehen, das die folgenden Verfahrensschritte enthält:
auf der Halbleiterschicht wird eine Isolierschicht gebildet;
nachdem die Isolierschicht gebildet worden ist, wird in der Halbleiterschicht unmittelbar unter der Isolierschicht eine Halbleiterzone gebildet;
in der Isolierschicht wird eine Öffnung zu einem ersten Bereich der Zone geöffnet;
ein Polysiliciumkörper wird so gebildet, daß er sich in die Öffnung erstreckt und die Zone in dem ersten Bereich auf der Halbleiterschicht kontaktiert, wobei der Polysiliciumkörper einen entgegengesetzten äußeren Bereich aufweist, der größer als der erste Bereich ist;
der Polysiliciumkörper wird dotiert, um einen verhältnismäßig leitfähigen Pfad von außen zu der Zone zu schaffen, wobei der äußere Bereich einen verhältnismäßig ausgedehnten Bereich für die Ausrichtung auf einen Anschlußleiter ergibt;
auf dem Polysiliciumkörper und benachbarten Bereichen der Isolierschicht wird eine zweite Passivierungs- und Isolierschicht gebildet;
in der zweiten Isolierschicht wird ein Durchgang geöffnet, durch den Durchgang wird ein Anschlußleiter geschaffen, um den äußeren Bereich des Polysiliciumkörpers anzuschließen, und auf der Oberfläche der zweiten Isolierschicht wird eine mit dem Anschlußleiter verbundene Zwischenverbindung gebildet.
Nach einem zweiten Gesichtspunkt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgesehen, bei welchem:
ein Halbleitersubstrat hergestellt wird, das eine Kollektorzone und eine Halbleiterschicht hat, die beide von einem ersten Leitungstyp sind;
eine erste Isolierschicht auf der Halbleiterschicht gebildet wird;
nach der Bildung der ersten Isolierschicht eine Basiszone eines zweiten Leitungstyps auf der Halbleiterschicht unmittelbar unter der Isolierschicht gebildet wird;
eine Kollektorkontaktzone derart stark dotiert wird, daß sie von dem ersten Leitungstyp ist, wobei die Kollektorkontaktzone ein Teil der Halbleiterschicht ist und sich von der Kollektorzone zu der Isolierschicht erstreckt, wobei die Kollektorkontaktzone im Abstand von der Basiszone liegt;
erste und zweite Öffnungen durch die erste Isolierschicht geöffnet werden, wobei die erste Öffnung einen ersten Bereich auf der Basiszone freilegt, während die zweite Öffnung einen zweiten Bereich auf der Kollektorkontaktzone freilegt;
erste und zweite Polysiliciumkörper gebildet werden, wobei sich der erste Körper in die erste Öffnung erstreckt und den ersten Bereich auf der Basiszone kontaktiert, während sich der zweite Körper in die zweite Öffnung erstreckt und den zweiten Bereich auf der Kollektorkontaktzone kontaktiert;
die Polysiliciumkörper mit einem Dotierstoff des ersten Leitungstyps stark dotiert werden;
der erste Polysiliciumkörper und die Basiszone so getempert werden, daß der Dotierstoff von dem Polysiliciumkörper in den ersten Bereich auf der Basiszone diffundiert, wobei die Diffusion eine Emitterzone eines ersten Leitungstyps in der Basiszone erzeugt;
eine zweite Basiszone derart stark dotiert wird, daß sie von dem zweiten Leitungstyp ist, wobei die zweite Basiszone ein Teil der Halbleiterschicht ist, der an die Basiszone und an die erste Isolierschicht angrenzt und im Abstand von dem Kollektor und der Kollektorkontaktzone liegt;
eine dritte Öffnung in der ersten Isolierschicht geöffnet wird, um einen dritten Bereich der Halbleiterschicht freizulegen, wobei sich der dritte Bereich an einen Abschnitt der zweiten Basiszone und an eine an die zweite Basiszone angrenzende Schottkydiodenzone anschließt, wobei die Schottkydiodenzone einen Abschnitt der Halbleiterschicht des ersten Leitungstyps umfaßt und wobei der dritte Bereich im Abstand von der Basiszone und der Kollektorkontaktzone liegt;
auf den Polysiliciumkörpern und quer über den dritten Bereich getrennte leitende Schichten gebildet werden, wobei die leitenden Schichten Ränder und zentrale Bereiche haben; eine zweite Passivierungs- und Isolierschicht auf den leitenden Schichten und benachbarten Bereichen der ersten Isolierschicht und zum Füllen der dritten Öffnung gebildet wird;
Durchgänge in der zweiten Isolierschicht zu den zentralen Bereichen der leitenden Schicht geöffnet werden, wobei die Ränder der leitenden Schicht nicht freigelegt werden;
Anschlußleiter in den Durchgängen gebildet werden, um Basis- Emitter- Kollektor- und Schottkydioden-Anschlüsse zu schaffen; und
Zwischenverbindungen auf der Oberfläche der zweiten Isolierschicht gebildet werden, die mit den Anschlußleitern verbunden sind.
Nach einem dritten Gesichtspunkt der vorliegenden Erfindung ist ein Anschluß für eine Zone einer Halbleitervorrichtung vorgesehen, die gebildet ist in:
einer Halbleiterschicht mit einer Isolierschicht, die auf der Halbleiterschicht gebildet ist, einer Halbleiterzone, die durch Implantation durch die Isolierschicht in der Halbleiterschicht gebildet ist, und mit einer zweiten Zone, die in der Halbleiterzone an die Isolierschicht angrenzend gebildet ist,
einer durch die Isolierschicht hindurch gebildeten Öffnung, einem in der Öffnung gebildeten und mit der Zone verbundene Polysiliciumkörper, wobei der Polysiliciumkörper einen ersten Bereich auf der zweiten Zone kontaktiert und einen äußeren zweiten Bereich hat, der dem ersten Bereich entgegengesetzt und größer als dieser ist,
einer leitenden Schicht, die auf dem zweiten Bereich gebildet ist und eine Umfangsbegrenzung aufweist, einer Isolier- und Passivierungsschicht, die auf der leitenden Schicht und auf der Isolierschicht gebildet ist, einem Durchgang, der durch die Isolier- und Passivierungsschicht hindurch zu einem dritten Bereich auf der leitenden Schicht geöffnet ist, wobei der dritte Bereich im Abstand von der Umfangsbegrenzung liegt; einem Anschlußleiter, der in dem Durchgang so gebildet ist, daß er den dritten Bereich kontaktiert, wobei die leitende Schicht ausreichend groß ist, um Ausrichtprobleme beim Öffnen des Durchgangs zu der leitenden Schicht zu reduzieren; und einer Verbindung, die sich an den Anschlußleiter auf der Oberfläche der Isolier- und Passivierungsschicht anschließt.

Kurze Beschreibung der Zeichnungen

Nun wird zum vollständigen Verständnis der vorliegenden Erfindung und ihrer Vorteile auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen Bezug genommen; darin zeigen:
Fig. 1 bis 9 schematische Schnitte eines Substrats im Aufriß zur Veranschaulichung der aufeinanderfolgenden Schritte in dem Herstellungsverfahren der Erfindung;
Fig. 10 ein Detailschnitt aus Fig. 9, der den Aufbau der vergrabenen Schottky-Diode der Erfindung zeigt;
Fig. 11 ein schematisches elektrisches Schaltbild der in den in Fig. 1-10 gezeigten Schritten hergestellten Vorrichtung, und
Fig. 12-14 schematische Aufrißschnitte eines Substrates in dem gleichen allgemeinen Herstellungsgebiet wie dem in Fig. 1-8 abgebildeten Substrat, die aufeinanderfolgende Schritte in einem Verfahren zur Herstellung einer ROM-Diode zeigen.

Detaillierte Beschreibung der Erfindung

Unter Bezug auf Fig. 1 ist ein schwach dotiertes Substrat 10 vom P&supmin;-Typ gezeigt, das durch herkömmliche Verfahren hergestellt ist. Das P&supmin;-Substrat weist bevorzugt einen spezifischen Widerstand von 10 bis 15 Ohm/Quadrat auf. Eine 250 bis 500 nm (2500 bis 5000 Å) dicke (nicht gezeigte) Schicht aus Siliciumdioxid (im folgenden "Oxid") wird aufgewachsen, und das Oxid wird für eine vergrabenen Kollektorzone 12 und einer Widerstandstankzone 14 strukturiert. 250 nm (2500 Å) Oxid werden in den strukturierten Bereichen plasmageätzt, und ein Dotierstoff vom N-Typ wie Antimon wird in den Kollektor 12 und die Widerstandstankzone 14 implantiert. Dann wird die Struktur bei 1250ºC für 25 Minuten unter einer Sauerstoffatmosphäre getempert. Der Temperschritt aktiviert das Antimon, um die Bereiche 12 und 14 zu N&spplus;-dotierten Zonen zu machen. Während des Antimontemperns oxidieren die stark dotierten Zonen 12 und 14 schneller als die schwächer dotierten Substratzonen 10, und deshalb ,bleiben in den Zonen 12 und 14 seichte Vertiefungen.
Das Oxid wird dann naß abgelöst, und 50 nm (500 Å) des Substrats 10 werden mit Wasserstoffchlorid dampfgeätzt, um eine saubere Oberfläche 16 zu liefern. Ein Mikrometer (10 000 Ångström) einer N&supmin;-epitaktischen Siliciumschicht 18 mit 0,3 Ohm/ Quadrat wird dann auf der Oberfläche 16 aufgewachsen. Die Schicht 18 wird Vertiefungen aufweisen, die allgemein den in den Zonen 12 und 14 ausgebildeten, seichten Vertiefungen entsprechen. Als nächstes wird eine typischerweise zwischen 60 und 110 nm (600 und 1100 Å) dicke Oxidschicht 20 durch eine Dampfbehandlung bei 900ºC aufgewachsen. Eine Nitridschicht (Si3N4) 22 wird durch ein chemisches Niederdruckdampfabscheidungsverfahren (LPCvD) oben auf der Oxidschicht 20 abgeschieden.
An diesem Punkt wäre bei dem herkömmlichen Verfahren bereits eine Implantation von P&spplus;-Kanalbegrenzungen durchgeführt worden. Diese Kanalbegrenzungen werden normalerweise zwischen N&spplus;-Bereichen 12 und 14 implantiert, um die Ausbildung von parasitären Metall-Oxid-Halbleiter-Feldeffekttransistoren zu verhindern. Nach der vorliegenden Erfindung werden diese P&spplus;-Kanalbegrenzungen in einem späteren Schritt implantiert.
Unter Bezug auf Fig. 2 wird nun die epitaktische Schicht 18 strukturiert, um Halbleiterbereiche 24 und 26 über den Substratbereichen 12 bzw. 14 zu behalten. Dann wird eine Plasmaätzung durchgeführt, die durch etwa 110 nm (1100 Å) der Nitridschicht 22, etwa 110 nm (1100 Å) der Oxidschicht 20 und etwa 385 nm (3850 Å) der epitaktischen Schicht 18 schneidet. Diese Ätzung bildet und trennt erhabene Aktivvorrichtungs- Epitaxialzonen 24 und 26.
Unter Bezug auf Fig. 3 wird eine etwa 700 nm (7000 Å) dicke Oxidschicht 28 in allen Bereichen aufgewachsen, die nicht durch die restliche Nitridschicht 22 bedeckt sind (Oxid wächst nicht auf einer Nitridschicht). Eine dickere Oxidschicht 28 könnte nach unten zu dem Substrat 10 aufgewachsen werden, um die Vorrichtungszonen 24 und 26 vollständig oxidzuisolieren. Die Nitridschicht 22 maskiert die Vorrichtungszonen 24 und 26 gegen die dicke Feldoxidschicht 28 . Danach wird die Nitridschicht 22 entfernt, und die Oxidschicht 20 wird von den Aktiv-Vorrichtungszonen 24 und 26 naß abgelöst. Die Oxidschicht 20 wird entfernt, da sie, wie durch die Vogelschnäbel 30 gezeigt, bei den vorhergehenden Verfahrensschritten stark belastet wurde und zur ordentlichen Qualitätskontrolle ersetzt werden muß. Deshalb wird eine etwa 60 nm (6000 Å) dicke Oxidschicht 32 über den Aktiv-Vorrichtungszonen 24 und 26 wieder aufgewachsen.
Unter Bezug auf Fig. 4 wird eine P-Basiszone 34 mit einer (nicht gezeigten) dicken Fotoresist-Implantationsmaske strukturiert, und Bor wird durch die Oxidschicht 32 implantiert. Die P-Basis-Fotoresistmaske wird dann entfernt. Als nächstes wird ein P-Widerstand 36 mit einem weiteren dicken Fotoresist strukturiert, und auch hier wird Bor implantiert. Zwei verschiedene Muster und Implantationen werden verwendet, da der P-Widerstand 36 mit einer geringeren Borkonzentration als die P-Basiszone 34 dotiert wird. Dann wird die Fotoresistmaske abgelöst. Die Basiszone 34 wird so strukturiert, daß sie nur ein Segment der Aktiv-Vorrichtungszone 24 besetzt. Die Energie des implantierten Bor-Dotierstoffes ist so, daß die P- Basiszone 34 von der Kollektorzone 12 beabstandet und die P- Widerstandszone 36 von der Widerstandstankzone 14 beabstandet ist.
Unter Bezug auf Fig. 5 besteht der nächste Schritt in der bevorzugten Abfolge in der Strukturierung der P&supmin;-Kanalbegrenzungen 38.
Der Schritt der Ausbildung der Kanalabgrenzungen wird an diesem Punkt und nicht eher durchgeführt, um eine bessere Kontrolle der Oberflächenkonzentrationen an einer Oxid-Epitaxialoberfläche 39 zu erhalten und damit die Schwellenspannung für die Vorrichtung besser zu kontrollieren. Diese Reihenfolge bei der Ausbildung der Kanalabgrenzung verhindert auch die seitliche Diffusion von Bor, die auftreten würde, wenn die Kanalbegrenzungsimplantationen vor dem Aufwachsen der epitaktischen Siliciumschicht 18 (Fig. 1) durchgeführt worden wären. Bei dem Verfahren nach dem Stand der Technik tritt diese seitliche Diffusion deshalb auf, weil das Epitaxialverfahren eine sehr hohe Temperatur erfordert. Bei diesem Schritt wird eine Resistmaske verwendet, die ausreicht, um eine Hochenergieimplantation zu maskieren, da bei diesem Schritt Bor mit hoher Energie durch die Oxidfleckenbereiche 28 implantiert wird. Dann wird die P&spplus;-Kanalbegrenzungs-Fotoresistmaske entfernt. Als nächstes werden 300 nm (3000 Å) (nicht gezeigtes) Plasmaoxid abgeschieden, um als Maske für einen tiefen N&spplus;-Kollektorkontakt 40 zu wirken. Diese 300 nm (3000 Å) dicke Oxidschicht aus dem Oxid wird strukturiert, und dann werden 360 nm (3600 Å) des Oxids plasmageätzt, wobei das Profil der Oxidschicht 32 über dem Kollektorkontakt 40 wie gezeigt verändert wird. Der Kollektorkontakt 40 wird durch eine POCl&sub3;-Diffusion für 25 Minuten bei 850ºC unter einer Sauerstoff- und Stickstoffatmosphäre dotiert. Der Kollektorkontakt 40 ist so ausgebildet, daß er einen leitenden Pfad zu der tiefen Kollektorzone 12 liefert und von der P- Basiszone 34 beabstandet ist. Dieser Schritt aktiviert auch die Bor-Implantationen in den P&spplus;-Kanalbegrenzungszonen 38, der Basiszone 34 und dem Widerstand 36.
Unter Bezug auf Fig. 6 werden als nächstes die Öffnungen 42 und 44 strukturiert und nach unten bis zu der P-Basiszone 34 und der Kollektorkontaktzone 40 plasmageätzt. Ungefähr 360 nm (3600 Å) des Oxids 32 werden entfernt.
In Fig. 7 wird eine Schicht 45 aus polykristallinem Silicium (oder "Poly", wie es der Fachmann kennt) mit einer Dicke von etwa 200 nm (2000 Å) durch chemische Niederdruck-Dampfabscheidung (LPCVD) abgeschieden. Dann werden die Emitter- und Kollektor-Polyanschlüsse 46 und 48 strukturiert und stark mit Arsen dotiert, um sie n-leitend zu machen. Die Schicht 45 wird dann plasmageätzt, um Anschlüsse 46 und 48 zu bilden, und bei 1000ºC für 20 bis 30 Minuten unter einer Stickstoffatmosphäre getempert. Die Poly-Schicht 45 kann mit Arsen implantiert und getempert werden, bevor sie strukturiert wird. Das Tempern diffundiert das Arsen aus den Polysiliciumkörpern 46 und 48 in die P-Basiszone 34 bzw. die Kollektorkontaktzone 40. Die Arsendiffusion in die Kollektorkontaktzone 40 verbessert den ohmschen Kontakt zwischen der Zone 40 und dem Polyanschluß 48. Die Arsendiffusion von dem Polyanschluß 46 in die P-Basiszone 34 schafft eine n-leitende Emitterzone 50.
Der Polyemitteranschluß 46 und die Emitterzone 50 umfassen den Emitter des Transistors, obwohl die Raumladungszone des Emitters auf die N&supmin;-Zone 50 beschränkt ist. Der Polyemitteranschluß 46 schafft einen guten ohmschen Kontakt mit der Emitterzone 50 von außen. Die Polyanschlüsse 46 und 48 weisen nach außen größere Flächenbereiche 47 und 49 auf als die N&supmin;-Emitterzone 50 bzw. die N&supmin;-Kollektorkontaktzone 40. Während der Kundenmetallisierung nach der Fertigstellung und Passivierung des Master Slice liefern die großen Bereiche 47 und 49 größere Targets, um durch die (später beschriebenen) Passivierungsschicht zu "treffen", wodurch Problem mit der Fehlausrichtung bei der Metallisierung verringert werden.
Zur weiteren Verbesserung der Prozeßtoleranz können die Polyanschlüsse 47 und 48 seitlich über die Oxidschicht 28 zu inaktiven Bereichen des Plättchens verlängert sein. Die entsprechenden Leiter 86 (vgl. Fig. 9) wären dann so ausgerichtet, daß sie mit den Polyanschlüssen 46 und 48 in diesen inaktiven Bereichen in Kontakt gelangen. Falls ein Problem wie ein Durchstechen des Poly oder eine Fehlausrichtung auftritt, dann bleibt die Vorrichtung in der Zone 24 davon unbeeinflußt.
Als nächstes werden die P&spplus;-Zonen mit einer Basis-P&spplus;-Zone 52 und einer Widerstands-P&spplus;-Zone 54 strukturiert. Bor wird zur Implantation dieser P&spplus;-Zonen durch die Oxidschicht 32 verwendet. Die Basis-P&spplus;-Zone 52 und die Widerstands-P&spplus;-Zone 54 werden an die epitaktische Oxidoberfläche 39 angrenzend gebildet. Die Basis P&spplus;-Zone 52 stellt einen leitenden Kontaktpunkt für die Basis 34 bereit. Sie ist im Abstand von dem Kollektor 12 und der Emitterzone 50 angeordnet und in diesem Ausführungsbeispiel weit von der Kollektorkontaktzone 40 entfernt. Die Widerstands-P&spplus;-Zonen 54 liefern gute ohmsche Kontakte zu dem P-Widerstand 36. Nach der Implantation des Bor in die P&spplus;-Zonen 52 und 54 wird das Fotoresist abgelöst, und die Struktur wird bei etwa 900&sup0;c unter einer Stickstoffatmosphäre getempert. Dieses Niedertemperaturtempern aktiviert die Borimplantate.
Unter Bezug auf Fig. 8 werden als nächstes eine Schottky-/ Basisöffnung 56 und P&spplus;-Widerstandzonendurchgänge 58 strukturiert. Die Öffnung 56 wird so strukturiert, daß ein Abschnitt der Oxidschicht 32 nach unten bis zur epitaktischen Schicht 18 entfernt wird, um sowohl einen Bereich auf der Basiskontaktzone 52 als auch einen Bereich auf einer unimplantierten Zone 59 eine Aktiv-Vorrichtungszone 24 freizulegen. Nach der Strukturierung werden die Öffnung 56 und die Durchgänge 58 in die Oxidschicht 32 plasmageätzt.
Als nächstes wird auf dem Plättchen Platin abgeschieden, wodurch das in der Öffnung 56 freigelegte Silizium und die Widerstandsdurchgänge 58 sowie die Polyoberflächen 47 und 49 beschichtet werden. Die Plättchen werden dann auf eine Temperatur im Bereich zwischen 450ºC und 525&sup0;c erhitzt, um auf den Polysiliciumschichten 47 und 49 sowie auf den freigelegten Bereichen der Zonen 52, 54 und 59 Platinsilicid-(PtSi)- Schichten 60, 61 und 62 zu bilden. Die PtSi-Schichten 60 bilden eine guten ohmschen Kontakt mit den stark dotierten Polysiliciumoberflächen 47 und 49. Auf der Oxidschicht 32 wird sich kein Platinsilicid bilden, wodurch sichergestellt ist, daß zwischen der PtSi-Schicht 60 und der PtSi-Schicht 62 in der Öffnung 56 ein Raum bleibt. Die Schicht 32 ist bezüglich der Dicke der Schichten 60 und 62 tief genug, um einen Kontakt zwischen den Schichten 60 und 62 zu verhindern.
Die PtSi-Schicht 62 liefert eine guten ohmschen Kontakt zu der Basis-P&spplus;-Zone 52 und schafft gleichzeitig eine Schottky- Diode zu der N&supmin;-Epitaxialschicht 59. Diese Schottky-Diode wird die Basis während des Betriebs des Transistors umklammern, so daß der Transistor nicht stark in Sättigung geht. Die PtSi-Schichten 61 bilden einen guten ohmschen Kontakt mit den P&spplus;-Widerstandsbereichen 54. Die Schichten 60-62 können abwechselnd aus Palladium- oder Iridiumsilicid gebildet sein.
Bis auf die Schottky-Logikdioden mit niedriger Potentialschwelle (die später beschrieben werden) ist in dieser Stufe die Logikmatrix fertiggestellt. Die Logikmatrix umfaßt eine Anzahl von Schottky-Transistoren 63 und eine gleiche Anzahl von Widerständen 36. Der Widerstand 36 und seine P&spplus;-Zonen 54 wurden mit nur einem zusätzlichen Schritt zu dem Verfahren zur Herstellung eines Schottky-Transistors 63 alleine hergestellt: der Implantation der P&supmin;-Widerstandszone 36.
In Fig. 9 sind die letzten Schritt des grundsätzlichen Verfahrens der Erfindung veranschaulicht. Eine Schicht 64 aus Oxid mit einer Dicke von etwa 600 nm (6000 Å) wird zur Passivierung, d. h. zur Verhinderung einer Verunreinigung der Vorrichtung über der gesamten Struktur abgeschieden. Die abgeschiedene Oxidschicht 64 könnte durch eine Doppelschicht aus einem undotierten und einem dotierten, abgeschiedenen Oxid, eine Doppelschicht aus Oxid und Nitrid oder eine Dreifachschicht aus undotiertem Oxid, dotiertem Oxid und Nitrid ersetzt werden.
Nach dem Abscheiden der Passivierungs und Isolierschicht 64 kann das Master Slice solange gelagert werden, bis es nach den Kundenanforderungen metallisiert wird. Zur Kundenprogrammierung eines ROMs werden auf selektiver Grundlage durch die Schicht 64 Durchgänge zu den darunterliegenden Vorrichtungen 36 und 63 geöffnet. Die Schicht 64 ermöglicht damit eine zusätzliche Flexibilität bei der Leitungswegewahl gegenüber Vorrichtungen, die nicht in einem speziellen, kundenspezifischen Verfahren verwendet werden. Die Schicht 64 ist dick genug, um jegliche parasitäre Effekte wie eine Streukapazität zu verhindern.
Fig. 9 veranschaulicht, wie Durchgänge oder Öffnungen 66-72 für den Zugang zu den aktiven Zonen der Vorrichtung geöffnet werden. Diese Öffnungen werden hergestellt, indem die Isolierschicht 64 strukturiert und plasmageätzt wird. Im Falle des Poly-Emitteranschlusses 46 ist ein Durchgang 66 so strukturiert, daß er einen Bereich 76 auf der PtSi-Schicht 60 freilegt, der gut von einer Schichtumfangsbegrenzung 78 beabstandet ist. Dies verhindert das Durchstechen von Metall durch einen teilweise geätzten Umfangsbereich der Oxidschicht 32 zu der epitaktischen Zone 24 durch einen nachfolgend abgeschiedenen Metalleiter. Ähnlich wird ein Durchgang 70 zu einer Metallkontaktschicht 60 des Kollektoranschlusses 48 so strukturiert, daß er einen Bereich 82 auf dem Metallkontakt 60 bildet, der gut von der Umfangsbegrenzung 84 des Metallkontaktes 60 beabstandet ist.
Zwei Durchgänge 71 sind gezeigt, die den Kontakt zu den schwach dotierten Zonen an Punkten in dem Aktiv-Vorrichtungstank 24 herstellen, die von der Basiszone 34, der P&supmin;-Zone 52 und der Kollektorkontaktzone 40 entfernt sind. Diese Zonen werden nach dem Abscheiden von Metall in den Durchgängen 71 Schottky-Logikdioden 74 mit niedriger Potentialschwelle bilden. Der Einfachheit halber sind zwar nur zwei Logikdioden 74 gezeigt, es können aber bis zu fünf bis acht Logikdioden hergestellt werden. Die horizontale Ausdehnung des Aktiv-Vorrichtungstanks 24 und des Kollektors 12 erhöhen sich mit jeder zusätzlichen Logikdiode 74. Zwei Durchgänge 72 werden für den Zugang zu den PtSi-Widerstandskontakten 61 aufgemacht.
Das Verfahren zur Herstellung des Basis-/Schottky-Durchgangs 68 ist in Fig. 10 besser gezeigt. Der Durchgang 68 ist in der Isolier- und Passivierungsschicht 64 so angeordnet, daß seine Abmessungen kleiner sind als die frühere Vorrichtung 56 (Fig.
8). Deshalb begrenzt der Durchgang 68 einen Bereich 90 auf der Schottky-/Basis-PtSi-Kontaktschicht 62, der von der Kontaktschicht-Umfangsbegrenzung 92 beabstandet ist. Die Dimensionierung des Durchgangs 68 "begräbt" deshalb den PtSi-Kontakt 62, so daß ein Diodenmetall mit niedriger Potentialschwelle wie ein Aluminiumleiter 86 oder eine (teilweise gezeigte) Ti-W-Schicht den Kontakt 62 nicht umgehen kann, wenn es in dem Durchgang 68 abgeschieden ist. Wie früher erörtert wurde, neigt jeglicher Kontakt zwischen der N&supmin;-Epitaxialschicht 24 und einem Metall mit niedriger Potentialschwelle dazu, die durch den PtSi-Kontakt 62 und die Zone 24 gebildete Diode mit hoher Potentialschwelle zu überbrücken.
Nach der Ausbildung der Durchgänge 66-72 in der Schicht 64 wird eine Schicht aus einem Titan-Wolfram-Verbund (Ti-W) über dem Plättchen abgeschieden, wodurch der Kontakt zu dem Transistor 63, dem Widerstand 36 und den Logikdioden 74 durch die Durchgänge 66-72 hergestellt ist. Der Abscheidung von Ti-W folgt eine weitere Schicht aus einem Metall des ersten Niveaus, die typischerweise aus 98% Al und 2% Cu zusammengesetzt ist. Die Ti-W- und Al-Cu-Schichten werden dann strukturiert und geätzt, wobei herkömmliche Plasmaverfahren verwendet werden, so daß Ti-W-Schichten 85 und Al-Cu-Leiter 86 übrigbleiben, die sich in die Durchgänge 66-72 erstrecken. Der Kontakt der Ti-W-Schichten 85 in den Durchgängen 71 mit N- leitendem, epitaktischen Material bildet eine Anzahl von Schottky-Logikdioden 74 mit niedriger Potentialschwelle. Die Dioden 74 mit niedriger Potentialschwelle (es sind nur zwei dargestellt, obwohl mehrere, typischerweise 5 pro Transistor vorhanden sind) werden dazu verwendet, die logischen Funktionen in einer Schottky-Transistor-Logik (STL) durchzuführen. Die restlichen Metallisierungsebenen werden unter Verwendung herkömmlicher Mehrebenenverfahren fertiggestellt.
Fig. 11 stellt die nach Fig. 1-10 hergestellte Schottky-Logikmatrix-Vorrichtung dar. Gleiche Teile sind mit den gleichen Bezugsziffern bezeichnet. Ein Transistor 63 weist eine Basis 34, einen Kollektor 12 und einen Emitter 50 auf. Der Emitter 50 ist mit dem Emitteranschluß 124 verbunden. Eine PtSi-Schottky-Diode 59 mit hoher Potentialschwelle ist zwischen die Basis 34 und den Kollektor 12 geschaltet und verhindert, daß der Transistor 63 in starke Sättigung geht. Eine Anzahl von Ti-W-Schottky-Logikdioden 74 mit niedriger Potentialschwelle (von denen zwei gezeigt sind) sind zwischen den Kollektor 12 und die Logikanschlüsse 126 und 128 geschaltet. Ein Widerstand 36 ist zwischen die Basis 34 und einen Basisanschluß 130 geschaltet, und ein Widerstand 132 ist zwischen den Kollektor 12 und einen Kollektoranschluß 134 geschaltet.
Fig. 12-14 stellen eine Variante des in Fig. 1-10 dargestellten, grundsätzlichen Verfahrens dar, wodurch während des Verfahrens eine chipintegrierte ROM-Diode 95 aus Polysilicium hergestellt werden kann. Unter Bezug auf Fig. 12 wird gleichzeitig mit dem Abscheiden der Polysiliciumschicht 45 (Fig. 7) eine polykristalline Siliciumschicht 100 auf einer anderen Zone der dicken Feldoxidschicht 28 abgeschieden. Als nächstes wird eine Oxidschicht 102 abgeschieden, um eine zukünftige Anode 104 der ROM-Diode 95 zu bilden. Die Schicht 102 wird strukturiert, um die Anode 104 vor einer nachfolgenden Anoden-/Emitter-Implantation zu maskieren. Zu dem Zeitpunkt, zu dem Arsen in die ,Polysiliciumkörper 46 und 48 implantiert wird, wird auch in einen Kathodenbereich 108 der ROM-Diode 95 Arsen implantiert, um die Kathode N-leitend zu machen. Die Kathodenzone 108 grenzt an die Kathodenzone 104 an.
Als nächstes wird eine (in Strichlinien) gezeigte Fotoresistmaske 110 zum Abdecken der Anode 108 aufgesetzt. Dann wird durch die Isolierschicht 102 eine Borimplantation durchgeführt, um die Anode 104 P-leitend zu machen.
Bei einem Ausführungsbeispiel ist die Borimplantation in die Anode 104 mit der Borimplantation in die P&supmin;-Kontaktbereiche 52-54 (Fig. 7) kombiniert. Die Borimplantationsenergie ist so eingestellt, daß sie die Oxidschicht 32 durchdringt, aber nicht ausreicht, sowohl einen Abschnitt 51 des Polysiliciumemitters 46 und einen Abschnitt 33 der Oxidschicht 32 unter dem Poly-Emitterabschnitt 51 zu durchdringen. Dieses selbstausgerichtete Verfahren macht einen sonst erforderlichen Maskierungs- und Implantationsschritt überflüssig.
Wieder unter Bezug auf Fig. 12 wird die ROM-Diode 95 zur gleichen Zeit und unter den gleichen Bedingungen wie die Polysiliciumkörper 46 und 48 getempert. Dadurch werden Arsenionen von der Kathode 108 unter der Isolierschicht 102 in die Anode 104 diffundiert, wodurch in einem von der Oxidschicht 102 abgedeckten Bereich ein PN-Übergang 112 aufgebaut wird. Bei einer alternativen Ausführungsform kann die obengenannte einschrittige Borimplantation in die Zonen 52, 54 und 104 nach diesem Tempern durchgeführt werden, wodurch die Diffusion von Dotierstoff von der P&spplus;-Basiszone 52 (Fig. 7) in die epitaktische Zone 24 verringert würde. Dies würde die Kapazität senken und die Kollektor-/Basis-Durchbruchkennlinie des Schottky-Transistors 63 erhöhen.
Unter Bezug auf Fig. 13 wird die Oxidschicht 102 maskiert, um eine Kontaktfläche 114 der Anode 104 freizulegen, und ein entsprechender Abschnitt der Oxidschicht 102 wird entfernt. Dann werden gleichzeitig die Schichten 116 und 118 aus PtSi (oder einem anderen Metallsilicid) auf der Anodenfläche 114 sowie der Kathode 108 und Schichten aus PtSi oder einem anderen Metallsilicid auf den Polysiliciumkörpern 46 und 48 und in der Basis-/Schottky-Öffnung 56 (Fig. 8) abgeschieden.
In Fig. 14 ist die fertige ROM-Diode 95 mit der Isolier- und Passivierungsschicht 64 zusammen mit dem Schottky-Transistor 63 bedeckt. Das Master Slice, das eine Anzahl von ROM-Dioden 95 und eine Anzahl von Schottky-Transistoren 63 (Fig. 9) umfaßt, kann dann bis zur Kundenmetallisierung gelagert werden. Falls das Master Slice programmiert werden soll, dann wird ein ROM-Diodendurchgang 122 zu der PtSi-Schicht 116 geöffnet, falls ein "1"-Bit zurückgeliefert werden soll, und ein Metall wie Ti-W oder Aluminium wird in dem Durchgang abgeschieden. Das in dem Durchgang 122 abgeschiedene Metall kann als Bitleitung funktionieren, wobei dann die PtSi-Schicht 118 als Wortleitung funktioniert.
Zusammenfassend ist ein Logikmatrixverfahren offenbart, das sich für kleine (etwa 1 um) Emittergrößen und damit für integrierte Schaltungen im allgemeinen verwenden läßt und gleichzeitig die Lagerung der Master Slices im passivierten Zusand ermöglicht. Insbesondere ist ein Verfahren zur Herstellung von Poly-Emitterxi, Poly-Kollektorkontaktanschlüssen und vergrabenen Schottky-Dioden offenbart, die eine Vormetallisierungslagerung zulassen. Das Verfahren wurde zwar für die Herstellung einer Schottky-Transistorlogikmatrix (STL) mit einem Schottky-Transistor, einem Widerstand, Logikdioden und einer ROM-Diode auf ein und demselben Plättchen beschrieben, aber die Erfindung läßt sich auch für die Herstellung anderer Bauteile integrierter Schaltungen verwenden.

Claims

1. Verfahren zur Herstellung eines Anschlusses (46) für eine in einer Halbleiterschicht (24) gebildete Vorrichtung (63), das die folgenden Verfahrensschritte enthält:

auf der Halbleiterschicht (24) wird eine Isolierschicht (32) gebildet;

nachdem die Isolierschicht (32) gebildet worden ist, wird in der Halbleiterschicht (24) unmittelbar unter der Isolierschicht (32) eine Halbleiterzone (34) gebildet;

in der Isolierschicht (32) wird eine Öffnung (42) zu einem ersten Bereich der Zone (34) geöffnet;

ein Polysiliciumkörper (45) wird so gebildet, daß er sich in die Öffnung (42) erstreckt und die Zone (34) in dem ersten Bereich auf der Halbleiterschicht (24) kontaktiert, wobei der Polysiliciumkörper (42) einen entgegengesetzten äußeren Bereich (47) aufweist, der größer als der erste Bereich ist;

der Polysiliciumkörper (45) wird dotiert, um einen verhältnismäßig leitfähigen Pfad von außen zu der Zone (34) zu schaffen, wobei der äußere Bereich einen verhältnismäßig ausgedehnten Bereich für die Ausrichtung auf einen Anschlußleiter (86) ergibt;

auf dem Polysiliciumkörper und benachbarten Bereichen der Isolierschicht (32) wird eine zweite Passivierungs- und Isolierschicht (64) gebildet;

in der zweiten Isolierschicht (64) wird ein Durchgang (66) geöffnet, durch den Durchgang wird ein Anschlußleiter (86) geschaffen, um den äußeren Bereich des Polysiliciumkörpers (45) anzuschließen, und auf der Oberfläche der zweiten Isolierschicht (64) wird eine mit dem Anschlußleiter (86) verbundene Zwischenverbindung gebildet.

2. Verfahren nach Anspruch 1, das ferner die folgenden Schritte enthält:

der Polysiliciumkörper (45) wird seitlich zu einem von der Halbleiterzone (34) entfernten inaktiven Bereich erweitert; und

der Anschlußleiter (86) wird so angeordnet, daß er den Polysiliciumkörper (45) über dem inaktiven Bereich anschließt.

3. Verfahren nach Anspruch 1, bei welchem der Polysiliciumkörper (45) einen Dotierstoff enthält, wobei das Verfahren ferner die Schritte enthält, daß der dotierte Polysiliciumkörper (45) bei einer Temperatur getempert wird, die ausreicht, daß Dotierstoff aus dem Körper (45) in die Halbleiterschicht (24) diffundiert, damit eine zweite Halbleiterzone (50) gebildet wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterschicht (24) von einem ersten Leitungstyp ist, wo,bei der dotierte Polysiliciumkörper (45) von dem ersten Leitungstyp ist, während die Halbleiterzone (34) von einem zweiten Leitungstyp ist, und wobei der Schritt des Temperns der Halbleiterschicht (24) eine Zone (50) des ersten Leitungstyps in der Halbleiterzone (34) erzeugt.

5. Verfahren nach Anspruch 4, bei welchem die Halbleitervorrichtung (63) ein Transistor ist, wobei die Halbleiterzone (34) die Basis ist und die zweite Halbleiterzone (50) und der Polysiliciumkörper (45) der Emitter sind.

6. Verfahren nach Anspruch 1, bei welchem der Dotierstoff Arsen ist.

7. Verfahren zur Herstellung eines Schottky-Transistors, bei welchem:

ein Halbleitersubstrat (10) hergestellt wird, das eine Kollektorzone (12) und eine Halbleiterschicht (24) hat, die beide von einem ersten Leitungstyp sind;

eine erste Isolierschicht (28, 32) auf der Halbleiterschicht (24) gebildet wird;

nach der Bildung der ersten Isolierschicht (28, 32) eine Basiszone (34) eines zweiten Leitungstyps auf der Halbleiterschicht (24) unmittelbar unter der Isolierschicht (32) gebildet wird;

eine Kollektorkontaktzone (40) derart stark dotiert wird, daß sie von dem ersten Leitungstyp ist, wobei die Kollektorkontaktzone (40) ein Teil der Halbleiterschicht (24) ist und sich von der Kollektorzone (12) zu der Isolierschicht (32) erstreckt, wobei die Kollektorkontaktzone (40) im Abstand von der Basiszone (34) liegt;

erste (42) und zweite Öffnungen (44) durch die erste Isolierschicht (32) geöffnet werden, wobei die erste Öffnung einen ersten Bereich auf der Basiszone (34) freilegt, während ,die zweite Öffnung einen zweiten Bereich auf der Kollektorkontaktzone (40) freilegt;

erste und zweite Polysiliciumkörper (46, 48) gebildet werden, wobei sich der erste Körper in die erste Öffnung (42) erstreckt und den ersten Bereich auf der Basiszone kontaktiert, während sich der zweite Körper (48) in die zweite Öffnung (44) erstreckt und den zweiten Bereich auf der Kollektorkontaktzone (40) kontaktiert;

die Polysiliciumkörper (46, 48) mit einem Dotierstoff des ersten Leitungstyps stark dotiert werden;

der erste Polysiliciumkörper (46) und die Basiszone (34) so getempert werden, daß der Dotierstoff von dem Polysiliciumkörper (46) in den ersten Bereich auf der Basiszone (34) diffundiert, wobei die Diffusion eine Emitterzone (50) eines ersten Leitungstyps in der Basiszone (34) erzeugt;

eine zweite Basiszone (52) derart stark dotiert wird, daß sie von dem zweiten Leitungstyp ist, wobei die zweite Basiszone (52) ein Teil der Halbleiterschicht (24) ist, der an die Basiszone (34) und an die erste Isolierschicht (32) angrenzt und im Abstand von dem Kollektor (12) und der Kollektorkontaktzone (40) liegt;

eine dritte Öffnung (56) in der ersten Isolierschicht (32) geöffnet wird, um einen dritten Bereich der Halbleiterschicht (24) freizulegen, wobei sich der dritte Bereich an einen Abschnitt der zweiten Basiszone (52) und an eine an die zweite Basiszone (52) angrenzende Schottkydiodenzone anschließt, wobei die Schottkydiodenzone einen Abschnitt der Halbleiterschicht (24) des ersten Leitungstyps umfaßt und wobei der dritte Bereich im Abstand von der Basiszone (34) und der Kollektorkontaktzone (40) liegt;

auf den Polysiliciumkörpern (46, 48) und quer über den dritten Bereich getrennte leitende Schichten (60, 62) gebildet werden, wobei die leitenden Schichten Ränder und zentrale Bereiche haben;

eine zweite Passivierungs- und Isolierschicht (64) auf den leitenden Schichten (60, 62) und benachbarten Bereichen der ersten Isolierschicht (32) und zum Füllen der dritten Öffnung (56) gebildet wird;

Durchgänge (66, 68, 70, 71) in der zweiten Isolierschicht (64) zu den zentralen Bereichen der leitenden Schicht (60, 62) geöffnet werden, wobei die Ränder der leitenden Schicht (60, 62) nicht freigelegt werden;

Anschlußleiter (86) in den Durchgängen (66, 68, 70, 71) gebildet werden, um Basis-, Emitter-, Kollektor- und Schottkydioden-Anschlüsse zu schaffen; und

Zwischenverbindungen auf der Oberfläche der zweiten Isolierschicht (64) gebildet werden, die mit den Anschlußleitern (86) verbunden sind.

8. Verfahren nach Anspruch 7, bei welchem auch eine Polysiliciumdiode (95) gebildet wird, wobei das Verfahren ferner die folgenden Verfahrensschritte enthält:

eine Polysiliciumschicht (100) wird auf der Isolierschicht (28) während des Schritts der Bildung des ersten und des zweiten Polysiliciumkörpers (46, 48) gebildet;

vor dem Schritt der Dotierung der Polysiliciumkörper (46, 48) wird eine erste Diodenisolierschicht (102) so gebildet, daß sie einen ersten Abschnitt (104) der Polysiliciumschicht (100) bedeckt, wobei die Isolierschicht (28) dick genug ist, um eine Dotierung des ersten Abschnitts (104) durch eine Implantation durch die Polysiliciumschicht (102) hindurch zu verhindern;

während des Schritts der Dotierung der Polysiliciumkörper (46, 48) wird ein zweiter Abschnitt der Polysiliciumschicht (100), der an den ersten Abschnitt (104) angrenzt, mit einem Dotierstoff derart dotiert, daß er von dem ersten Leitungstyp ist;

der erste Abschnitt (104) der Polysiliciumschicht (100) wird so dotiert, daß er von dem zweiten Leitungstyp ist;

während des Schritts der Temperung der Polysiliciumkörper (46, 48) wird die Polysiliciumschicht (100) getempert, wobei die Temperung verursacht, daß der Dotierstoff des zweiten Abschnitts (108) in den ersten Abschnitt (104) zwischen der Isolierschicht (28) und der ersten Diodenisolierschicht (102) diffundiert um einen Diodenübergang (112) zu bilden;

ein Gebiet des ersten Abschnitts (104) wird dadurch freigelegt, daß ein Teil der Diodenisolierschicht (102) während des Schritts des Öffnens der dritten Öffnung (56) entfernt wird, wobei das Gebiet im Abstand von dem Diodenübergang (112) liegt;

während des Schritts der Bildung von leitenden Schichten (60, 62) auf den Polysiliciumkörpern (46, 48) werden getrennte leitende Schichten (116, 118) auf dem Gebiet des ersten Abschnitts (104) und auf dem zweiten Abschnitt (108) gebildet;

die Passivierungs- und Isolierschicht (64) wird so gebildet, daß sie die leitenden Schichten (116, 118) und die Diodenisolierschicht (102) bedeckt;

während des Schritts der Bildung von Durchgängen zu den zentralen Bereichen wird ein Diodendurchgang (122) in der Isolierschicht (64) zu der leitenden Schicht (116) auf dem ersten Abschnitt (104) geöffnet;

während des Schritts der Bildung von Anschlußleitern in den Durchgängen wird ein Anschlußleiter in dem Diodendurchgang (122) gebildet; und

während des Schritts der Bildung von Zwischenverbindungen wird eine Verbindung zu dem Anschlußleiter in dem Diodendurchgang (122) auf der Oberfläche der Isolierschicht (64) geschaffen.

9. Verfahren nach Anspruch 8, bei welchem der Schritt des Dotierens des ersten Abschnitts (104) der Polysiliciumschicht (100) gleichzeitig mit dem Schritt der Dotierung der zweiten Basiszone (52) durchgeführt wird.

10. Verfahren nach Anspruch 8, bei welchem die Polysiliciumdiode (95) eine Festwertspeicherdiode ist, wobei die zweite leitende Schicht (116) in dem Diodendurchgang (122) mit einer Bitleitung verbunden ist und die leitende Schicht (118) auf dem zweiten Abschnitt (118) mit einer Wortleitung verbunden ist.

11. Verfahren nach Anspruch 7, bei welchem der Schritt des Dotierens der Kollektorkontaktzone (40) durch Implantierung ,eines Dotierstoffes durch die Isolierschicht (32) in die Halbleiterschicht (24) vorgenommen wird.

12. Verfahren nach Anspruch 7, das ferner den folgenden Verfahrensschritt enthält:

die Halbleiterschicht (24) wird zur Bildung einer Kanalbegrenzung (38) des ersten Leitungstyps dotiert, wobei sich die Kanalbegrenzung (38) von dem Substrat (10) zu der ersten Isolierschicht (32) erstreckt und von der Kollektorzone (12), der Basiszone (34) und der Kollektorkontaktzone (40) im Abstand befindet und wobei die Kanalbegrenzung (38) die Wirkung hat, den Betrieb eines parasitären Feldeffekttransistors zu verhindern.

13. Verfahren nach Anspruch 7, bei welchem ein Widerstand zugleich mit dem Schottky-Transistor auf dem gleichen Plättchen hergestellt wird, wobei das Verfahren ferner die folgenden Verfahrensschritte enthält:

eine Widerstandszone (36) eines Teils (26) der Halbleiterschicht (24) wird so dotiert, daß sie vom zweiten Leitungstyp ist, wobei die Widerstandszone (36) an die erste Isolierschicht (32) angrenzt und mehrere Enden hat;

mehrere zweite Widerstandszonen (54) werden derart stark dotiert, daß sie vom zweiten Leitungstyp sind, wobei eine zweite Widerstandszone (54) an jedes Ende der Widerstandszone angrenzt, die zweiten Widerstandszonen (54) an die erste Isolierschicht (32) angrenzt und seitlich von der Basiszone (34), der zweiten Basiszone (52), der Schottkydiodenzone, der Kollektorzone (12) und der Kollektorkontaktzone (40) im Abstand liegen und die zweiten Widerstandszonen (54) während des Schritts der Dotierung der zweiten Basiszone (52) dotiert werden;

durch die Isolierschicht (32) hindurch wird eine Widerstandskontaktöffnung (58) zu jeder zweiten Widerstandskontaktzone (54) während des Schritts der Bildung der dritten Öffnung (56) geöffnet;

leitende Widerstandskontaktschichten (61) werden während des Schritts der Bildung der leitenden Schichten (60, 62) auf jeder zweiten Widerstandszone (54) gebildet;

Widerstandskontaktdurchgänge (72) werden in der zweiten Isolierschicht (64) geöffnet, wenn die anderen Durchgänge geöffnet werden;

Widerstandsanschlußleiter (86) werden in den Widerstandskontaktöffnungen (58) und Widerstandskontaktdurchgängen (72) während des Schritts der Bildung von Anschlußleitern (86) gebildet; und

während des Schritts der Bildung von Zwischenverbindungen werden Verbindungen zu den Anschlußleitern (86) auf der Oberfläche der Isolierschicht (64) gebildet.

14. Verfahren nach Anspruch 7, das ferner die folgenden Verfahrensschritte enthält:

während des Schritts des Öffnens von Durchgängen in der zweiten Isolierschicht (64) wird eine Anzahl von Logikdiodendurchgängen (71) in der zweiten Isolierschicht (64) geöffnet, wobei die Logikdiodendurchgänge (21) Abschnitte der Halbleiterschicht (24) freilegen, die von der Basiszone (34), der zweiten Basiszone (52), der Kollektorzone (12), der Kollektorkontaktzone (40) und der Schottkydiodenzone entfernt sind; während des Schritts der Bildung von Anschlußleitern in den Durchgängen werden Anschlußleiter (86) in den Logikdiodendurchgängen (71) gebildet, wobei die Anschlußleiter (86) in den Logikdiodendurchgängen (71) die Halbleiterschicht (24) zur Bildung von Schottky-Logikdioden (74) mit niedriger Potentialschwelle kontaktieren; und

auf der Oberfläche der zweiten Isolierschicht (64) werden Verbindungen gebildet, die sich an die Anschlußleiter (86) anschließen.

15. Verfahren nach Anspruch 7, bei welchem der Schritt der Bildung von Anschlußleitern (86) in den Durchgängen (66, 68, 70, 71, 72) enthält:

in den Durchgängen wird eine Schicht aus einem Titan- Wolfram-Verbund (85) aufgebracht; und

auf die Schicht aus dem Titan-Wolfram-Verbund (85) wird eine aluminiumhaltige Legierung aufgebracht.

16. Anschluß für eine Zone (50) einer Halbleitervorrichtung (63), die gebildet ist in:

einer Halbleiterschicht (24) mit einer Isolierschicht (32), die auf der Halbleiterschicht gebildet ist, einer Halbleiterzone (34), die durch Implantation in der Halbleiterschicht gebildet ist, und mit einer zweiten Zone (50), die in der Halbleiterzone (34) an die Isolierschicht angrenzend gebildet ist,

einer durch die Isolierschicht hindurch gebildeten Öffnung (42), einem in der Öffnung (42) gebildeten und mit der Zone (50) verbundenen Polysiliciumkörper (56), wobei der Polysiliciumkörper einen ersten Bereich auf der zweiten Zone (50) kontaktiert und einen äußeren zweiten Bereich hat, der dem ersten Bereich entgegengesetzt und größer als dieser ist,

einer leitenden Schicht (60), die auf dem zweiten Bereich gebildet ist und eine Umfangsbegrenzung (78) aufweist, einer Isolier- und Passivierungsschicht (64), die auf der leitenden Schicht und auf der Isolierschicht (32) gebildet ist und einen Durchgang (66) aufweist, der durch die Isolier- und Passivierungsschicht hindurch zu einem dritten Bereich auf der leitenden Schicht geöffnet ist, wobei der dritte Bereich im Abstand von der Umfangsbegrenzung liegt;

einem Anschlußleiter (86), der in dem Durchgang so gebildet ist, daß er den dritten Bereich kontaktiert, wobei die leitende Schicht ausreichend groß ist, um Ausrichtprobleme beim Öffnen des Durchgangs zu der leitenden Schicht zu reduzieren; und

einer Verbindung, die sich an den Anschlußleiter auf der Oberfläche der Isolier- und Passivierungsschicht (64) anschließt.

17. Anschluß nach Anspruch 16, bei welchem der Polysiliciumkörper (46) einen Dotierstoff enthält und die zweite Zone (50) Dotierstoff enthält, der von dem Polysiliciumkörper (46) in die zweite Zone (50) diffundiert ist.

18. Anschluß nach Anspruch 16, bei welchem die Halbleitervorrichtung ein bipolarer Transistor ist und die zweite Zone (50) ein Emitter ist.