DE3779934T2 - Verfahren zur anordnung einer durchkontaktierten, loetaugenlosen verbindung. - Google Patents

Verfahren zur anordnung einer durchkontaktierten, loetaugenlosen verbindung.

Info

Publication number
DE3779934T2
DE3779934T2 DE8787102424T DE3779934T DE3779934T2 DE 3779934 T2 DE3779934 T2 DE 3779934T2 DE 8787102424 T DE8787102424 T DE 8787102424T DE 3779934 T DE3779934 T DE 3779934T DE 3779934 T2 DE3779934 T2 DE 3779934T2
Authority
DE
Germany
Prior art keywords
layer
conductor
copper
process according
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787102424T
Other languages
English (en)
Other versions
DE3779934D1 (de
Inventor
Leroy Newell Chellis
Theron Larue Ellis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3779934D1 publication Critical patent/DE3779934D1/de
Publication of DE3779934T2 publication Critical patent/DE3779934T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Chemically Coating (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Verbinden von mindestens zwei Leiterbahnen durch ein dielektrisches Material hindurch.
  • Bei der Herstellung von Leiterkarten und Leiterplatten wird ein dielektrisches Folienmaterial als Substrat verwendet. Ein Leiterbahnmuster wird auf einer oder auf beiden Hauptoberflächen des Substrats erstellt.
  • Um eine elektrische Verbindung zwischen den Schichten herzustellen, werden mit Metall beschichtete Durchgangsöffnungen hergestellt. Bei der Herstellung einer Verbindung zwischen den Leiterbahnmustern durch ein dielektrisches Material werden auf der Oberfläche des dielektrischen Materials in großem Maße eine leitende Anschlußfläche und eine Leiterbahn erzeugt. Eine Anschlußfläche auf dem dielektrischen Material ist jedoch unerwünscht, da sie auf dem dielektrischen Material wertvolle Fläche beansprucht, die für andere Zwecke benutzt werden könnte.
  • Dementsprechend wurden Verfahren zur Herstellung von lötaugenlosen, durchkontaktierten Verbindungen vorgeschlagen. Vorgeschlagen wurden derartige Verfahren u. a. von Crimi u. Mitarb. im IBM Technical Disclosure Bulletin, Bd. 9, Nr. 10, März 1967; Mead, IBM Technical Disclosure Bulletin, Bd. 13, Nr. 1, Juni 1970; Chumbres u. Mitarb., IBM Technical Disclosure Bulletin, Bd. 15, Nr. 10, März 1973; und DE-A-1 665 771, veröffentlicht am 21. Januar 1971.
  • Die vorgeschlagenen Verfahren benötigen im allgemeinen einen entsprechenden Photolackprozeß zur Definition des gewünschten Schaltungsmusters und/oder zum Schutz der bereits vorhandenen Stromkreise nach dem Erstellen der Durchgangsöffnungen. Die zum Schutz bestimmter Flächenteile erforderlichen Maßnahmen erschweren das Verfahren beträchtlich.
  • Aufgabe der Erfindung ist die Erstellung eines Verfahrens zur Herstellung einer lötaugenlosen, durchkontaktierten Verbindung zwischen mindestens zwei durch ein dielektrisches Material voneinander getrennten Leitern.
  • Diese Aufgabe wird durch das in Anspruch 1 definierte Verfahren erreicht.
  • Vorteilhafte Ausführungsbeispiele des erfindungsgemäßen Verfahrens sind in den Unteransprüchen offenbart.
  • Die Erfindung wird durch die folgende detaillierte Beschreibung in Verbindung mit den beiliegenden Zeichnungen verständlicher.
  • Die Figuren 1 - 4 sind Prinzipskizzen zur Illustration des in der vorliegenden Erfindung enthaltenen Verfahrens zur Herstellung der lötaugenlosen, durchkontaktierten Verbindung.
  • Die vorliegende Erfindung befaßt sich mit der Herstellung einer elektrischen Verbindung zwischen mindestens zwei Leiterbahnmustern durch ein dielektrisches Material hindurch.
  • Das Verfahren gemäß der vorliegenden Erfindung stellt eine elektrische Verbindung her, die als lötaugenlose, durchkontaktierte elektrische Verbindung bezeichnet wird.
  • Gemäß der vorliegenden Erfindung werden auf Trägern oder Trägerschichten elektrische Leiterbahnmuster erstellt. Die Trägerschicht ist temporär und läßt sich, ohne das erstellte Leiterbahnmuster zu verändern, vom dielektrischen Material in einem nachfolgenden Schritt abziehen.
  • Derartige Trägerschichten sind im Handel erhältlich und werden u. a. von Yates Industries unter der Handelsbezeichnung Double Thin Film geführt. Solche Werkstoffe enthalten meistens eine durch Elektrolyse erzeugte Kupferschicht oder kupferhaltige Schicht und eine zweite durch Elektrolyse erzeugte, aber aufgrund ihrer Dickenabmessung nicht selbsttragende Kupferschicht.
  • Die Kupferschicht und die zweite Metallschicht werden vorzugsweise durch eine Ablösemittelschicht voneinander getrennt. Beispiele für Ablöseschichten sind Chrom, Blei, Nickel, Aluminium und Silber. Auf die Ablösebeschichtung kann nachfolgend durch galvanische Abscheidung eine extrem dünne Kupferschicht aufgetragen werden; zusätzlich erlaubt die Ablösebeschichtung, daß die Trägerschicht mechanisch, ohne zu zerreißen, von dem Laminat abgezogen werden kann. Bei Bedarf können auch andere temporäre entfernbare Trägerschichten, wie z. B. Aluminium, verwendet werden.
  • Die gewünschten elektrischen Leiterbahnmuster werden auf den temporären Trägerelementen und im besonderen auf der dünnen Kupferoberfläche der oben beschriebenen temporären Trägerelemente erstellt. Dies kann durch Auftragen eines Fotolackmaterials auf die dünne Kupferschicht des temporären Trägerelementes erreicht werden, wonach es bestrahlt, entwickelt und so das gewünschte Muster durch Freilassen der das gewünschte Muster darstellenden Flächen der dünnen Kupferschicht erzeugt wird.
  • Als nächstes wird der dünne Kupferbereich so lange mit Kupfer beschichtet, bis das elektrische Leiterbahnmuster die gewünschte Stärke erreicht hat.
  • Das verbleibende Photolackmaterial wird durch Auflösen in einem geeigneten Lösungsmittel entfernt.
  • Die Teile der mit dem Photolackmaterial beschichteten dünnen Kupferschichten werden durch Schnellätzen entfernt.
  • Das Schnellätzen wird durchgeführt, indem die Anordnung mit einer Ätzflüssigkeit in Berührung gebracht wird. Für Kupfer sind u. a. Kupfer-(II)-chlorid, Eisen-(III)-chlorid, Natriumperoxodisulfat, ammoniakalisches Chlorit, Ammoniumpersulfat und Salpetersäure geeignete Ätzflüssigkeiten. Da die zu entfernenden Kupferschichten sehr dünn sind, brauchen sie nur für ungefähr 1 bis ungefähr 2 Minuten mit der Ätzflüssigkeit in Berührung gebracht zu werden. Die Temperatur während des Schnellätzens liegt gewöhnlicherweise zwischen ungefähr 43,33 ºC und ungefähr 60 ºC.
  • Das gleiche Verfahren kann auch benutzt werden, um ein anderes Leiterbahnmuster auf einer anderen Hauptoberfläche des dielektrischen Materials zu erstellen.
  • Die gewünschten temporären Trägerschichten mit den darauf erstellten gewünschten elektrischen Leiterbahnmustern werden daraufhin mit Paßstiften, wie nach dem stand der Technik bekannt, registriert und mit dem zwischen den Mustern liegenden dielektrischen Material laminiert. Das Laminieren wird so durchgeführt, daß die Oberfläche des auf dem temporären Trägerelement befindlichen gewünschten elektrischen Leiterbahnmusters dem dielektrischen Material zugewandt ist und dieses berührt. Mindestens zwei Leiterbahnmuster werden auf verschiedene Hauptoberflächen des dielektrischen Materials aufgetragen.
  • Gemäß der vorliegenden Erfindung werden u. a. folgende dielektrische Substrate oder Werkstoffe benutzt: Thermoplaste und wärmehärtbare Harze. Typische wärmehärtbare, harzreiche Stoffe sind u. a. Epoxidharze, Stoffe auf Phenolbasis und Polyamide. Derartige Stoffe werden gewöhnlich aus dem harzreichen Material zusammen mit einem Verstärkungsmaterial, wie z. B. mit Glas gefüllten Epoxidharzen oder einem Material auf Phenolharzbasis, geformt. Beispiele für phenolische Werkstoffe sind u. a. Kopolymere von Phenol, Resorcin und Kresol. Beispiele für einige geeignete thermoplastische Polymerstoffe sind u. a. Polyolefine wie Polypropylen, Polysulfone, Polycarbonate, Nitrilkautschuk und ABS-Polymere.
  • Bei den bevorzugten, gemäß der vorliegenden Erfindung verwendeten Polymerstoffen handelt es sich um Epoxidharz-Materialien. Typische Epoxidharze sind u. a. aus Bisphenol-A und Epichlorhydrin gewonnene Harze vom Bisphenol-A-Typ, aus der Epoxidation von Novolakharzen gewonnene harzreiche Stoffe, wobei die Novolakharze aus einem phenolischen Material wie Phenol selbst und einem Aldehyd wie Formaldehyd zusammen mit Epichlorhydrin hergestellt werden, polyfunktionelle Epoxidharze wie Tetraglycidyldiaminodiphenylmethan und alizyklische Epoxidharze wie bis(3,4- epoxy-6-methyl-cyclohexyl-methyl)-adipat. Am meisten werden Epoxidharze vom Bisphenol-A-Typ bevorzugt.
  • Die Epoxidharzmischungen können auch Beschleunigungs- und Aushärtungsmittel nach dem Stand der Technik enthalten. Beispiele für geeignete Aushärtungsmittel sind u. a. Polyamine, primäre, sekundäre und tertiäre Amine, Polyamide, Polysulfide, Harnstoff- Phenolformaldehyd und die entsprechenden Säuren oder Anhydride. Zusätzlich sind Lewis-Säurekatalysatoren wie BF&sub3; und die zugehörigen Komplexe geeignete Aushärtungsmittel.
  • Viele der gemäß der vorliegenden Erfindung verwendeten dielektrischen Substrate werden als sogenannte Prepregsubstrate bezeichnet, die ein Harz und eine Verstärkungsfaser wie Fiberglas enthalten. Solche faserhaltigen Materialien werden für gewöhnlich hergestellt, indem die Fasern zum Beispiel mit einer Epoxidharzpolymermischung imprägniert werden. Der Anteil der Epoxidharzmischung beträgt ungefähr 30 Gew.-% bis ungefähr 70 Gew.- % und beträgt vorzugsweise ungefähr 50 Gew.-% bis ungefähr 65 Gew.-% des gesamten Feststoffanteils der im Fiberglas enthaltenen Epoxidharzmischung.
  • Nachdem sich die Mischung mit den Fasern verbunden hat, wird sie so lange ausgehärtet, bis sie in den B-Zustand übergeht und dann in die gewünschte Form, z. B eine Platte, geschnitten werden kann. Werden Folien verwendet, so liegt ihre Stärke für gewöhnlich zwischen ungefähr 38,1 um (1,5 mil) und ungefähr 203,2 um (8 mil). Im allgemeinen findet das Aushärten in den B-Zustand bei Temperaturen zwischen ungefähr 80 ºC und ungefähr 110 ºC für ungefähr 3 Minuten bis zu ungefähr 10 Minuten statt.
  • Falls erwünscht, kann das Substrat sowohl auf andere Substrate laminiert als auch zwischen die obigen, in den temporären Trägerschichten vorhandenen, Leiterbahnmuster eingefügt werden.
  • Das Laminieren kann durchgeführt werden, indem die gewünschte Anordnung in einer vorgeheizten Laminierpresse bei einem bestimmten Druck und bestimmter Temperatur von beispielsweise ungefähr 13,79 bar (200 psi) bis ungefähr 34,47 bar (500 psi), vorzugsweise zwischen ungefähr 17,24 bar (250 psi) und ungefähr 20,68 bar (300 psi), bei ungefähr 180 ºC zusammengepreßt wird.
  • Die Zeit für den Preßvorgang variiert insbesondere entsprechend den benutzten Stoffen und dem angewendeten Druck. Unter den obigen Bedingungen ist 1 Stunde ausreichend.
  • Als nächstes werden die benötigten, durch die Anordnung hindurch verlaufenden Durchgangsöffnungen erstellt, um die Leiterbahnmuster auf sich gegenüberliegenden Oberflächen des dielektrischen Materials miteinander zu verbinden. Die Durchgangsöffnungen können durch Stanz- oder Bohrvorgänge hergestellt werden, einschließlich durch mechanisches und Laser-Bohren.
  • Sind die verbindenden Durchgangsöffnungen erstellt, wird das dielektrische Substrat, das die Durchgangsöffnungen enthält, in geeigneter Weise für den nachfolgenden Metallisierungsvorgang gereinigt und vorbehandelt.
  • Zum Beispiel kann die Vorbehandlung die Erzeugung aktiver Zentren durch physikalische Verfahren wie Sandstrahlen und/oder Dampfstrahlen und/oder durch chemische Verfahren wie Lösungsmittelquellung beinhalten. Ein typisches Lösungsmittel ist N-Methylpyrrolidon.
  • Die für die Herstellung einer elektrischen Verbindung zwischen den Leiterbahnmustern auf sich gegenüberliegenden Oberflächen des dielektrischen Substrats zu metallisierenden verbindenden Öffnungen sollen die Abscheidung des Kupfers katalysieren.
  • Zum Beispiel wird zuerst ein geeigneter Katalysator in den Durchgangsöffnungen aufgebracht, bevor sie in Kontakt mit einem stromlosen Kupferbeschichtungsbad kommen.
  • Zu den verbreiteten Verfahren zum Katalysieren oder Beimpfen eines Substrats gehört die Verwendung einer Zinn-(II)-chlorid-Sensibilisierungslösung und eines Palladiumchlorid-Aktivierungsmittels zur Bildung einer Schicht aus metallischen Palladiumteilchen.
  • Zum Beispiel wird ein Verfahren zum Katalysieren eines dielektrischen Substrats in der US-Patentschrift 3 011 920 dargestellt, das die Sensibilisierung des Substrats durch dessen Behandlung mit einer kolloidalen Metallösung, die Beschleunigung der Behandlung mit einem selektiven Lösungsmittel zur Beseitigung der Schutzkolloide vom sensibilisierten dielektrischen Substrat und die stromlose Abscheidung von Kupfer auf das sensibilisierte Substrat umfaßt.
  • Wie zum Beispiel in der US-Patentschrift 3 099 608 vorgeschlagen wird, kann ein dielektrisches Substrat durch die Abscheidung einer dünnen Schicht leitungsvermittelnder Metallteilchen wie Palladiummetall aus einer semikolloidalen Lösung auf das dielektrische Substrat vorbehandelt werden, um somit eine leitfähige Basis zu erstellen, die das galvanische Beschichten mit einem leitfähigen Metall auf der leitungsvermittelnden Basis ermöglicht.
  • Weiterhin wird in der US-Patentschrift 3 632 388 ein aus einer Vorätzphase mit Chromsäure mit einer anschließenden einstufigen Aktivierungsphase mit Zinn-Palladium-Hydrosol bestehendes Verfahren zur Behandlung eines Substrats aus polymerem Kunststoff während des Beschichtungsprozesses vorgeschlagen.
  • In der US-Patentschrift 4 066 809 neueren Datums wird ein sogenanntes dreistufiges Keimbildungsverfahren beschrieben. Bei diesem Verfahren werden die Oberflächen des dielektrischen Substrats zuerst mit einer Sensibilisierungslösung aus Zinn-(II)- chlorid, dann mit einem Aktivierungsmittel aus Palladiumchlorid und anschließend mit einer aus Palladiumchlorid/Zinnchlorid/Salzsäure bestehenden Impfflüssigkeit in Kontakt gebracht.
  • Zusätzlich können das Substrat und die Durchgangsöffnungen vor der Behandlung mit dem Zinn-(II)-chlorid und dem Palladiumchlorid mit einer wäßrigen Lösung, die ein polyfunktionelles ionisches Polymer enthält, behandelt werden, wie in der US-Patentschrift 4 478 883, Bupp u. Mitarb., und in der US-Patentanmeldung 696 879, Bupp u. Mitarb., beschrieben, deren Offenbarungen hierin durch Zitat einbezogen sind.
  • Das Polymer ist insofern ein polyfunktioneller ionischer Werkstoff, als es mindestens zwei aktive oder verfügbare funktionelle Ionenanteile der gleichen Polarität enthält. Die Polymere lassen sich zumindest mit Wasser mischen und sind vorzugsweise wasserlöslich oder zumindest in den in der vorliegenden Erfindung benutzten wäßrigen Lösungen löslich. Die bevorzugten Ionenanteile sind Kationenanteile wie die quaternären Phosphonium - und Ammoniumgruppen. Polymere mit mindestens zwei ionischen Anteilen sind im Handel erhältlich und brauchen an dieser Stelle nicht detailliert beschrieben zu werden. Beispiele für im Handel erhältliche polyfunktionelle ionische Polymere sind Reten 210, Reten 220 und Reten 300 und werden von Hercules vertrieben; zugehörige Beschreibungen sind enthalten in "Water Soluble Polymers", Bulletin VC-482A, Hercules Incorporated, Wilmington, Delaware 19899, dessen Offenbarung hierin durch Zitat einbezogen ist.
  • Bei den Reten-Polymeren handelt es sich um hochmolekulare Polymere (meistens zwischen ungefähr 50 000 und ungefähr 1 000 000 oder mehr), deren chemische Hauptkette aus Polyacrylamid besteht.
  • Das Ionenpolymer findet in der Regel Verwendung als verdünnte wäßrige Lösung mit einem Gehalt von ungefähr 0,01 Gew.-% bis ungefähr 1 Gew.-%, meistens von 0,05 Gew.-% bis ungefähr 0,5 Gew.- %, des Kopolymers. Die wäßrige Lösung enthält für gewöhnlich eine anorganische Säure wie H&sub2;SO&sub4; oder HCl, wodurch sich ein pH- Wert von ungefähr 0 bis ungefähr 7, meistens ungefähr 0 bis ungefähr 3, ergibt. Der Säuregehalt liegt in der Regel zwischen ungefähr 2 Gew.-% und ungefähr 10 Gew.-%.
  • Die Behandlung mit dem Ionenpolymer dauert in der Regel ungefähr 1 Minute bis ungefähr 10 Minuten.
  • Nach der Behandlung mit dem Ionenpolymer kann, falls erwünscht, die Anordnung zur Beseitigung von überschüssigem Polymer, das in den Durchgangsöffnungen nicht absorbiert wurde, mit deionisiertem Wasser ausgespült werden.
  • Als nächstes werden die Durchgangsöffnungen durch Kontakt mit einer eine katalytische Verbindung enthaltenden Substanz aktiviert, die in der Lage ist, den stromlosen Metallisierungsprozeß mit Kupfer zu auszulösen. Die Lösungen enthalten Metall, das direkt katalytische Zentren erzeugen oder als Vorläufer zur Erstellung katalytischer Zentren dienen kann. Das vorhandene Metall kann in elementarer Form, als Legierung, als Verbindung oder in Mischungen davon vorkommen. Bevorzugte Metallkatalysatoren sind Edelmetalle wie Gold, Palladium und Platin. Zusätzlich ist es möglich, Nichtedelmetalle wie Kupfer, Nickel, Cobalt, Eisen, Zink, Mangan und Aluminium zu benutzen.
  • Am häufigsten wird Palladium als Katalysator bevorzugt. Eine typische Palladiumlösung enthält pro Liter ungefähr 1,2 bis ungefähr 2,5 Gramm eines Palladiumsalzes, vorzugsweise PdCl&sub2;, ungefähr 80 bis ungefähr 150 Gramm eines Zinn-(II)-salzes, vorzugsweise SnCl&sub2; 2H&sub2;O, und ungefähr 100 bis ungefähr 150 ml Säure, vorzugsweise HCl. Wenn das HCl als 37%-ige Lösung bereitgestellt wird, werden vorzugsweise zwischen ungefähr 280 und ungefähr 360 ml der HCl-Lösung benutzt.
  • Die am meisten bevorzugte Lösung enthält pro Liter ungefähr 1,5 Gramm PdCl&sub2; und ungefähr 280 ml 37%-iger HCl. Diese Lösung wird in der Regel auf einer Temperatur von ungefähr 18,34 ºC ± 5,56 ºC gehalten.
  • Ein typischer dreistufiger Keimbildungsprozeß wird z. B. in der US-Patentschrift 4 525 390, Alpaugh u. Mitarb., beschrieben, dessen Offenbarung hierin durch Zitat einbezogen ist.
  • Als nächstes werden die Durchgangsöffnungen durch Berührung der Anordnung mit einem stromlosen galvanischen Bad beschichtet.
  • Als Metall wird bevorzugt Kupfer verwendet. Geeignete stromlose Kupferbeschichtungsbäder und ihre Anwendungsweise werden in den US-Patentschriften 3 844 799 und 4 152 467 beschrieben, deren Offenbarungen hierin durch Zitat einbezogen sind.
  • Das stromlose Kupferbeschichtungsbad besteht im allgemeinen aus einer wäßrigen Lösung, die eine Kupferionenquelle, ein Reduktionsmittel, einen Komplexbildner für das Kupferion und einen pH- Regler enthält. Die Elektrolytflüssigkeiten können auch eine Cyanidionenquelle und ein oberflächenaktives Mittel enthalten.
  • Als Kupfer-(II)-ionenquelle wird in der Regel ein Kupfer-(II)- sulfat oder ein Kupfer-(II)-salz des zu verwendenden Komplexbildners verwendet. Beim Kupfer-(II)-sulfat werden pro Liter vorzugsweise ungefähr 3 bis ungefähr 15 Gramm benutzt; noch besser ist es, pro Liter ungefähr 8 bis ungefähr 12 Gramm zu verwenden.
  • Als Reduktionsmittel wird meistens Formaldehyd benutzt, wovon pro Liter im allgemeinen ungefähr 0,7 bis zu ungefähr 7 Gramm und noch häufiger 0,7 bis ungefähr 2,2 Gramm Verwendung finden. Beispiele für andere Reduktionsmittel sind u. a. Formaldehydvorstufen oder -derivate wie Paraformaldehyd, Trioxan, Dimethylhydantoin und Glyoxal; Boronate wie Alkalimetallboronate (Natrium - und Kaliumboranat) und substituierte Boranate wie Natriumtrimethoxyboronat, sowie Borane wie Aminboran, Isopropylaminboran und Morpholinboran. Reduktionsmittel mit Hypophosphit können ebenfalls bei der stromlosen Nickel- und Kupferbeschichtung benutzt werden.
  • Beispiele für einige geeignete Komplexbildner sind u. a. Rochellesalze, Ethylendiamintetraessigsäure, die Natrium- (Mono-, Di-, Tri- und Tetranatrium-) salze der Ethylendiamintetraessigsäure, Nitrilotetraessigsäure und die entsprechenden Alkalisalze, Gluconsäure, Gluconate, Triethanolamin, Gluconsäure(gamma)lacton, modifizierte Ethylendiaminacetate wie N-Hydroxyethylethylendiamintriacetat. Eine Anzahl weiterer geeigneter Kupferkomplexbildner werden in den US-Patentschriften 2 996 408, 3 075 885, 3 075 856 und 2 938 805 vorgeschlagen. Im allgemeinen befinden sich pro Liter ungefähr 20 bis ungefähr 50 Gramm Kupferionen oder ein 3-4-facher molarer Überschuß in der Lösung.
  • Außerdem enthält das Beschichtungsbad ein oberflächenaktives Mittel zur Benetzung der zu beschichtenden Oberflächen. Ein zufriedenstellendes oberflächenaktives Mittel ist zum Beispiel ein unter der Handelsbezeichnung Gafac RE-610 erhältlicher organischer Phosphatester. Im allgemeinen sind pro Liter ungefähr 0,02 bis ungefähr 0,3 Gramm des oberflächenaktiven Mittels vorhanden. Zusätzlich wird der pH-Wert des Beschichtungsbades eingestellt, zum Beispiel durch das Hinzufügen einer ausreichenden Menge einer basischen Verbindung wie Natriumhydroxid oder Kaliumhydroxid, um den gewünschten pH-Wert zu erhalten. Der gewünschte pH- Wert von stromlosen Kupferbeschichtungsbädern liegt gewöhnlich zwischen ungefähr 11,6 und ungefähr 11,8.
  • Außerdem kann das Beschichtungsbad auch ein Cyanidion enthalten und zwar üblicherweise ungefähr 10 bis ungefähr 25 Milligramm pro Liter zur Einstellung einer Cyanidionenkonzentration in dem Bad von ungefähr 0,0002 M bis ungefähr 0,0004 M. Beispiele für einige Cyanide sind u. a. Alkalimetall-, Erdalkalimetall- und Ammoniumcyanid.
  • Die spezifische Dichte solcher Beschichtungsbäder liegt im allgemeinen zwischen ungefähr 1,060 und ungefähr 1,080 g/cm³. Weiterhin liegt die Temperatur des stromlosen Kupferbeschichtungsbades in der Regel zwischen ungefähr 70 ºC und ungefähr 80 ºC und meistens zwischen ungefähr 70 ºC und ungefähr 75 ºC. Für eine Diskussion der geeigneten Elektrolyttemperaturen sowie der Cyanidionenkonzentration sei auf die US-Patentschrift 3 844 799 verwiesen.
  • Nachdem die Durchgangsöffnungen zur Herstellung einer elektrischen Verbindung zwischen den Leiterbahnmustern auf sich gegenüberliegenden Oberflächen des dielektrischen Substrats metallisiert wurden, wird die temporäre Trägerschicht mechanisch von der Anordnung entfernt bzw. abgezogen, zum Beispiel durch Abschälen, wodurch die Trennschicht ebenfalls mit entfernt wird.
  • Für eine weitere Darstellung der vorliegenden Erfindung sei auf die Figuren 1 bis 4 verwiesen.
  • Figur 1 stellt das Laminat dar, das die Leiterbahnmuster auf den gegenüberliegenden Hauptoberflächen des dielektrischen Substrats enthält. Im besonderen bezeichnet die Bezugsnummer 1 das dielektrische Substrat, die Bezugsnummern 2 und 3 beziehen sich auf die Leiterbahnmuster und zwar jeweils auf das erste bzw. das zweite Muster. Die Bezugsnummern 4 und 5 bezeichnen die zuvor auf die Trägerschicht aufgetragene dünne Kupferschicht. Die Bezugsnummern 6 und 7 stellen eine Trennschicht, wie etwa eine Chromtrennschicht, dar. Die Bezugsnummern 8 und 9 stellen die beispielsweise aus 2-Unzen-Leiterkupfer bestehende temporäre Trägerschicht dar.
  • In Figur 2 werden die Durchgangsöffnungen, auf die sich die Bezugsnummer 10 bezieht, dargestellt.
  • Figur 3 stellt das elektrisch leitfähige Metall dar, das auf die durch die Bezugsnummer 11 gekennzeichneten Durchgangsöffnungen aufgetragen wird.
  • Figur 4 zeigt die Anordnung nach dem Entfernen der temporären Trägerschicht.

Claims (8)

1. Ein Prozeß zum Verbinden von mindestens zwei Leiterbahnen durch ein dielektrisches Material hindurch, bestehend aus
A. Erstellen von je einem ersten und zweiten Leiterbahnmuster (2, 3) auf entsprechenden ersten und zweiten temporären Trägerschichten (8, 9);
B. Laminieren der Trägerschichten (8, 9) mit den Leiterbahnmustern (2, 3) zusammen mit dem dielektrischen Material (1) zwischen den Leiterbahnmustern (2, 3), so daß die Oberflächen der Leiterbahnmuster (2, 3) auf den temporären Trägerschichten (8, 9) an das dielektrische Material angrenzen und damit in Kontakt stehen;
C. Erstellen von Durchgangsöffnungen (10) in der so erhaltenen Struktur, die das erste Leiterbahnmuster (2) und das zweite Leiterbahnmuster (3) verbinden;
D. Bedecken der Durchgangsöffnungen mit einem elektrisch leitfähigen Material (11) um damit das erste Leiterbahnmuster (2) mit dem zweiten Leiterbahnmuster (3) zu verbinden; und
E. Entfernen der Trägerschichten (8, 9) durch Abziehen, um somit eine randlose elektrische Verbindung zwischen erstem und zweitem Leiterbahnmuster (2, 3) zu erhalten.
2. Der Prozeß nach Anspruch 1, wobei zwischen den temporären Trägerschichten (8, 9) und den Leiterbahnmustern (2, 3) Ablöseschichten (6, 7) aufgebracht sind, um ein rnechanisches Abziehen der Trägerschichten (8, 9) zu ermöglichen, ohne die Leiterbahnmuster (2, 3) zu beschädigen.
3. Der Prozeß nach Anspruch 1 oder 2, wobei auf den Trägerschichten (8, 9) eine zweite Schicht (4, 5), vorzugsweise aus Kupfer, und wahlweise eine Ablöseschicht (6, 7) aufgebracht sind, welche die Trägerschicht (8, 9) und die zweite Schicht trennt, wobei auf der zweiten Schicht ein Photolackmuster als Negativbild des gewünschten Leiterbahnmusters (2, 3) erzeugt wird, und wobei die Flächenteile der zweiten Schicht (4, 5) in den Öffnungen des Photolackmusters entwickelt werden, um so das Leiterbahnmuster (2, 3) zu erzeugen und wobei vor der Laminierung der Trägerschicht (8, 9) auf das dielektrische Material (1) das Photolackmuster und die nicht durch Leiterbahnmuster (2, 3) bedeckten Flächenteile der zweiten Schicht (4, 5) entfernt werden.
4. Der Prozeß nach Anspruch 1 oder 2, wobei die Trägerschichten (8, 9) aus Kupfer und die Ablöseschichten (6, 7) aus Chrom bestehen.
5. Der Prozeß nach den Ansprüchen 1 bis 4 wobei die Durchgangsöffnungen (10) durch Bohren erzeugt werden.
6. Der Prozeß nach einem der Ansprüche 1 bis 5, wobei das dielektrische Substrat (1) aus Epoxid-Harz besteht.
7. Der Prozeß nach einem der Ansprüche 1 bis 6, wobei das dielektrische Substrat (1) auch Fiberglas enthält.
8. Der Prozeß nach einem der Ansprüche 1 bis 7, wobei die Durchgangsöffnungen (10) mit Kupfer (11) metallisiert sind.
DE8787102424T 1986-03-05 1987-02-20 Verfahren zur anordnung einer durchkontaktierten, loetaugenlosen verbindung. Expired - Lifetime DE3779934T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/836,376 US4704791A (en) 1986-03-05 1986-03-05 Process for providing a landless through-hole connection

Publications (2)

Publication Number Publication Date
DE3779934D1 DE3779934D1 (de) 1992-07-30
DE3779934T2 true DE3779934T2 (de) 1993-02-04

Family

ID=25271841

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787102424T Expired - Lifetime DE3779934T2 (de) 1986-03-05 1987-02-20 Verfahren zur anordnung einer durchkontaktierten, loetaugenlosen verbindung.

Country Status (7)

Country Link
US (1) US4704791A (de)
EP (1) EP0235701B1 (de)
JP (1) JPS62206897A (de)
AU (1) AU593887B2 (de)
BR (1) BR8700761A (de)
CA (1) CA1245774A (de)
DE (1) DE3779934T2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3928832C2 (de) * 1989-08-31 1995-04-20 Blasberg Oberflaechentech Verfahren zur Herstellung von durchkontaktierten Leiterplatten und Leiterplatten-Halbzeug
US5158645A (en) * 1991-09-03 1992-10-27 International Business Machines, Inc. Method of external circuitization of a circuit panel
US5289269A (en) * 1991-12-27 1994-02-22 Nippon Television Network Corporation Color television camera with details of luminance signal formation
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
US6079100A (en) * 1998-05-12 2000-06-27 International Business Machines Corporation Method of making a printed circuit board having filled holes and fill member for use therewith
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes
US6125531A (en) 1999-03-01 2000-10-03 International Business Machines Corporation Method of making a printed circuit board having filled holes and a fill member for use therewith including reinforcement means
US6467161B2 (en) * 2000-05-26 2002-10-22 Visteon Global Tech., Inc. Method for making a circuit board
US6473963B1 (en) 2000-09-06 2002-11-05 Visteon Global Tech., Inc. Method of making electrical circuit board
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
US7637008B2 (en) * 2002-12-18 2009-12-29 Intel Corporation Methods for manufacturing imprinted substrates
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
DE102005011545A1 (de) * 2005-03-10 2006-09-21 Lpkf Laser & Electronics Ag Verfahren zur Kontaktierung von Leiterbahnen einer Leiterplatte
US7503111B2 (en) * 2005-03-31 2009-03-17 International Business Machines Corporation Method for increasing wiring channels/density under dense via fields
KR100688701B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
AU2019310459A1 (en) 2018-07-24 2021-02-18 Voyager Therapeutics, Inc. Systems and methods for producing gene therapy formulations

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA664222A (en) * 1963-06-04 H. Scheer Frederick Forming plated holes
US3163588A (en) * 1955-02-14 1964-12-29 Technograph Printed Electronic Method of interconnecting pathway patterns of printed circuit products
GB854881A (en) * 1956-12-04 1960-11-23 Emi Ltd Improvements in or relating to methods of forming conducting coatings on walls extending into insulating supports
US2986804A (en) * 1957-02-06 1961-06-06 Rogers Corp Method of making a printed circuit
GB1174043A (en) * 1966-03-01 1969-12-10 British Aircraft Corp Ltd Improvements relating to the manufacture of Printed Circuits
DE1665771C2 (de) * 1966-09-30 1975-05-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung gedruckter Schaltungsplatten
GB1207631A (en) * 1968-04-04 1970-10-07 Technograph Ltd Plated through holes
JPS4865462A (de) * 1971-12-16 1973-09-08
JPS5040466A (de) * 1973-08-16 1975-04-14
DE2515706A1 (de) * 1975-04-10 1976-10-21 Siemens Ag Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法

Also Published As

Publication number Publication date
EP0235701B1 (de) 1992-06-24
US4704791A (en) 1987-11-10
EP0235701A3 (en) 1989-02-22
AU6967487A (en) 1987-09-10
BR8700761A (pt) 1987-12-29
DE3779934D1 (de) 1992-07-30
EP0235701A2 (de) 1987-09-09
JPS62206897A (ja) 1987-09-11
CA1245774A (en) 1988-11-29
JPH0347757B2 (de) 1991-07-22
AU593887B2 (en) 1990-02-22

Similar Documents

Publication Publication Date Title
DE3779934T2 (de) Verfahren zur anordnung einer durchkontaktierten, loetaugenlosen verbindung.
DE68917748T2 (de) Konditionieren eines nicht leitfähigen Substrats für eine nachfolgende Metallabscheidung.
EP0117258B1 (de) Verfahren zur Herstellung von haftfesten Metallschichten auf Kunststoffsubstraten
US3347724A (en) Metallizing flexible substrata
US4512829A (en) Process for producing printed circuit boards
US3672986A (en) Metallization of insulating substrates
DE3874867T2 (de) Verfahren zur behandlung einer kupferoberflaeche.
DE69121183T2 (de) Herstellung von leiterplatten unter benutzung selektiv ätzbarer metallschichten
EP0787224B1 (de) Verfahren zur abscheidung von metallschichten
DE3750282T2 (de) Verfahren zur Metallplattierung.
DE69934379T2 (de) Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten
EP0259754A2 (de) Flexible Schaltungen
DE3047287C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
EP0997061B1 (de) Verfahren zum metallisieren eines elektrisch nichtleitende oberflächenbereiche aufweisenden substrats
DE3140082A1 (de) Verfahren zur herstellung gedruckter schaltungen
EP1021593A2 (de) Verfahren und lösung zur herstellung von goldschichten
DE3788564T2 (de) Verfahren zur Vorbehandlung eines Substrates für die stromlose Metallisierung.
DE69015689T2 (de) Stromloses Plattierverfahren.
EP0406678A1 (de) Quellmittel zur Vorbehandlung von Kunstharzen vor einer stromlosen Metallisierung
EP0324189A2 (de) Verfahren zur Herstellung von elektrischen Leiterplatten
EP0195332B1 (de) Elektrische Leiterplatten
DE1665314C2 (de) Basismaterial zur Herstellung gedruckter Schaltungen
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
EP0197323A2 (de) Elektrische Leiterplatten
DE4438791C2 (de) Mit metallisierten Polyimidoberflächen versehenes Substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8330 Complete renunciation
8330 Complete renunciation