DE3780562T2 - Chemischer dampfniederschlag mit waermestrahlung von einer isolierschicht auf ein substrat aus iii-v-material, verwendung zur herstellung einer mis-struktur. - Google Patents

Chemischer dampfniederschlag mit waermestrahlung von einer isolierschicht auf ein substrat aus iii-v-material, verwendung zur herstellung einer mis-struktur.

Info

Publication number
DE3780562T2
DE3780562T2 DE8787402397T DE3780562T DE3780562T2 DE 3780562 T2 DE3780562 T2 DE 3780562T2 DE 8787402397 T DE8787402397 T DE 8787402397T DE 3780562 T DE3780562 T DE 3780562T DE 3780562 T2 DE3780562 T2 DE 3780562T2
Authority
DE
Germany
Prior art keywords
substrate
layer
insulating layer
temperature
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787402397T
Other languages
English (en)
Other versions
DE3780562D1 (de
Inventor
Marcel Bensoussan
Yves Nissim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE3780562D1 publication Critical patent/DE3780562D1/de
Application granted granted Critical
Publication of DE3780562T2 publication Critical patent/DE3780562T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6316—Formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die Erfindung hat ein Verfahren des Dampfphasenniederschlags einer elektrischen Isolierschicht auf einem Substrat aus III-V- Material zum Gegenstand, welches insbesondere entweder als Gitterisolator mit MIS-Struktur (Transistor, CCD, Speicher) oder als Oberflächenpassivierungsschicht verwendbar ist.
  • Es wird daran erinnert, daß ein III-V-Material ein Material ist, welches mindestens ein Element der Gruppe III und mindestens ein Element der Gruppe V des Periodensystems der Elemente enthält.
  • Die Herstellung elektrischer Isolatoren, welche befriedigende Eigenschaften besitzen (Grenzflächenzustand, elektrische Widerstandsfähigkeit, mechanische Widerstandsfähigkeit, Porosität, zeitliches Verhalten ...), weniger als Gitterisolatoren von MIS-Transistoren, als für Isolatoren zur Passivierung und zum Schutz integrierter Schaltungen, stellt noch die große Beschränkung bei der breiten Verwendung der III-V-Verbindungen in der Mikroelektronik und in der optoelektronischen Integration dar. Insbesondere ist bis zum heutigen Tag noch kein technologisch völlig befriedigendes Verfahren zur Verwirklichung von MIS- (Metall-Isolator-Halbleiter) Strukturen auf GaAs, InP, AlxGayIn1-x-yAs oder GaxIn1-xAsyP1-y mit 0≤x≤1 und 0≤y≤1, vorhanden, welche die Grundmaterialien der III-V-Technologie sind.
  • Der wesentliche Grund für diesen Sachverhalt ist, daß, im Gegensatz zu Silizium, die III-V-Verbindungen keine natürlichen stabilen Oxide besitzen, welche zur elektrischen Isolierung entsprechende elektronische Eigenschaften besitzen.
  • Die thermische Oxidation dieser Verbindungen, welche der natürliche Weg zur Herstellung von Isolatoren gewesen wäre, ist kompliziert und erfordert ziemlich wenig geläufige Druckbedingungen. Darüber hinaus sind die Versuche in dieser Richtung noch nicht sehr beweiskräftig, wie das Dokument "High pressure thermal oxyde/InP interface" von C.W. Wilmson et al., J. Vac. Sci. Technol. B, 3 (4) 1103 (1985) zeigt.
  • Es scheint, daß die natürliche Oxidschicht (etwa 0,1 nm) eine Grenze für die Qualität der elektrischen Eigenschaften der Zwischenschicht darstellt, wie das Dokument "Influence of interfacial structure on the electronic properties of SiO&sub2;/InP MISFET'S" von K.M. Geib et al., J. Vac. Sci. Technol. B, 2 (3) 516 (1984) aufzeigt.
  • Darüber hinaus besteht eine gewisse Zahl möglicher Oxide mit einem von den beiden Elementen dieser III-V-Verbindungen oder sogar mit einer Kombination von Zweien, welche zu Phasengemischen führt, von denen einige instabil sind, wie das Dokument "Analysis of native oxyde films and oxyde-substrate reaction on III-V semiconductors using thermochemical phase diagrams" von G.P. Schwartz, erschienen in Thin Solid Film, 103 (3) 1983, aufzeigt.
  • Somit ist der einzig mögliche Weg, welcher derzeit ausgeübt wird, derjenige der aufgebrachten oder niedergeschlagenen Isolatoren.
  • Die am häufigsten verwendeten Isolatoren sind SiO&sub2; und Si&sub3;N&sub4;. Dies liegt an der Tatsache, daß man Beschichtungsverfahren für diese wohlbeherrschten Materialien im Handel vorgeschlagen hat, welche in der Silizium-Technologie entwickelt worden sind, die gleichfalls beschichtete Isolatoren erfordert.
  • Eine der wesentlichsten Einschränkungen bei der Anwendung, ohne besondere Vorsichtsmaßregeln, dieser Beschichtungstechniken für die III-V-Verbindungen ist der Sättigungsdampfdruck des Elements V, welcher noch viel höher ist als jener des Elements III. Zum Beispiel sind die Temperaturen der nichtkongruenten Zersetzung der Oberfläche von InP beziehungsweise von GaAs in der Größenordnung von 300ºC und 550ºC; über diesen Temperaturen besteht eine bevorzugte Verdampfung des Elements V, was auf der Oberfläche einen Überschuß von Element III hinterläßt, welcher die Neigung hat, metallische Aggregate zu bilden, welche zu wenig befriedigenden Zuständen der Zwischenschicht führen.
  • Diese Temperaturbegrenzung hat zwangsläufig bis heute dazu geführt, sich für die III-V-Verbindungen an "Niedertemperatur"- Beschichtungsverfahren der besagten Isolatoren zu orientieren, das heißt entweder an niedrigere Temperaturen als die nichtkongruente Zersetzung der Substratoberfläche, oder im Falle von InP an niedrigere Temperaturen als 300ºC.
  • Anfangs waren die Isolatoren durch herkömmliche chemische Dampfphasenbeschichtung niedergeschlagen werden. Trotz aller in dieser Richtung unternommener Anstrengungen haben diese Techniken bis heute zu einer Dichte des elektronischen Zustands der Zwischenschicht geführt, welche jegliche Herstellung einer brauchbaren Verbindung verbietet. Es steht fest, daß die besagten "Niedertemperatur"-Isolatoren von weniger guter Qualität sind als jene bei höherer Temperatur hergestellten.
  • Die intuitive Überlegung, welche darin bestand, die Beschichtungsverfahren zu untersuchen, welche es erlauben, die Beschichtungstemperatur noch zu erniedrigen, haben zum Einsatz von Verfahren wie der plasmaunterstützten chemischen Dampfphasenbeschichtung und der durch Ultraviolettstrahlung unterstützten chemischen Dampfphasenbeschichtung geführt.
  • Obwohl noch nicht völlig zufriedenstellend, sind durch diese zwei letzten Verfahren ermutigende Ergebnisse erhalten worden.
  • Bei der ultraviolettunterstützten Beschichtung, welche in der in Journées de la Société Française du Vide, Paris, 22-23 Oktober 1984, "Dépôt de couches minces diélectriques (SiO&sub2;, Si&sub3;N&sub4;) en CVD assisté par UV (Hg) sur matériaux III-V" von P. Dimitriou - A. Scavennec gemachten Mitteilung beschrieben sind, scheint es, daß die Eigenschaft des Isolators etwas verbessert worden ist.
  • Umgekehrt ist es für die in den Dokumenten "Interface properties of metal/oxide/semiconductor and metal/semiconductor structures on Ga1-xInxAs mit x = 0,35 und 0,10" von S. Gourier et al., erschienen in Thin. Sol. Films 103 155 (1983) und "High resolution electron microscopy of the GaAs/Si&sub3;N&sub4; interface produced by multipolar plasma deposition" von P. Ruterana et al., erschienen in Appl. Phys. Lett. 49 (11), S. 672, vom 15. September 1986, beschriebene plasmaunterstützte Beschichtung vor allem der Aspekt der Vorbereitung oder des Herrichtens der Substratoberfläche vor dem Beschichten des Isolators, welche interessante Aussichten bietet, ohne daß dies wirklich beweiskräftig ist.
  • Aus diesen Untersuchungen trat auch eine zweite Begrenzung der Isolierbeschichtungen auf den Substraten aus III-V-Material hervor, wobei die zweite Begrenzung mit der Behandlung der Substratoberfläche vor der Beschichtung der Isolatoren verknüpft ist.
  • Bei GaAs, bewirken die Eigenschaften der Oberfläche, welches auch immer die Beschichtungstechnik ist, daß das Fermi-Niveau in der Mitte der verbotenen Bande durch mehr als 10¹² Zwischenzustände/cm² blockiert ist, eine Zahl, welche bis heute keine Technik hat vermindern können. In diesem Fall sind sich die bestehenden Verfahren vor allem am Erhalten der Stöchiometrie auf der Substratoberfläche gelegen.
  • Dagegen ist es bei InP oder GaxIn1-xAs mit 0≤x≤1 möglich, MIS- Strukturen von guter Qualität zu erhalten. Die Fermi-Niveaus für diese letzteren Verbindungen sind auf der Oberfläche nicht hemmend blockiert und indem man der Weise folgte, bei der man die Substratoberfläche behandelt oder vorbereitet, kann man die Zahl der Zustände der Zwischenschicht in bedeutsamer Weise vermindern. Es ist somit deutlich, daß für InP und GaxIn1-xAs der Schritt der Vorbereitung der Substratoberfläche vor der Beschichtung des Isolators entscheidend ist.
  • Die vorliegende Erfindung hat genau ein Verfahren zum Beschichten eines Substrats aus III-V-Material mit einer Isolierschicht zum Gegenstand, was es gestattet, die vorstehenden Nachteile zu beheben. Sie erlaubt insbesondere die Herstellung von Isolierschichten, welche ganz und gar befriedigende elektrische, mechanische und das zeitliche Verhalten, die Zwischenschicht usw. betreffende Eigenschaften besitzen.
  • Sie gründet sich auf die Technik der chemischen Dampfphasenbeschichtung, welche unter der Abkürzung CVD-Beschichtung bekannt ist, und auf die Anwendung einer schnellen thermischen Behandlung oder eines Wärmeblitzes auf das Substrat.
  • Es ist anzumerken, daß die schnelle thermische Behandlung derzeit anerkannt ist, um Substrate aus implantiertem GAs im Hinblick darauf auszuglühen, um die implantierten Ionen elektrisch zu aktivieren. Eine gewisse Zahl für dieses Glühen spezifischer Eigenschaften ist in dem Artikel "Rapid thermal annealing of ion implanted semiconductors" von J. Narayan, O.W. Holland, Journal of Appl. Phys. 56, 2913 (1984) beschrieben.
  • In genauerer Weise hat die Erfindung ein Verfahren zur Bildung einer elektrischen Isolierschicht auf einem Substrat aus III-V- Material zum Gegenstand, dadurch gekennzeichnet, daß es wenigstens einen ersten Schritt der Vorbereitung der Substratoberfläche, um die Oberfläche freizulegen oder um sie mit wenigstens einer Schutzschicht zu beschichten, und einen zweiten Schritt des chemischen Dampfphasenniederschlags der Isolierschicht bei hoher Temperatur, das heißt bei einer höheren Temperatur als der nichtkongruenten Zersetzungstemperatur der Substratoberfläche umfaßt, wobei das Erhitzen des Substrats im Verlauf des zweiten Schrittes mit einem Wärmeblitz durchgeführt wird, was mit einem äußerst raschen Temperaturanstieg nahe bei 5 Sekunden, einem äußerst raschen Absinken der Temperatur nahe bei 12 Sekunden und einer Stufe in der gewählten Niederschlagstemperatur verbunden ist, deren Dauer eine Funktion der für die Isolierschicht angestrebten Dicke ist.
  • Anders gesagt wird die hohe Temperatur durch die Blitzbestrahlung des Substrats erzeugt.
  • Der erste und zweite Schritt wird bevorzugt in demselben Behältnis durchgeführt. Darüber hinaus wird der erste Schritt vorteilhafterweise durch Unterwerfen des Substrats einem Wärmeblitz ausgeführt.
  • Unter hoher Temperatur sind im Fall von InP Temperaturen über 300ºC zu verstehen. Überdies ist unter Substrat ein massives Substrat zu verstehen, aber auch jede auf ein massives Substrat durch Epitaxie aufgebrachte oder niedergeschlagene Schicht oder jeder in ein massives Substrat implantierte Schicht.
  • Das Verfahren der Erfindung verbindet die wohlbekannten Vorteile der chemischen Dampfphasenbeschichtung, wie die Vielseitigkeit der Verwendung verschiedener Gase, des Drucks dieser Gase, der Möglichkeit der in situ-Reinigung des Substrats usw. Weiterhin erlaubt die chemische Dampfphasenbeschichtung durch einen Wärmeblitz aufgrund der Tatsache der Zersetzung der III- IV-Substrate auf der Oberfläche bei hoher Temperatur rasch Temperaturänderungen durchzuführen, was auf diese Weise die Möglichkeit gibt, mit der Kinetik der Oberflächenphänomene der Substrate zu spielen.
  • Der mit einem thermischen Erhitzen verbundene Wärmeblitz von kurzer Dauer wird in vorteilhafter Weise in einem Brenner mit Halogenlampen ausgeführt. Die Dauer des Wärmeblitzes hängt von der Natur des Substrats und insbesondere von der Zersetzungstemperatur des Substrats ab.
  • Der Halogenbrenner erlaubt:
  • 1.) - eine Zeit tM für den äußerst raschen und kontrollierbaren Temperaturanstieg nahe bei 5 Sekunden, selbst für Temperaturen höher als 1200ºC,
  • 2.) - eine hervorragende Stabilität auf der Stufe der gewählten Temperatur mittels einer Gegenreaktion, welche die auf der Probe hervorgerufene Temperatur durch ein Thermoelement oder optisches Pyrometer direkt untersucht,
  • 3.) - eine Zeit TD für äußerst rasches und kontrollierbares Absinken der Temperatur, welches einer Härtung des Substrats entspricht, wobei TD nahe bei 12 Sekunden liegt,
  • 4.) - ein auf das Substrat begrenztes Erhitzen, welches mit dessen optischer Absorption verbunden ist.
  • In einem Brenner mit Halogenlampe wird die Gleichmäßigkeit der Temperatur durch die Lampengeometrie sichergestellt und die Befestigung der zu behandelnden Probe erfolgt ohne thermischen Kontakt mit ihrem Träger (schwimmende Probe), was auf diese Weise eine schwache thermische Trägheit sicherstellt. Diese letztere Eigenschaft gestattet, einen zusätzlichen Vorteil des Verfahrens der Erfindung (CVD-Beschichtung durch Wärmeblitz) hervorzuheben.
  • Tatsächlich besitzt der gesamte Brenner kalte Wände, da sich das Erhitzen örtlich auf die Probe auswirkt. Dies schaltet ebenso jedes Risiko der Verschmutzung dieser Wände und damit der Proben wie jedes Selbstdotierungsproblem der letzteren aus. Da das Beschichtungsverfahren von kurzer Dauer ist (einige Sekunden) sind zusätzlich die Phänomene der Rückdiffusion der Verunreinigungen in die Probe gleichermaßen stark vermindert.
  • Auf diese Weise ist das Problem der Instabilität der Substratoberflächen aus III-V-Material, welches beim Erhitzen auf eine hohe Temperatur an das bevorzugte Ausscheiden von Element V gebunden ist, durch das Blitzglühen der Substrate gemäß der Erfindung gelöst wird. Tatsächlich ist durch den vorstehenden Artikel von Narayan gezeigt worden, daß ein Substrat aus GaAs, also ein III-V-Material, hohe Temperaturen über Bestrahlungszeiten von weniger als einer Minute ertragen kann.
  • Beispielsweise kann das ungeschützte GaAs eine Temperatur von 850ºC während einiger Sekunden (5 bis 10 sec) ohne das Risiko eines Abbaus und das InP eine Temperatur von 720ºC während derselben Dauer ertragen.
  • Die Anwendung hoher Temperaturen (> 300ºC) gemäß der Erfindung bei einer CVD-Beschichtung von Isolatoren durch einen Wärmeblitz erlaubt es, Isolatoren mit guter Volumenbeschaffenheit zu erhalten, welche aufgrund ihrer guten Stöchiometrie einen höheren Widerstand als diejenigen besitzen, welche man durch Beschichtungstechniken bei niedriger Temperatur erhält. Die Stöchiometrie des Isolators ist in der Tat besser und die Bewegung freier Ladungen im Isolator, welche für die Hystereseprobleme in der Strom-Spannungskennlinie zum Beispiel einer MIS-Struktur verantwortlich ist, ist vermindert.
  • Außerdem erlaubt die Anwendung hoher, durch einen Wärmeblitz gemäß der Erfindung erzeugter Temperaturen gleichfalls an Wachstumsgeschwindigkeit der Isolierschicht zu gewinnen und folglich die Bestrahlungszeiten kurz sein zu lassen.
  • Gemäß der Erfindung kann der Schritt der chemischen Beschichtung bei atmosphärischem Druck oder bei niedrigem Druck (niedriger als 133 Pa) durchgeführt werden, wobei jede dieser Lösungen ihre Vorteile und ihre Nachteile hat. Die chemische Dampfphasenbeschichtung bei niedrigem Druck ergibt jedoch die besten Beschichtungen vom Gesichtspunkt der Gleichförmigkeit.
  • Das Verfahren gemäß der Erfindung ist auf alle Substrate aus III-V-Material und insbesondere auf Substrate aus InP, GaxIn1- xAsyP1-y, GayAl1-yAs, AlxGayIn1-x-yAs, mit 0≤x≤1 und 0≤y≤1, GaSb, InSb, GaP anwendbar. Da die Grundmaterialen bei der III- V-Technologie GaAs, InP, GaxIn1-xAsyP1-y und AlxGayIn1-x-yAs, mit 0≤x≤1 und 0≤y≤1, sind, läßt sich das Verfahren der Erfindung vorteilhaft auf diese Materialien anwenden.
  • Der Schritt der Vorbereitung der Substratoberfläche aus III-V- Material kann einen Schritt der chemischen Reinigung, ein für ein Substrat aus InP sehr wirksamer Schritt, umfassen, welcher außerhalb des Behältnisses für die chemische Dampfphasenbeschichtung durchgeführt wird. Die Reinigung erlaubt das Freilegen der Oberfläche des Halbleitersubstrats, wobei insbesondere das natürliche Oxid entfernt wird, ohne zusätzliche Störungen zu erzeugen.
  • Der Schritt der Vorbereitung der Substratoberfläche kann auch einen Schritt des Abbeizens umfassen, welcher in dem Niederschlagsbehälter durchgeführt wird. Diesem Schritt kann ein obiger chemischer Reinigungsschritt vorangehen. Er dient auch dazu, die Substratoberfläche freizulegen, ohne zusätzliche Störungen zu erzeugen.
  • Dieser Freilegungsschritt wird durch Unterziehen des Substrates einem Wärmeblitz mit Hilfe von Halogenlampen entweder im Vakuum, um einige Nanometer natürlichen Oxids zu entfernen, oder in Gegenwart eines chlorierten Gases wie CCl&sub4;, SiCl&sub4; oder GeCl&sub4; ausgeführt.
  • Wenn der Schritt des Freilegens im Vakuum durchgeführt wird beträgt die durch die Halogenlampen auf dem Substrat erzeugte Temperatur für InP 300ºC und für GaAs 550ºC.
  • Die Dauer der Wärmebestrahlung und diejenige der Einwirkung des chlorierten Gases auf ein Substrat aus GaAs schwankt zwischen 3 und 15 Sekunden und für ein Substrat aus InP zwischen 1 und 10 Sekunden.
  • Der Schritt der Vorbereitung der Substratoberfläche kann zusätzlich zu den obigen Schritten einen Schritt der Zufuhr von V-Elementen zur Substratoberfläche umfassen. Dieser Schritt der Zufuhr kann einen einzigen Schritt der Vorbereitung der Substratoberfläche darstellen.
  • Diese Zufuhr von V-Element erlaubt die Lücken dieses Elements in der Substratoberfläche auszugleichen. Diese Zufuhr wird durch Unterziehen der Substratoberfläche einem Wärmeblitz in Gegenwart eines durch thermische Zersetzung von AsH&sub3; oder PH&sub3; erhaltenen Flusses von As&sub2; oder P&sub2; in dem Niederschlagsbehälter durchgeführt, wobei die Bestrahlung des Substrats durch Halogenlampen erzeugt wird.
  • As&sub2; und P&sub2; können für beliebige Substrate aus III-IV-Material und insbesondere genausogut für GaAs, InP, GaxIn1-xAsyP1-y und AlxGayIn1-x-yAs, mit 0≤x≤1 und 0≤y≤1, verwendet werden.
  • In dem besonderen Fall eines Substrats aus InP verbessert die Behandlung mit einem Wärmeblitz unter einem As&sub2;-Fluß die elektronischen Eigenschaften der Substratoberfläche sehr und vom Gesichtspunkt seiner Passivierung durch Bildung einer Indium und Arsen enthaltenden Halbleiterschicht, wobei diese Schicht eine Dicke von einigen zehn Nanometern (0,3 bis 3 nm) hat.
  • Die Dauer des Wärmeblitzes und die Zufuhr von Element V beträgt 1 bis 10 Sekunden für InP und zwischen 3 und 15 Sekunden für GaAs. Die durch die Blitzbestrahlung auf dem Substrat erzeugte Temperatur beträgt zwischen 500 und 700ºC für InP und 700 bis 900ºC für GaAs.
  • Der Schritt der Vorbereitung der Substratoberfläche kann auch aus einem Schritt des Verschließens dieser Oberfläche durch eine sehr dünne Schutzschicht aus Isoliermaterial bestehen. Dieser Schritt des Verschließens kann allein oder mit den vorhergehenden Schritten kombiniert angewandt werden. Das Isoliermaterial kann ein Nitrat oder ein Sulfat von einigen Nanometern sein, welches mit dem natürlichen Oxid des Substrats oder dem niedergeschlagenen Siliziumoxid (SiO&sub2;) reagiert hat.
  • Die Nitrierung oder Sulfurierung der Substratoberfläche werden vorteilhafterweise durch Unterziehen der Substratoberfläche einem mit Hilfe von Halogenlampen ausgeführten Wärmeblitz durchgeführt.
  • Die Nitrierung oder die Sulfurierung der Substratoberfläche kommt bei einer Temperatur von 600ºC während 3 bis 10 Sekunden mit NH&sub3; zustande.
  • Die Sulfurierung unter einem Wärmeblitz kann mit H&sub2;S bei einer Temperatur von 550ºC während 3 bis 15 Sekunden für ein Substrat aus GaAs und bei einer Temperatur von 300ºC während 3 bis 10 Sekunden für InP durchgeführt werden.
  • Wenn die Verschlußschicht aus SiO&sub2; ausgeführt wird, kann der Niederschlag dieser Schicht durch Cracken von SiH&sub4; in Anwesenheit von Sauerstoff bei einer Temperatur von 250 bis 450ºC oder durch Cracken von Si(OC&sub2;H&sub5;)&sub4; in Anwesenheit von Sauerstoff bei einer Temperatur von 300 bis 400ºC ausgeführt werden.
  • Sie kann ebenso durch Niederschlagen einer Schicht aus undotiertem, polykristallinem Silizium durch CVD bei einer durch einen Wärmeblitz erzeugten hohen Temperatur hergestellt werden, welche man unter einer Sauerstoffatmosphäre thermisch oxidiert, wie im Dokument "Rapid thermal processing of thin gate dielectrics. Oxydation of silicon" von J. Nulman, J.P. Krusius und A. Gat in IEEE Elec. Dev. Lett. Bd. 6, 5, 205 (1985) erschienen, beschrieben.
  • Diese Schicht aus SiO&sub2; erlaubt dem geschütztem Substrat, welches insbesondere dazu bestimmt ist, die aktive Schicht einer MIS-Struktur zu bilden, die für das Niederschlagen der Isolierschicht angewandte hohe Temperatur während Zeiträumen, welche zehn Minuten überschreiten können, zu ertragen.
  • Der Schritt des Verschließens der Substratoberfläche kann auch aus einer Epitaxie einer Halbleiterschicht von einigen Nanometern bestehen, welche auch die Rolle einer Schutzschicht des Substrats spielt, welche dazu bestimmt ist, zum Beispiel die aktive Schicht einer MIS-Struktur darzustellen. Diese Stufe wird unmittelbar nach dem Verschließen durch einen Wärmeblitz ausgeführt.
  • Diese Epitaxie wird bei hoher Temperatur (> 300ºC) durch thermische Zersetzung organometallischer Dämpfe, einer unter der Abkürzung MOCVD bekannten Technik, durchgeführt und ist in demselben Niederschlagsbehälter wie die anderen Beschichtungen möglich. Diese Zersetzung kann durch stetiges Erhitzen oder durch einen mittels Halogenlampen gemäß der Erfindung ausgeführten Wärmeblitz durchgeführt werden.
  • Die Epitaxie-Halbleiterschicht kann aus einem gleichartigen oder von denjenigen, das Substrat aus III-IV-Material bildenden verschiedenen Element III und Element V gebildet sein. Zum Beispiel kann für InP die Epitaxieschicht aus InP oder InAs usw. sein und für GaAs kann die Epitaxieschicht GaAs, GaP usw. sein.
  • Gemäß der Erfindung kann die auf dem Substrat aus III-IV- Material niedergeschlagene Isolierschicht eine Schicht aus undotiertem polykristallinen Silizium, eine Schicht aus Siliziumnitrid (Si&sub3;N&sub4;) oder eine Schicht aus Siliziumoxid (SiO&sub2;) von einigen zehn Nanometern sein.
  • Für eine Schicht aus undotiertem polykristallinem Silizium kann die Beschichtung durch Cracken von SiH&sub4; oder von SiH&sub2;Cl&sub2; bei von 800 bis 1100ºC reichenden Temperaturen. Zum Beispiel wird diese Beschichtung von einer Dicke von etwa 30 nm durch Unterziehen des Substrats einem Wärmeblitz mit Hilfe von Halogenlampen ausgeführt. Die Bestrahlungstemperatur beträgt 920ºC während 3 Sekunden.
  • Diese Schicht aus polykristallinem Silizium, welche als solche verwendet werden kann, kann anschließend wie in dem vorstehend zitierten Dokument von Nulman angegeben bei hoher Temperatur umgekehrt in Gegenwart von Sauerstoff oder Stickstoff oxidiert oder nitriert werden, wobei diese Oxidation oder Nitrierung unter thermischer Bestrahlung des Substrats mit Hilfe von Halogenlampen in demselben Niederschlagsbehälter zustande kommt.
  • Außerdem ist es möglich, eine Nitridschicht oder eine Schicht aus Siliziumoxid direkt durch eine chemische Reaktion gewisser Gase, von den die gebräuchlichsten im folgenden wiederholt werden, bei durch einen Wärmeblitz erzeugter hoher Temperatur niederzuschlagen.
  • Jede dieser chemischen Reaktionen ist als Funktion der Temperatur, bei welcher das Substrat gehalten wird, wenn es einer durch Halogenlampen ausgesandten thermischen Bestrahlung unterzogen wird, und als Funktion der Partialdrucke der verschiedenen Gasbestandteile zu optimieren. Die Dauer des Niederschlagens des Isolators und der Bestrahlung wächst mit der Dicke des gewünschten Isolators; diese Dauer liegt zwischen 5 und 120 s. Die für das Niederschlagen einer Isolierschicht aus SiO&sub2; ins Spiel gebrachten Reaktionen werden nachfolgend in Tabelle 1 angegeben und die für das Niederschlagen einer Isolierschicht aus Si&sub3;N&sub4; ins Spiel gebrachten werden nachfolgend in Tabelle 2 angegeben. TABELLE 1 Gasgemisch Beschichtungstemperatur in ºC TABELLE 2 Gasgemisch Beschichtungstemperatur in ºC
  • Um ausreichende Wachstumsgeschwindigkeiten der Isolierschicht (10 bis 100 nm/min) zu erhalten, muß in all diesen chemischen Reaktionen der gasförmige, das Silizium enthaltende Bestandteil ausreichend verdünnt sein und die Konzentration des oxidierenden oder nitrierenden Elements muß erhöht sein.
  • Im Falle einer Schicht aus SiO&sub2;:
  • O&sub2; / SiH&sub4; = 10.
  • Zu weiteren Einzelheiten über die obigen Beschichtungsreaktionen kann man sich zum Beispiel auf den Artikel "Low pressure CVD production processes for poly, Nitride and Oxide" von R.S. Rosler, erschienen in Solid State Tech., April 1977, 63, und auf den Artikel "Comparison of properties of dielectric films deposited by various method" von W.A. Plishin, erschienen in J. Vac. Sci. Technol. 14 1064 (1977) beziehen.
  • Die Isolierschicht kann ebenfalls aus unter der Abkürzung PSG bekanntem Siliziumphosphid durch Cracken des Gemisches SiH&sub4; + PH&sub3; in Gegenwart von Sauerstoff bei einer Temperatur von 300 bis 500ºC ausgeführt werden. Der Vorteil einer solchen Lösung ist zusätzlich zur Isolierschicht der Substratoberfläche Element V zuzuführen, was auf diese Weise erlaubt, den zuvor beschriebenen Zuführungsschritt zu vermeiden.
  • Das zuvor beschriebene Beschichtungsverfahren durch Wärmeblitz bedient sich vorteilhafterweise der Herstellung einer MIS- Struktur wie eines Transistors, eines Speicherplatzes, eines Schieberegisters usw.
  • Deshalb hat die Erfindung auch ein Herstellungsverfahren einer MIS-Struktur auf einem Substrat aus III-IV-Material zum Gegenstand, welches eine mit einer leitenden Schicht versehene elektrisch isolierende Schicht umfaßt, wobei dieses Verfahren einen Schritt der Vorbereitung der Substratoberfläche und einen wie vorher beschriebenen Schritt des chemischen Dampfphasenniederschlages der Isolierschicht sowie einen Schritt des Niederschlagens der leitenden Schicht bei hoher Temperatur umfaßt.
  • Das Niederschlagen der leitenden Schicht wird vorteilhafterweise unmittelbar nach dem Niederschlagen der Isolierschicht in demselben Niederschlagsbehälter durchgeführt, wobei auf diese Weise jedes Risiko einer Verschmutzung durch die Umgebung vermieden wird.
  • Die leitende Schicht kann eine unter einem Wärmeblitz mit Hilfe von Halogenlampen niedergeschlagene Schicht von mit Phosphor hochdotiertem polykristallinem Silizium sein. Diese Beschichtung ergibt sich zum Beispiel durch Cracken von SiH&sub4; und von PH&sub3;.
  • Die leitende Schicht kann auch aus einem Metall wie Nickel, Wolfram, Molybdän, Tantal usw. ausgeführt werden.
  • Diese metallische Schicht kann in diesem Fall durch Pyrolyse eines Carbonyls oder Hexafluorids des entsprechenden Metalls durch Anwenden insbesondere einer Blitzbestrahlung gemäß der Erfindung oder einer wie im Artikel "Metal Film Deposition by Laser Breakdown chemical Vapor Deposition" von T.R. Jervis und L.R. Newkirk, erschienen in "Beam induced Chemical Processes", herausgegeben von R.J. Von Gutfeld, J.E. Greene, H. Schlossberg (M.R.S. Pittsburgh 1985), S. 7, beschriebenen Laserbestrahlung gebildet werden.
  • Die Dauer des Wärmeblitzes zum Niederschlagen des polykristallinen Siliziums und jene der Laserbestrahlung zum Niederschlagen der metallischen Schicht liegen der Dicke der gewünschten leitenden Schicht folgend zwischen 5 Sekunden und einigen Minuten.
  • Die Temperatur des Niederschlagens der leitenden Schicht liegt der Art dieser Schicht folgend zwischen 700 und 950ºC.
  • Diese leitende Schicht kann auch aus einem Wolfram- oder Molybdänsilizid durch aufeinanderfolgendes Niederschlagen einer Schicht von polykristallinem Silizium und einer Wolfram- oder Molybdänschicht ausgeführt werden. Das bei hoher Temperatur niedergeschlagene Wolfram oder Molybdän reagiert mit dem polykristallinen Silizium unter Bilden des entsprechenden Silizids.
  • Andere Eigenschaften und Vorteile der Erfindung treten aus der Beschreibung, welche folgt, besser hervor und welche zur Veranschaulichung angegeben ist und nicht auf die beigefügten Figuren beschränkt ist, in welchen:
  • - die Figuren 1 bis 6 veranschaulichen die verschiedenen Schritte der Herstellung einer MIS-Struktur gemäß der Erfindung:
  • die Figuren 1, 2a bis 6 sind Längsschnitte der MIS-Struktur und die Figur 2b ist ein Diagramm, welches im Laufe der Zeit (t) den Zyklus der Temperatur (T) und der Zuführung der Gase in den Beschichtungsbehälter zur Herstellung einer MIS-Struktur aus InP angibt, und
  • - die Figur 7 stellt schematisch eine Vorrichtung dar, welche den Einsatz des Verfahrens gemäß der Erfindung erlaubt.
  • Die nachfolgende Beschreibung bezieht sich auf die Herstellung eines auf einem Substrat aus InP ausgeführten MIS-Transistors im Hinblick auf eine Vereinfachung dieser Beschreibung. Wie man jedoch vorher gesagt hat, ist die Anwendung der Erfindung allgemeiner.
  • In Figur 1 enthält die zu behandelnde Probe, allgemeines Bezugszeichen 1, ein halbisolierendes Substrat 2 aus InP, welches insbesondere mit Eisenionen dotiert ist und auf seiner Oberfläche mit einem dotierten Bereich 6 versehen ist, welche die aktive Schicht der MIS-Struktur darstellt. Diese Schicht 6 wird durch Ionenimplantation 6 gebildet. Diese Implantation 4 wird insbesondere mit Ionen vom Typ n in einer Dosis von 5.10¹&sup5; bis 10¹&sup6; Atomen/cm² durchgeführt. Als Ionen vom Typ n kann man Silizium, Selen, Schwefel usw. anführen.
  • Anstelle der Ionenimplantation kann die aktive Schicht der MIS- Struktur auch durch Epitaxie einer Halbleiterschicht auf das Substrat 2 durch thermische Zersetzung metallorganischer Verbindungen, eines Phosphins und/oder Arsins, welches durch stetiges Erhitzen der Oberfläche oder einen Wärmeblitz unter Zuhilfenahme der Bestrahlung der Oberfläche durch Halogenlampen gemäß der Erfindung ausgeführt werden.
  • Der folgende Verfahrensschritt, als A in Figur 2b bezeichnet, besteht aus dem Vorbereiten der Oberfläche der implantierten Schicht 6 des Substrats im Hinblick auf das Niederschlagen der Isolierschicht darauf, welche den Gate-Nichtleiter der MIS- Struktur darstellt.
  • Dieser Schritt A besteht aus dem Unterziehen der implantierten Substratoberfläche einem As&sub2;-Fluß, welcher aus der thermischen Zersetzung 8a von AsH&sub3; in einem Vakuumbehälter (Bezugszeichen 32 in Figur 7) erhalten wurde, worin ein Vakuum in der Größenordnung von 1,3 10&supmin;&sup4; Pa herrscht, um eine Monoschicht 8 auf der Grundlage von Arsen und Indium zu bilden, wie in der Figur 2a dargestellt. Dieser Schritt A kann gleichfalls bei Atmosphärendruck durchgeführt werden.
  • Die Halbleiterschicht 8 erlaubt die implantierte Substratoberfläche mit Element V zu sättigen, aber auch sie beim späteren Niederschlag der Isolierschicht bei hoher Temperatur zu schützen.
  • Das Niederschlagen der Halbleiterschicht 8, welches durch Unterziehen der implantierten Substratoberfläche einer thermischen Bestrahlung durchgeführt wird, wird bei einer Temperatur von 650ºC während eines Zeitraums von 1 bis 10 Sekunden ausgeführt, wobei, wie die Figur 2b zeigt, diese Bestrahlung von Halogenlampen herrührt (Bezugszeichen 48 in der Figur 1). Die Beschichtung 8 wird von einem Begasen des Unterdruckbehälters mit einem neutralen Gas wie Stickstoff (Figur 2b) gefolgt.
  • Der Herstellungsschritt A wird durch das Niederschlagen einer Isolierschicht 10 (Figur 2a) auf der Halbleiterschicht 8 durchgeführt, was ein Selbstverschließen der implantierten Substratoberfläche 6 oder der Epitaxieschicht darstellt und es erlaubt, diese implantierte oder Epitaxieschicht bei dem späteren Niederschlagen der Isolierschicht bei hoher Temperatur durch einen Wärmeblitz zu schützen.
  • Tatsächlich erlaubt dieses Selbstverschließen der implantierten oder Epitaxieschicht 6 die für das nachfolgende Niederschlagen eines guten Isolators erwünschte hohe Temperatur während für die Zersetzung des Substrats entscheidenden Zeiträumen von zehn Sekunden zu ertragen.
  • Die Isolierschicht 10 ist insbesondere eine durch thermische Zersetzung 10a von SiH&sub4; in Gegenwart von O&sub2; bei einer Temperatur von 450ºC während 3 bis 10 Sekunden erhaltene Schicht aus SiO&sub2; von etwa 3 bis 5 nm, wie in Figur 2b mit 300ºC für Zeiten in der Größenordnung von Minuten dargestellt. Das Beschichtung dieser Schicht 10 aus SiO&sub2; wird mittels einer Bestrahlung der Oberfläche der Probe 1 mit Halogenlampen erhalten.
  • Nach dem Begasen des Unterdruckbehälters mit Stickstoff (Figur 2b) führt man auf der Isolierschicht 10 das Niederschlagen B (Figur 2b) einer weiteren Isolierschicht 12 (Figur 2a) durch, welche den Gate-Nichtleiter der MIS-Struktur darstellt. Diese Isolierschicht 12 von 50 bis 100 nm Dicke ist insbesondere eine SiO&sub2;-Schicht, welche wie die Schicht 10 durch thermische Zersetzung 12a von SiH&sub4; in Gegenwart von O&sub2; (Figur 2b) bei einer Temperatur von 750ºC erhalten wurde.
  • Der Schritt B des chemischen Dampfphasenniederschlags der Isolierschicht B wird mittels einer thermischen Bestrahlung der Oberfläche der Probe 1 mittels Halogenlampen durchgeführt.
  • Die Dauer der thermischen Bestrahlung wie jene der Einwirkung des Gasgemisches schwankt der gewünschten Dicke der Schicht 12 aus SiO&sub2; folgend von 5 bis 30 Sekunden.
  • Der dem Verfahren folgende Schritt, als C in Figur 2b bezeichnet, besteht aus dem Vervollständigen der MIS-Struktur durch Niederschlagen einer leitenden Schicht 14 (Figur 2a) auf der Nichtleiteroberfläche 12. Diese leitende Schicht 14 ist insbesondere eine Schicht aus Wolframsilizid, welche, wie in dem vorstehenden Artikel von T.R. Jervis beschrieben, durch Cracken von SiH&sub4; und von PH&sub3; bei 900ºC (Figur 2b), gefolgt von einer Pyrolyse von Wolframcarbonyl erhalten wird. Diese Pyrolyse wird insbesondere unter Laserbestrahlung bei einer Temperatur von 900ºC während etwa 10 Sekunden, wie in Figur 2b angegeben, durchgeführt.
  • Diese erhöhte Temperatur des Niederschlagens der leitenden Schicht 14 erlaubt außerdem das thermische Ausglühen der implantierten Schicht 6 des Substrats und macht dadurch die implantierten Ionen elektrisch aktiv.
  • Der wie in der Figur 3 dargestellte, dem Verfahren folgende Schritt besteht aus dem Ätzen der lagenweisen Anordnung der Schichten 8, 10, 12, 14 gemäß klassischen Techniken der Lithographie, um das Gate der MIS-Struktur auszuführen. Diese Ätzung wird unter Verwenden einer Maske aus Harz, welche die Abmessungen des Gates der MIS-Struktur bestimmt, und unter chemischem Angreifen dieser verschiedenen Schichten in selektiver Weise nach dem Fachmann wohlbekannten Verfahren ausgeführt.
  • Wie in der Figur 4 dargestellt, führt man anschließend eine Ionenimplantation 16 aus, wobei die lagenweisen Anordnung der Schichten 8 bis 14 die Rolle der Maske bei dieser Implantation spielt. Diese Implantation erlaubt es, auf der oberen Oberfläche des Substrats 2 und beiderseits der geätzten lagenweisen Anordnung zwei implantierte Bereiche 18 und 20 zu definieren, welche die Source-Zone beziehungsweise Drain-Zone der MIS- Struktur darstellen.
  • Diese Implantation wird mit Ionen vom Typ n (Si, S, Se) in einer Dosis von 10¹&sup9; Atomen/cm² durchgeführt. Sie wird von einem Glühen zur elektrischen Aktivierung der implantierten Ionen durch einen Wärmeblitz, wie in dem vorher zitierten Artikel von J. Narayan beschrieben, gefolgt. Diese thermische Bestrahlung wird insbesondere bei einer Temperatur von 700ºC während etwa 5 Sekunden durchgeführt und wird gemäß der Erfindung mit Halogenlampen erzeugt.
  • Der folgende Verfahrensschritt besteht, wie in der Figur 5 dargestellt, aus dem Ausführen der Anschlüsse 22 beziehungsweise 24 der Source-Zone 18 und der Drain-Zone 20 der MIS- Struktur. Diese Metallisierungen 22 und 24 werden aus Aluminium oder Titan-Gold-Germanium durch Bestimmen der Abmessungen dieser Metallisierungen mit Hilfe eines Lithographieschrittes, welcher eine Maske aus Harz darstellt, gefolgt von einer Beschichtung durch Vakuumverdampfung des Metalls und dann einem Entfernen des Harzes, was die Entfernung des es bedeckenden Metalls zu Folge hat. Diese Technik ist unter dem Namen "lift off" in der angelsächsischen Terminologie bekannt.
  • Der letzte Verfahrens schritt besteht darin, wie in Figur 6 dargestellt, auf der Struktureinheit eine Isolierschicht 26 zur Passivierung niederzuschlagen. Diese Isolierschicht 26 ist insbesondere eine unter denselben Arbeitsbedingungen wie der Gate-Nichtleiter 12 (Schritt B, Figur 2b) niedergeschlagene SiO&sub2;-Schicht und entspricht, nachdem man die nichtmetallisierten Zonen 28 und 30 des Substrats einem Vorbereitungsschritt A (Figur 2b) der Oberfläche unterzogen hat, der Erfindung.
  • In Figur 7 hat man schematisch eine Vorrichtung dargestellt, welche den Einsatz des Verfahrens gemäß der Erfindung erlaubt.
  • Diese Vorrichtung in waagerechter Anordnung umfaßt einen Unterdruckbehälter 32, in welchen in einem Quarzrohr mehrere zu behandelnde Proben aus III-IV-Material angeordnet sind. Die Probenträger müssen einen möglichst geringen Wärmeleitwiderstand besitzen und nicht mit den Proben in Kontakt stehen (zum Beispiel Gaskissen).
  • Zur Vorbereitung der Oberfläche der Proben, zum Niederschlagen der Isolierschicht 12 und gegebenenfalls der leitenden Schicht 14 erforderliche Gase werden in eines der Enden 34 der Einheit eingeführt, wobei das andere Ende zum Beispiel zum Evakuieren des Behälters verwendet wird.
  • In Figur 7 hat man sechs Gaszuleitungen 36a bis 36f dargestellt. Die Zuführung 36a dient zum Beispiel zur Einführung von Gasen, welche der III-IV-Substratoberfläche das Element V wie As&sub3; oder PH&sub3; zuführen; die Zuführung 36b dient zur Einführung eines neutralen Gases wie einem Edelgas oder Stickstoff im Hinblick darauf, die gesamte Vorrichtung zwischen jeder chemischen Reaktion in der Gasphase auszublasen; die Zuführung 36c dient zur Einführung von Sulfurierungs- oder Nitrierungsgasen wie NH&sub3; oder SH&sub3;; die Zuführung 36d dient zur Einführung in den Tabellen 1 und 2 angegebener Siliziumgase; die Zuführung 36e dient zur Einführung gasförmiger sauerstoffhaltiger Verbindungen (siehe Tabelle 1 und 2) wie O&sub2;; die Zuführung 36f dient zur Einführung gasförmiger metallischer Verbindungen wie W(CO)&sub6;. Die Zuführungen 36a-36f verschiedener Gase sind mit Magnetventilen 38 versehen, welche mit einem elektronischen Steuerkreis 40 verbunden sind. Ein mit einem elektronischen Lesekreis 44 verbundenes Manometer 42 erlaubt den im Innern des Behälters 32 herrschenden Druck zu messen. Diese Meßinformationen werden zu einem Rechner 46 gesandt, welcher hierauf den elektronischen Steuerkreis 40 der Magnetventile 38 steuert.
  • Der Unterdruckbehälter 32 wird in einen Ofen mit Halogenlampen 48 verbracht, was es erlaubt, die Proben 1 gegenüber den Lampen verschiedenen Wärmeblitzen auszusetzen, welche bei der Herstellung des Substrats, des Niederschlagens der Isolierschicht und gegebenenfalls des Niederschlagens der leitenden Schicht verwendet werden.
  • Als verwendbarer Ofen mit Halogenlampen kann man den Ofen "Machine Heat pulse" von A.G. Associates (Palo Alto, Kalifornien, USA) oder "Machine Addax" von AET (Chemin de malacher ZIRST, Meylan, Frankreich) anführen.
  • Temperaturmeßfüher 50 (zum Beispiel vom Thermoelement-Typ), welche sich im Innern des Behälters 32 befinden, erlauben die Temperatur der Proben zu messen. Die gemessene Temperatur wird hinsichtlich des Steuerns der Heiztemperatur und der Dauer der thermischen Bestrahlung über einen elektronischen Lesekreis 52 zum Rechner 46 gesandt. Zu diesem Zweck wird der Rechner 46 mit einem elektronischen Steuerkreis 54 und der Stromversorgung der Halogenlampen 48 verbunden.
  • Die vorstehend beschriebene Vorrichtung erlaubt eine automatische Steuerung der Temperaturen der Beschichtung und der Wärmebestrahlung ebenso wie eine Steuerung des Gasdurchsatzes als Funktion der Art des Substrats aus zu behandelndem III-V- Material, der Art des Vorbereitungsschrittes der Oberfläche dieser Substrate, des Typs des Niederschlagens der Isolierschicht und gegebenenfalls jenem der leitenden Schicht für eine MIS-Struktur.
  • Die vorstehende Beschreibung ist selbstverständlich nur zur Veranschaulichung angegeben, wobei jede Abänderung beabsichtigt sein kann, ohne deshalb den Rahmen der Erfindung zu verlassen. Insbesondere kann die Vorrichtung zur Ausführung der Erfindung eine senkrechte Anordnung anstelle der waagerechten Anordnung besitzen.

Claims (17)

1. Verfahren zur Bildung einer elektrischen Isolierschicht (12) auf einem Substrat (6) aus III-V-Material, dadurch gekennzeichnet, daß es wenigstens einen ersten Schritt (A) der Vorbereitung der Substratoberfläche (6), welcher aus dem Beschichten dieser Oberfläche mit wenigstens einer Schutzschicht (8, 10) besteht, wobei diesem Schritt ein Schritt der Freilegung der Oberfläche vorangehen kann, und einen zweiten Schritt (B) des chemischen Dampfphasenniederschlags der Isolierschicht (12) bei hoher Temperatur, das heißt bei einer höheren Temperatur als der nichtkongruenten Zersetzungstemperatur der Substratoberfläche umfaßt, wobei das Erhitzen des Substrats (6) im Verlauf von Schritt (B) mittels eines einzelnen Wärmeblitzes durchgeführt wird, was mit einem äußerst raschen Temperaturanstieg nahe bei 5 Sekunden, einem äußerst raschen Absinken der Temperatur nahe bei 12 Sekunden und einer Stufe in der gewählten Niederschlagstemperatur verbunden ist, deren Dauer eine Funktion der für die Isolierschicht angestrebten Dicke ist.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß der erste Schritt (A) dadurch ausgeführt wird, daß das Substrat (6) einem Wärmeblitz unterworfen wird.
3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste und der zweite Schritt im selben Behältnis (32) durchgeführt werden.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material aus GaAs, InP, GaxIn1-xAsyP1-y und AlxGayIn1-x-y mit 0≤x≤1 und 0≤y≤1 ausgewählt ist.
5. Verfahren gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß man das Substrat (6) einem Wärmeblitz mit Hilfe von Halogenlampen (48) unterwirft.
6. Verfahren gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste Schritt (A) einen Schritt des Abbeizens der Oberfläche des Substrats (6) enthält, um sie freizulegen.
7. Verfahren gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Schritt des Freilegens der Oberfläche (6) im Vakuum durchgeführt wird, um das aus dem Substrat stammende Oxid abzulösen.
8. Verfahren gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Schritt des Freilegens der Oberfläche (6) in Gegenwart von Chlorgas durchgeführt wird.
9. Verfahren gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der erste Schritt (A) einen Schritt (8a) der Zufuhr von Element V zur Substratoberfläche enthält, um sie mit einer Schutzschicht zu beschichten.
10. Verfahren gemäß einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der erste Schritt (A) einen Schritt (10a) des Verschließens der Oberfläche des Substrats (6) mit einem Isoliermaterial (10) enthält, um sie zu schützen.
11. Verfahren gemäß einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der erste Schritt (A) einen Epitaxieschritt einer halbleitenden Schicht auf der Substratoberfläche enthält, um sie zu schützen.
12. Verfahren gemäß einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Isolierschicht (12) eine nichtdotierte Schicht aus polykristallinem Silicium, eine Schicht aus Siliciumnitrid oder eine Schicht aus Siliciumoxid ist.
13. Verfahren gemäß einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der zweite Schritt (B) daraus besteht, auf der Substratoberfläche unter einem Wärmeblitz eine Schicht aus polykristallinem Silicium niederzuschlagen und darauf diese Siliciumschicht thermisch zu oxydieren oder nitrieren.
14. Verfahren zur Herstellung einer MIS-Struktur (1) auf einem Substrat aus III-V-Material (2), welches eine elektrisch isolierende, mit einer leitenden Schicht (14) versehene Schicht (12) enthält, dadurch gekennzeichnet, daß man die Isolierschicht (12) nach einem Verfahren gemäß einem der Ansprüche 1 bis 13 niederschlägt und man darauf auf dieser Isolierschicht bei einer Temperatur zwischen 700 und 950ºC die leitende Schicht (14) niederschlägt.
15. Verfahren gemäß Anspruch 14, dadurch gekennzeichnet, daß man gleichzeitig mit dem Niederschlag der aus hochdotiertem, polykristallinem Silicium bestehenden leitenden Schicht (14) die Oberfläche der Struktur (1) einem Wärmeblitz aussetzt.
16. Verfahren gemäß Anspruch 14, dadurch gekennzeichnet, daß man die aus Metall bestehende leitende Schicht (14) durch Pyrolyse eines Carbonyls oder Hexafluorids des Metalls niederschlägt.
17. Verfahren gemäß einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß der Niederschlag der Isolierschicht (12) und der leitenden Schicht (14) im selben Niederschlagsbehälter (32) durchgeführt werden.
DE8787402397T 1986-10-27 1987-10-23 Chemischer dampfniederschlag mit waermestrahlung von einer isolierschicht auf ein substrat aus iii-v-material, verwendung zur herstellung einer mis-struktur. Expired - Lifetime DE3780562T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8614896A FR2605647B1 (fr) 1986-10-27 1986-10-27 Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis

Publications (2)

Publication Number Publication Date
DE3780562D1 DE3780562D1 (de) 1992-08-27
DE3780562T2 true DE3780562T2 (de) 1993-01-28

Family

ID=9340225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787402397T Expired - Lifetime DE3780562T2 (de) 1986-10-27 1987-10-23 Chemischer dampfniederschlag mit waermestrahlung von einer isolierschicht auf ein substrat aus iii-v-material, verwendung zur herstellung einer mis-struktur.

Country Status (5)

Country Link
US (1) US4914059A (de)
EP (1) EP0266268B1 (de)
JP (1) JPS63172431A (de)
DE (1) DE3780562T2 (de)
FR (1) FR2605647B1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68925879T2 (de) * 1988-12-21 1996-10-02 At & T Corp Thermisches Oxydierungsverfahren mit verändertem Wachstum für dünne Oxide
JP3660391B2 (ja) * 1994-05-27 2005-06-15 株式会社東芝 半導体装置の製造方法
FR2721752B1 (fr) 1994-06-22 1996-09-13 Yves Nissim Procédé de réalisation d'une matrice de composants à puits quantiques de structure verticale cmmandable électriquement.
JPH1154438A (ja) * 1997-07-31 1999-02-26 Matsushita Electron Corp 立方晶窒化物半導体装置およびその製造方法
US5935650A (en) * 1997-10-17 1999-08-10 Lerch; Wilfried Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
CN1290197C (zh) 2001-03-12 2006-12-13 株式会社日立制作所 用于制造半导体集成电路器件的方法
EP1359614A1 (de) * 2002-05-02 2003-11-05 Agilent Technologies, Inc. - a Delaware corporation - Halbleitersubstrate und -strukturen mit einer Oxidschicht
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
GB0509499D0 (en) * 2005-05-11 2005-06-15 Univ Surrey Use of thermal barrier for low temperature growth of nanostructures using top-down heating approach
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) * 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US8143646B2 (en) * 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7842587B2 (en) * 2008-01-30 2010-11-30 Freescale Semiconductor, Inc. III-V MOSFET fabrication and device
US8362566B2 (en) * 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US11587873B2 (en) 2020-05-06 2023-02-21 Applied Materials, Inc. Binary metal liner layers
US11270911B2 (en) * 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers
JP7487084B2 (ja) * 2020-12-07 2024-05-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081313A (en) * 1975-01-24 1978-03-28 Applied Materials, Inc. Process for preparing semiconductor wafers with substantially no crystallographic slip
JPS56100412A (en) * 1979-12-17 1981-08-12 Sony Corp Manufacture of semiconductor device
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
JPS5710240A (en) * 1980-06-20 1982-01-19 Sony Corp Forming method of insulating film
US4532695A (en) * 1982-07-02 1985-08-06 The United States Of America As Represented By The Secretary Of The Air Force Method of making self-aligned IGFET
US4698486A (en) * 1984-02-28 1987-10-06 Tamarack Scientific Co., Inc. Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
DE3680623D1 (de) * 1985-02-28 1991-09-05 Sony Corp Verfahren zur herstellung isolierender oxid-schichten auf einem halbleiterkoerper.

Also Published As

Publication number Publication date
DE3780562D1 (de) 1992-08-27
JPS63172431A (ja) 1988-07-16
EP0266268B1 (de) 1992-07-22
FR2605647B1 (fr) 1993-01-29
FR2605647A1 (fr) 1988-04-29
EP0266268A1 (de) 1988-05-04
US4914059A (en) 1990-04-03

Similar Documents

Publication Publication Date Title
DE3780562T2 (de) Chemischer dampfniederschlag mit waermestrahlung von einer isolierschicht auf ein substrat aus iii-v-material, verwendung zur herstellung einer mis-struktur.
DE69030775T2 (de) Herstelllungsverfahren einer Halbleitervorrichtung
DE69838532T2 (de) Plasmanitridierung eines Siliziumoxidfilms
DE68919561T2 (de) Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters.
DE69205241T2 (de) Plasmaunterstützte Gasphasenabscheidung von Silizium mit gepulster Gas-Einspeisung.
DE69405438T2 (de) Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69804672T2 (de) Verfahren zur selektiven ablagerung ferroelektrischer schichten auf wismut basis
DE69322565T2 (de) Diamant-Halbleiteranordnung
DE69133183T2 (de) Silizium auf porösen silizium, verfahren zur herstellung und produkt
DE3751219T2 (de) Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors.
DE3853351T2 (de) Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
DE3331601A1 (de) Halbleitervorrichtung
DE19627017A1 (de) Verfahren zur selektiven Ablagerung eines Metallfilms
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE10123858A1 (de) Verfahren zum Bilden von Silicium-haltigen Dünnschichten durch Atomschicht-Abscheidung mittels SI2CL6 und NH3
DE69320572T2 (de) Dünnfilm-Halbleiteranordnung und Verfahren zur ihrer Herstellung
DE69109366T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE4337889B4 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE3784537T2 (de) Herstellungsverfahren einer niedergeschlagenen Schicht.
DE69028397T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69525558T2 (de) Methode zur Herstellung eines Dünnfilm-Transistors mit invertierter Struktur
DE3335107A1 (de) Verfahren zum herstellen eines gegenstandes mit einem mehrkomponentenmaterial

Legal Events

Date Code Title Description
8364 No opposition during term of opposition