DE3785287T2 - Verfahren zur herstellung einer duennschicht-halbleiterdiodenanordnung. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem oder mehreren PN-Übergängen innerhalb einer polykristallinen Siliziumschicht, die auf einem thermisch oxydierten Isolierfilm gebildet ist, der eine Oberfläche eines Halbleitersubstrates bedeckt.
• Beispielsweise aus der japanischen Offenlegungsschrift Nr. 58-151051, und der US-Patentschrift Nr. 4,492,974 sind Halbleitervorrichtungen bekannt, die als PN-Übergänge über einem Isolierfilm gebildet sind, der über einem Halbleitersubstrat gebildet ist. Da in einer derartigen Halbleitervorrichtung kein parasitärer Effekt auftritt, kann eine Vielzahl von Elementen auf einfache Weise als ein Satz von PN- Übergängen konfiguriert werden, die in Reihe verbunden sind, wobei eine derartige Vorrichtung einen breiten Bereich von Anwendungen aufweist. Beispielsweise ist eine derartige Vorrichtung bei der Verwendung als Temperaturerfassungselement geeignet, welches die Temperaturcharakteristik der Diodenspannung in Vorwärtsrichtung verwendet.
• Aus der EP-A-0190423 ist eine planare Halbleitervorrichtung mit einer polykristallinen Siliziuminsel bekannt geworden, die auf einer eine Substratoberfläche bedeckende Isolierschicht gebildet ist. Die Insel, welche Bereiche vom P-Typ und N-Typ aufweist, definiert PN-Übergänge derart, daß eine Feldplattenelektrode für einen NPN-Transistor gebildet ist.
• Ein weiterer Halbleitervorrichtungsaufbau mit einer polykristallinen Siliziuminsel auf einem isolierenden Substrat ist beispielsweise in Journal of Applied Physics, Vol. 57, Nr. 4, Februar 1985, Seiten 1190 bis 1193 dargestellt. Hierbei sind N&spplus; Bereiche auf entgegengesetzten Seiten einer Insel vom P-Typ derart gebildet, daß N&spplus;P Übergänge auf jeder Seite der Insel gebildet werden.
• Aus der US-A-4236831 ist eine Halbleitervorrichtung mit einem polykristallinen Siliziumstreifen auf einer Oxidschicht bekannt geworden, bei der Leitfähigkeitsabschnitte vom n-Typ entlang des Streifens mit Leitfähigkeitsabschnitten von p- Typ abwechseln.
• In den Fig. 1, 2 und 3 ist ein besonderes Beispiel einer herkömmlichen Halbleitervorrichtung dargestellt, welche als Vielzahl von in Reihe geschalteter Dioden ausgebildet ist. Fig. 1 zeigt eine schematische Schnittansicht, Fig. 2 eine Draufsicht und Fig. 3 die elektrische Schaltung der Vorrichtung. Die Bezugsziffer 10 bezeichnet ein Halbleitersubstrat mit einem hierauf gebildeten Isolierfilm 11. Eine Schicht aus polykristallinem Silizium 12, welche im vorliegenden als polykristalline Silizium-"Insel" bezeichnet wird, ist auf einem vorbestimmten Bereich des Isolierfilmes 11 gebildet. Bereiche der polykristallinen Silizium-Insel 12 sind selektiv mit Phosphor oder Bor durch Ionenimplantation zur Bildung einer Vielzahl von aufeinander folgend benachbart angeordneter kreisförmiger N&spplus;-Bereichen 12a und P&spplus;-Bereichen 12b dotiert, die konzentrisch zueinander in einer auf einanderfolgend abwechselnden Weise wie dargestellt angeordnet sind. Ein Oxidfilm 13 ist über der polykristallinen Siliziuminsel 12 gebildet, und anschließend ist ein Oberflächenschutz 14 hierauf gebildet. Anschließend sind Zuführungsöffnungen gebildet, und Elektroden 15a und 15b sind anschließend für die jeweilige Verbindung des zuinnersten der N&spplus;-Bereiche 12a und des Äußersten der N&spplus;-Bereiche 12a gebildet. Dadurch wird die Herstellung der Halbleitervorrichtung vervollständigt.
• Bei einer derartigen Halbleitervorrichtung wird jedoch die stromtragende Kapazität des PN-Überganges durch die maximale Stromdichte pro Einheitslänge eines PN-Überganges bestimmt. Somit wird die stromtragende Kapazität der gesamten Halbleitervorrichtung durch denjenigen PN-Übergang bestimmt, der die kürzeste Übergangslänge aufweist, d. h. dem peripher zuinnersten PN-Übergang. Als Ergebnis hiervon kann ein Anstieg der stromtragenden Kapazität einer derartigen Vorrichtung lediglich durch Vergrößern der Länge dieses peripher zuinnersten PN-Überganges erzielt werden. Dann muß jedoch dementsprechend die Länge des peripher zuäußersten PN-Überganges vergrößert werden, wodurch die Gesamtfläche, welche durch die PN-Übergänge der Vorrichtung besetzt wird, übermäßig grob wird, d. h. die effeziente Flächenbedeckung ist gering. Des weiteren ist bei einer derartigen herkömmlichen Konfiguration einer der P&spplus; Bereiche 12b bei der peripher inneren Seite von jedem der N&spplus; Bereiche 12a angeordnet, d. h. Bereiche von unterschiedlichen Leitfähigkeitstypen sind in enger Nachbarschaft zueinander angeordnet. Auf ähnlicher Weise ist ein N&spplus; Bereich 12a bei der peripher inneren Seite von jedem P&spplus; Bereich 12b angeordnet, und Eckenabschnitte der resultierenden PN-Übergänge werden gebildet, bei denen eine hohe Konzentration von Stromfluß vorhanden ist. Als Ergebnis hiervon wird der Grad der anlegbaren Energie, bei dem die Zerstörung der Vorrichtung beginnt (d. h. die angelegte Energie definiert als Produkt der Spannung an der Vorrichtung und dem Strom durch die Vorrichtung) verringert aufgrund der übermäßigen Konzentration von Stromfluß, der bei jedem dieser PN-Übergangseckenabschnitten auftritt.
• Die Erfindung liefert ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bilden eines Isolierfilmes auf einem Substrat; Bilden einer Schicht aus polykristallinem Silizium in einer im wesentlichen rechteckigen Form auf einem vorbestimmten Bereich des Isolierfilms; Durchführen einer Oxidation einer Oberfläche der polykristallinen Siliziumschicht zur Bildung eines ersten thermischen Oxidationsfilmes; Entfernen des ersten thermischen Oxidationsfilmes; erneutes Durchführen einer Oxidation der Oberfläche der polykristallinen Siliziumschicht zur Bildung eines zweiten thermischen Oxidationsfilmes; Durchführen einer selektiven Implantation von Verunreinigungen in vorbestimmten Bereichen der polykristallinen Siliziumschicht derart, daß zumindest ein P-Typ Bereich und zumindest ein N-Typ Bereich gebildet werden, welche räumlich benachbart angeordnet sind, wobei sowohl der P-Typ Bereich als auch der N-Typ Bereich eine rechteckige Form aufweisen, um hierbei zumindest einen PN-Übergang auszubilden, dessen entgegengesetzten Enden durch zwei entgegengesetzte Seiten der polykristallinen Siliziumschicht definiert sind; und Bilden von Verbindungszuführungen mit vorbestimmter Form auf vorbestimmte Bereiche der polykristallinen Siliziumschicht.
• Eine aufgrund eines Verfahrens entsprechend der Erfindung hergestellter Dünnfilmdiodenhalbleitervorrichtung kann einen hohen Grad an Vorrichtungsintegration und einen hohen Energiewert, bei der die Zerstörung der Vorrichtung auftritt, zur Verfügung stellen. Eine derartige Vorrichtung kann desweiteren einen verbesserten Grad an Stabilität der Durchbruchsspannung in Rückwärtsrichtung zur Verfügung stellen.
• Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
• Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
• Es zeigt:
• Fig. 1 eine schematische Schnittansicht einer herkömmlichen Halbleitervorrichtung;
• Fig. 2 eine Draufsicht der Vorrichtung gemäß Fig. 1;
• Fig. 3 ein elektrisches Schaltungsdiagramm der Vorrichtung gemäß Fig. 1;
• Fig. 4 (a) bis (g) schematische Schnittansichten zur Darstellung einer Herstellungsprozeßreihenfolge gemäß der vorliegenden Erfindung eines ersten Ausführungsbeispieles;
• Fig. 5 eine Draufsicht eines ersten Ausführungsbeispieles einer Halbleitervorrichtung;
• Fig. 6 ein elektrisches Schaltungsdiagramm des ersten Ausführungsbeispieles;
• Fig. 7 eine Kurve zur Darstellung der Beziehung zwischen der Ausheilzeit und Temperatur, und Dichte der freien Elektronen;
• Fig. 8 Beziehungen zwischen der PN-Übergangslänge und einem Zerstörungsstromwert;
• Fig. 9 (a) bis (c) schematische Draufsichten zur Darstellung verschiedener Diodenkonfigurationen, wobei:
• Fig. 10 (a) und (b) jeweilige elektrische Spannung/Stromcharakteristiken der in den Fig. 9 (a) und (b) dargestellten Dioden zeigen und
• Fig. 10 (c) ein elektrisches Schaltungsdiagramm zur Darstellung einer Meßbedingung für Fig. 10 (a) und (b) darstellt;
• Fig. 11 ein Diagramm zur Darstellung von Werten der Durchbruchspannung der Dioden gemäß den Fig, 9 (a) bis (c);
• Fig. 12 ein elektrisches Schaltungsdiagramm zur Darstellung der Meßbedingungen gemäß Fig. 11;
• Fig. 13 eine schematische Schnittansicht einer Modifikation des ersten Ausführungsbeispieles;
• Fig. 14 eine schematische Schnittansicht eines zweiten Ausführungsbeispieles einer Halbleitervorrichtung;
• Fig. 15 eine Draufsicht des zweiten Ausführungsbeispieles; und
• Fig. 16 ein elektrisches Schaltungsdiagramm der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel.
• Eine Halbleitervorrichtung und das Verfahren zur Herstellung entsprechend der vorliegenden Erfindung gemäß diesem Ausführungsbeispiel wird unter Bezugnahme auf die Fig. 4 (a) bis (g), 5 und 6 dargestellt. Die Fig. 4 (a) bis (g) zeigen schematische Schnittansichten zur Darstellung der aufeinanderfolgenden Schritte des Herstellungsverfahrens für das erste Ausführungsbeispiel, Fig. 5 zeigt eine Draufsicht einer Halbleitervorrichtung entsprechend dem ersten Ausführungsbeispiel, und Fig. 6 zeigt ein elektrisches Schaltungsdiagramm dieses Ausführungsbeispieles. Das Verfahren zur Herstellung der Vorrichtung ist wie folgt. Zuerst wird gemäß Fig. 4 (a) ein Isolierfilm 22 bestehend aus einem thermisch oxidierten Film über die gesamte Fläche einer Hauptoberfläche eines Halbleitersubstrates 21, welches aus einem Material wie beispielsweise einkristallinem Silizium gebildet ist, gebildet. Der Isolierfilm 22 wird durch thermische Oxidation bis zu einer Dicke von ungefähr 1 um gebildet, bei Bedingungen einer Temperatur von 1050ºC, und nasser HCl. Als nächstes wird gemäß Fig. 4 eine Schicht aus nicht dotiertem polykristallinem Silizium auf dem Isolierfilm 22 bis zu einer Dicke von ungefähr 400 nm (4000 Å) durch einen Prozeß wie beispielsweise CVD (chemische Dampfabscheidung) bei Abscheidebedingungen von ungefähr 600ºC gebildet. Daran anschließend wird die Strukturierung der resultierende polykristallinen Siliziumschicht durch Lithographie und Trockenätzverfahren wie beispielsweise reaktives Ionenätzen (RIE) durchgeführt. Auf diese Weise wird eine einzelne "Insel" 23 aus polykristallinem Silizium auf dem Isolierfilm gebildet, welche eine vorbestimmte Fläche aufweist und bei einer vorbestimmten Position angeordnet ist. Die Oberfläche der polykristallinen Siliziuminsel 23 wird nicht glatt sein, sondern wird konvexe und konkave Unregelmäßigkeiten aufweisen, als Ergebnis der Wirkungen der Variationen bei den Abscheidebedingungen während der Abscheidung der polykristallinem Siliziumschicht, und der Wirkungen des RIE-Ätz-Verfahrens, usw.
• Als nächstes wird gemäß Fig. 4 (c) eine thermische Oxidation der Oberfläche der polykristallinen Siliziuminsel 23 bei einer Temperatur in dem Bereich von 900 bis 1200ºC durchgeführt, vorzugsweise unter Bedingungen bei einer Temperatur von ungefähr 1050ºC und einer trockenen O&sub2;-Gasatmosphäre, um hierdurch einen Oxidfilm 24 mit einer Dicke in dem Bereich von 60 bis 70 nm (600 bis 700 Å) auszubilden. Der auf diese Weise gebildete thermische Oxidationsfilm 24 wird mit den Unregelmäßigkeiten, die auf der Oberfläche der polykristallinen Siliziuminsel 23 vor diesem Oxidationsschritt vorhanden sind, übereinstimmen. Nach der Vervollständigung dieses Schrittes der thermischen Oxidation wird jedoch die Oberfläche der polykristallinen Siliziuminsel 23 im wesentlichen flach und glatt sein.
• Als nächstes wird gemäß Fig. 4 (d) der thermische Oxidationsfilm 24 durch Lithographie und Ätzung entfernt, (beispielsweise unter Verwendung einer Fluorsäurelösung). Wie es in Fig. 4 (e) dargestellt ist, wird erneut eine thermische Oxidation durchgeführt, um einen thermischen Oxidationsfilm 25 mit einer Dicke im Bereich von 50 bis 70 nm (500 bis 700 Å) auszubilden. Die Prozeßbedingungen sind in diesem Fall vorzugsweise eine Temperatur von ungefähr 1000ºC, eine trockene O&sub2;-Gasatmosphäre, und eine Dauer von ungefähr 50 Minuten, gefolgt von einer N&sub2;-Gasatmosphäre für ungefähr 20 Minuten. Auf Grund der Tatsache, daß dieser thermische Oxidationsfilm 25 auf einer Oberfläche der polykristallinen Siliziuminsel 23 gebildet ist, die im wesentlichen flach und glatt ausgebildet worden ist, wird die Oberfläche des thermischen Oxidationsfilmes 25 selbst ebenfalls im wesentlichen flach und glatt sein. Es wird nun eine Hochtemperaturausheilung durchgeführt, z. B. bei einer Temperatur von ungefähr 1170ºC, in einer Inertgasatmosphäre wie beispielsweise N&sub2; für 170 Minuten, um hierdurch die Qualität des polykristallinen Siliziums zu verbessern. Wie es in Fig. 7 dargestellt ist, falls diese Hochtemperaturausheilung bei einer Temperatur von 1100ºC durchgeführt wird und für eine Zeitdauer von 15 Minuten oder mehr, kann die Dichte der freien Elektronen in dem polykristallinen Silizium verringert werden, und es können winzige Defekte verringert werden. Eine signifikante Verbesserung der Qualität des polykristallinen Siliziums kann hierdurch erzielt werden.
• Als nächstes wird eine Reihe von Schritten durchgeführt, bestehend aus der Bedeckung mit einem Abdeckmittel und Belichtung mit Licht, selektives Entfernen des Abdeckmittels, gefolgt von einer Ionenimplantation. Als Ergebnis hiervon werden gemäß Fig. 4 (f) P&spplus; Bereiche 23a und N&spplus; Bereiche 23b in der polykristallinen Siliziuminsel 23 gebildet. Zur Bildung der P&spplus; Bereiche 23a wird eine Implantation einer Verunreinigung wie beispielsweise Bor durchgeführt unter Verwendung von 40 KeV und 8 · 10¹&sup4; Dosis. Die N&spplus; Bereiche 23b werden durch Implantation einer N Typ Verunreinigung wie beispielsweise Phosphor unter Verwendung einer 100 KeV und 5 · 10¹&sup5; Dosis gebildet. Wie es in Fig. 5 dargestellt ist, wird jeder der N&spplus; Bereiche 23b und P&spplus; Bereiche 23a in der Form eines Rechtecks gebildet, wobei aufeinanderfolgend angeordnete Bereiche der N&spplus; Bereiche 23b und P&spplus; Bereiche 23a, die räumlich benachbart zueinander angeordnet sind, in aufeinanderfolgend alternierender Weise wie dargestellt angeordnet werden. Auf diese Weise wird eine Vielzahl von PN Übergängen mit im wesentlichen äquidistanten Abständen gebildet, die sich von einem Rand der polykristallinen Siliziuminsel 23 zu dem entgegengesetzten Rand hiervon erstrecken. Die Anschlüsse des Satzes von PN Übergängen, die auf diese Weise hergestellt werden, werden auf Abschnitten der polykristallinen Siliziuminsel 23 benachbart zu den zuvor erwähnten entgegengesetzten Rändern der Insel 23 gebildet. Als nächstes wird ein thermisches Prozeß bei einer Temperatur im Bereich von 1000 bis 1100ºC für 20 Minuten oder darüber in einer Inertgasatmosphäre wie beispielsweise N&sub2; durchgeführt. Bei diesem Prozeß wird das Eintreiben der Verunreinigungen, die in das polykristalline Silizium implantiert worden sind, durchgeführt, während gleichzeitig Bor aus den P&spplus; Bereichen 23a herausgezogen wird und an eine Isolierschicht verschoben wird, um eine Segregation durchzuführen. Dieses Herausziehen von Bor macht von einem Unterschied zwischen dem Segregationskoeffizienten von Bor und Phosphor Gebrauch. Als Ergebnis dieses Prozesses wird die Oberflächenkonzentration verringert, wodurch die Durchbruchsspannung der vervollständigten Vorrichtung vergrößert wird.
• Als nächstes wird gemäß Fig. 4 (g) ein Zwischenschichtisolierfilm 26 bestehend aus BPSG, welches mit einer Dicke von ungefähr 700 nm (7000 Å) abgeschieden ist, auf dem thermischen Oxidationsfilm 25 der polykristallinen Siliziuminsel 23 gebildet, und es werden Zuführungsöffnungen in diesem Zwischenschichtisolierfilm 26 gebildet. Anschließend werden jeweils Elektroden 27a und 27b gebildet aus einem Material wie beispielsweise Al-Si, auf einem der P&spplus; Bereiche 23a, der benachbart zu einem Rand der polykristallinen Siliziuminsel 23 angeordnet ist und einem der N&spplus; Bereiche 23b, der benachbart zu dem entgegengesetzten Rand der Insel 23 angeordnet ist und es wird ein Satz von Elektroden 27c derart gebildet, daß jedes räumlich benachbarte Paar der N&spplus; Bereiche 23b und P&spplus; Bereiche 23a wie dargestellt elektrisch verbunden wird.
• Die aufgrund des vorstehend beschriebenen Herstellungsverfahrens hergestellte Vorrichtung weist eine Vielzahl von Dioden auf, die in Reihe gemäß Fig. 6 verbunden sind. In Fig. 6 bezeichnet der Pfeil die Richtung des in Vorwärtsrichtung fliegenden Stromes.
• Bei dem vorstehend beschriebenden ersten Ausführungsbeispiels wird eine Vielzahl von PN Übergängen gebildet, von denen jeder eine Übergangslänge aufweist, die mit der Breite der polykristallinen Siliziuminsel 23 identisch ist. Demgemäß ist es nicht notwendig, übermäßig lange Übergangsabschnitte vorzusehen, wie sie im Falle der unter Bezugnahme auf die Fig. 1, 2 und 3 beschriebenen herkömmlichen Vorrichtung notwendig waren. Somit wird mit diesem ersten Ausführungsbeispiel eine ausgezeichnete Wirksamkeit der Flächenverwendung erzielt, so daß ein hoher Grad an Vorrichtungsintegration erzielt werden kann.
• Falls bei dem vorstehend beschriebenen ersten Ausführungsbeispiel des weiteren die PN Übergangslänge so entworfen wird, daß sie mit der PN Übergangslänge des peripher zuinnersten PN Überganges des herkömmlichen Beispiels gemäß den Fig. 1 und 3 gleich ist, ermöglicht das erste Ausführungsbeispiel eine Reduktion der benötigten Fläche um einen Faktor von 1/3 im Vergleich zur herkömmlichen Vorrichtung.
• Bei dem vorstehend beschriebenen ersten Ausführungsbeispiel wird eine Vielzahl von PN Übergängen gebildet, die sich von einer Seite der polykristallinen Siliziuminsel 23, die in einer rechteckigen Form gebildet ist, an die gegenüberliegende Seite erstrecken, und mit gleichbleibenden Abständen angeordnet sind. Es sollte vermerkt werden, daß die Bezeichnung "Seite" gemäß der verwendeten Form in dieser Beschreibung und den angefügten Ansprüchen an eine polykristalline Schicht oder an einen Bereich einer derartigen Schicht die Bedeutung des linearen Abschnittes der peripheren Grenze dieser Schicht oder dieses Bereiches besitzt, die sich zwischen zwei Ecken dieser Grenze erstreckt, gesehen in einer Richtung senkrecht zur Substratebene. Die Anschlüsse der Vorrichtung werden benachbart zu diesen entgegengesetzten Seiten der Insel 23 gebildet. Aufgrund dieser Konfiguration werden keine Ecken der PN Übergänge gebildet, so daß keine Konzentration des Stromflusses wie bei dem beschriebenen Beispiel gemäß den Fig. 1 bis 3 auftritt, d. h. es wird eine gleichmäßige Verteilung des Stromflusses über jedem der PN Übergänge erzielt. Somit wird der Grad der angelegten Energie, bei der die Zerstörung der Vorrichtung beginnt (wie nachfolgend definiert) verringert. Fig. 8 veranschaulicht graphisch die Beziehungen zwischen der PN Übergangslänge und den Pegeln des maximalen Stromes gegen Zerstörung, wobei die Kurve A die Charakteristik im Fall einer Diode zeigt, welche durch Verwenden der technischen Konzeptionen der vorliegenden Erfindung hergestellt ist, d. h. eine Diode mit einer Struktur gemäß der schematischen Draufsicht nach Fig. 9 (a). Dieser Typ von Diode wird im vorliegenden als Probe A bezeichnet. Die Kurve B stellt die Charakteristik für den Fall einer Diode vom herkömmlichen Typ daß mit einem innerhalb eines N&spplus; Bereiches gebildeten P&spplus; Bereich, wie es in Fig. 9 (b) dargestellt ist, wobei diese Diode im folgenden als Probe B bezeichnet wird. Die Kurve C stellt die Charakteristik im Falle einer Diode dar, die durch einen herkömmlichen Prozeß gebildet ist, und die derart geformt ist, daß jeder PN Übergang eine Anzahl von Eckenabschnitten umfalt. Diese Diode wird im folgendenden als Probe C bezeichnet. Die jeweiligen Werte der Zerstörungsstromdichte (wobei gilt Zerstörungsstromdichte = maximaler Strom gegen Zerstörung/PN- Übergangslänge), die von diesen Charakteristiken erhalten werden, sind wie folgt. Im Falle der Charakteristik A 1,65 mA/um, für die Charakteristik B 0,88 mA/um, und für die Charakteristik C 0,61 mA/um. Man versteht daher ohne weiteres, daß gilt, je geringer die Anzahl der Eckenabschnitte der PN- Übergänge einer Diode ist, desto niedriger wird die Zerstörungsstromdichte sein, wobei die Probe A den höchsten Grad an Zerstörungsstromdichte aufweist. Falls somit sämtliche Typen dieser Dioden einen identischen Wert des Maximalstromes gegen Zerstörung aufweisen sollen, dann würde die Probe A die kürzeste PN Übergangslänge aufweisen und somit die kleinste Fläche belegen. Wie vorstehend beschrieben wurde, liefert die Probe A den höchsten Wert des maximalen Stromes gegen Zerstörung aufgrund der Tatsache, daß eine ebenmäßige Verteilung des Stromflusses in den PN Übergang erzielt wird.
• Die Fig. 10 (a) und 10 (b) zeigen die Spannungs/Strom-Charakteristiken, wenn eine Vorspannung in Rückwärtsrichtung an eine Diode angelegt wird, die in der Schaltung gemäß Fig. 10 (c) verbunden ist. Fig. 10 (a) zeigt die Charakteristik im Falle einer Probe A gemäß Fig. 9 (a) wie oben beschrieben, während Fig. 10 (b) die Charakteristik im Falle der Probe B gemäß Fig. 9 (b) zeigt. Die jeweiligen Werte der Durchbruchspannung sind 6,04 V für die Probe A, und 5,97 V für die Probe B. Es ergibt sich daher, daß eine durch das Verfahren gemäß der vorliegenden Erfindung hergestellte Diodenkonfiguration den größeren Wert der Durchbruchsspannung zur Verfügung stellt. Es ist wichtig, den gebogenen Abschnitt in der Charakteristik nach Fig. 10 (b) zu beachten, der durch den Pfeil in der Figur angedeutet ist. Dieser gebogene Abschnitt entspricht einem Durchbruch, der bei einem Eckenabschnitt eines PN Übergangsbereiches auftritt. Insbesondere treten zwei Typen von Durchbruch auf, d. h. derjenige, der in einem Eckenabschnitt eines PN Überganges auftritt, und einer, der in einem linearen Abschnitt des Überganges auftritt. Der Wert der Durchbruchspannung im Falle eines Eckenabschnittes ist geringer als derjenige eines linearen Abschnittes eines PN Überganges, und dieses ist der Grund für das Auftreten der zuvor erwähnten Biegung in der Charakteristik. Fig. 11 zeigt in einem Diagramm jeweilige Beträge der Änderung in dem Wert der Durchbruchspannung, welche auftreten während einer bestimmten Periode des Betriebes bei hoher Temperatur für jede der vorstehend beschriebenen Diodenproben A, B und C. Die in Fig. 11 dargestellten Werte wurden durch Verbinden ihres Typs der Dioden in einer Schaltung in der Form gemäß Fig. 12 erhalten, und Anlegen eines Stromes von 1 mA durch die Diode für drei Stunden bei einer Temperatur von 150ºC. Wie sich aus Fig. 11 ergibt, zeigt die Probe A mit Abstand den geringsten Betrag von Variation der Durchbruchspannung im Vergleich zu den Proben B und C. Es versteht sich daher ohne weiteres, daß eine durch das Verfahren gemäß der vorliegenden Erfindung hergestellte Diode sehr gut als Zenerdiode geeignet ist, da eine hochstabile Spannungs/Strom-Charakteristik erhalten werden kann.
• Die durch die vorliegende Erfindung erhaltenen Wirkungen wurden vorstehend auf der Grundlage von experimentellen Daten beschrieben. Bei dem Herstellungsverfahren für das vorstehend beschriebene erste Ausführungsbeispiel werden die folgenden Maßnahmen ergriffen, um den Wert des maximalen Stromes gegen Zerstörung zu vergrößern. Zuerst werden zwei thermische Oxidationsfilme aufeinanderfolgend auf der Oberfläche der polykristallinen Siliziuminsel 23 unter spezifischen vorbestimmten Bedingungen gebildet. Nach der Bildung des ersten thermischen Oxidationsfilmes 24 wird dieser entfernt, und anschließend wird der zweite thermische Oxidationsfilm 25 gebildet. Als Ergebnis hiervon wird die Oberfläche der polykristallinen Siliziuminsel 23 und damit die Oberfläche des thermischen Oxidationsfilmes 25 jeweils im wesentlichen flach und glatt ausgebildet, wodurch Bereiche der Konzentration des elektrischen Feldes, die von Unregelmäßigkeiten dieser Oberflächen herrühren, verringert werden. Aufgrund eines übermäßigen Grades der Reinigung der Oberfläche der polykristallinen Siliziuminsel 23, welche erzielt wird, wird zusätzlich der Grad des Leckstromes der vervollständigten Vorrichtung verringert.
• Des weiteren wird Bor von den P&spplus; Bereichen 23a zur selben Zeit abgezogen, bei der das Eintreiben der implantierten Verunreinigungen in das polykristalline Silizium stattfindet. Als Ergebnis dieses Wegziehens von Bor wird eine geringere Oberflächendichte auf der oberen Seite und den Seiten der beiden Bereiche erzeugt, die bei entgegengesetzten Seiten der polykristallinen Siliziuminsel 23 angeordnet sind, auf der Anschlußelektroden 27a und 27b der PN Übergänge gebildet werden. Dadurch wird die Durchbruchsspannung der Vorrichtung vergrößert und es wird ein hoher Grad an maximalem Strom gegen Zerstörung für diese Anschlußabschnitte gewährleistet. Der Wert des maximalen Stromes gegen Zerstörung von jedem dieser Anschlußbereiche der polykristallinen Siliziuminsel 23 wird durch die Abstände zwischen diesen Bereichen und den Elektroden 27a, 27b und 27c bestimmt, die auf der Insel 23 gebildet sind. Bei den Elektroden 27a, 27b und 27c, die bei den Positionen gemäß Fig. 5 gebildet sind, sind die Abstände zwischen diesen Anschlußbereichen und weiteren Halbleiterbereichen länger ausgeführt als die Abstände zwischen diesen Anschlußbereichen und den Elektroden. Der Widerstand zwischen diesen Anschlußbereichen und den weiteren Halbleiterbereichen wird dementsprechend vergrößert, wodurch eine Verringerung des Grades an Leckstrom erzielt wird.
• Das erste Ausführungsbeispiel wurde im Falle einer Halbleitervorrichtung beschrieben, die lediglich aus Dioden besteht, die aus polykristallinem Silizium auf einem Isolierfilm 22 gebildet sind. Genauso gut ist es jedoch möglich, daß andere Halbleiterelemente auf dem Isolierfilm 22, oder gemäß Fig. 13 gebildet werden, um weitere Halbleiterelemente innerhalb des Halbleitersubstrates auszubilden. Bei dem Beispiel gemäß Fig. 13 wird ein Halbleitersubstrat 1a vom N-Typ verwendet, um einen Leistungs-MOS-Transistor auszubilden.
• Nach der Bildung einer P-Typ Diffusionsschicht 28 und einer N&spplus; Diffusionsschicht 29 innerhalb des Halbleitersubstrates 1a durch Diffusionstechnologien, die an sich bekannt sind, wird ein polykristalliner Siliziumbereich 23c selektiv durch den Isolierfilm 22 gebildet, der als Gateelektrode des MOS Transistors dient. Daran anschließend wird ein Zwischenschichtisolierfilm 26 und eine Elektrode 27d aufeinanderfolgend gebildet durch ähnliche Prozeßschritte wie die vorstehend beschriebenen für das erste Ausführungsbeispiel der vorliegenden Erfindung, um hierdurch einen Leistungs-MOS- Transistor auszubilden.
• Unter Bezugnahme auf die Fig. 14, 15 und 16 wird nun ein zweites Ausführungsbeispiel einer Halbleitervorrichtung beschrieben. Fig. 14 zeigt in einer schematischen Schnittansicht das zweite Ausführungsbeispiel, Fig. 15 zeigt eine Draufsicht des Ausführungsbeispieles und Fig. 16 zeigt ein elektrisches Schaltungsdiagramm des Ausführungsbeispieles. Das zweite Ausführungsbeispiel umfaßt im wesentlichen das vorstehend beschriebene erste Ausführungsbeispiel, wobei die Elektroden 27c weggelassen sind. Das zweite Ausführungsbeispiel unterscheidet sich des weiteren von dem ersten Ausführungsbeispiel dadurch, daß beide der zuäußersten Halbleiterbereiche, d. h. die Anschlußbereiche der polykristallinen Siliziuminsel 23, auf denen die Anschlüsse 27a und 27b gebildet werden, N&spplus; Bereiche 23b darstellen, die durch selektive Ionenimplantation wie bei der Beschreibung des ersten Ausführungsbeispieles gebildet werden. Der Herstellungsprozeß für das zweite Ausführungsbeispiel ist im wesentlichen identisch mit demjenigen des ersten Ausführungsbeispieles, so daß dessen weitere Beschreibung weggelassen wird. Die Bezugsziffern in den Fig. 14 und 15, die den Bezugsziffern in Fig. 4 und 5 entsprechen, bezeichnen identische Komponenten der ersten und zweiten Ausführungsbeispiele. Die elektrische Schaltung der Vorrichtung gemäß dem zweiten Ausführungsbeispiel ist in Fig, 16 dargestellt und besteht aus einer Vielzahl von Dioden, die in Reihe geschaltet sind, wobei die aufeinanderfolgenden PN Übergänge der Dioden in alternierend entgegengesetzten Leitungsrichtungen angeordnet sind. Eine derartige Vorrichtung ist für die Verwendung als Zenerdiode geeignet.
• Wie im vorstehenden beschrieben wurde, besteht jedes Ausführungsbeispiel aus einer Schicht von polykristallinem Silizium, welches auf einem vorbestimmten Bereich eines Isolierfilmes gebildet ist, der über ein Substrat gebildet wurde, wobei eine Vielzahl von P-Typ Bereichen und N-Typ Bereichen jeweils in rechteckiger Form in dem polykristallinen Silizium als aufeinanderfolgende räumlich benachbarte Paare eines P-Typ Bereiches und N-Typ Bereiches gebildet sind, wodurch jeweilige PN-Übergänge zwischen jeden Paares gebildet werden, und entgegengesetzte Enden von jedem dieser PN-Übergänge durch entsprechende entgegengesetzte Seiten der polykristallinen Siliziumschicht definiert sind.
• Des weiteren ist den vorstehend beschriebenen ersten und zweiten Ausführungsbeispielen gemeinsam, daß die polykristalline Siliziumschicht derart geformt ist, daß sie erste und zweite räumliche entgegengesetzte Seiten aufweist, die im wesentlichen räumlich parallel angeordnet sind, mit ersten und zweiten räumlich entgegengesetzten Seiten von jedem der P-Typ Bereiche, die jeweils durch die ersten und zweiten Seiten der polykristallinen Siliziumschicht definiert sind.
• Des weiteren ist den beiden ersten und zweiten Ausführungsbeispielen wie vorstehend beschrieben gemeinsam, wie sich aus der Draufsicht gemäß den Fig. 5 und 15 ergibt, daß die polykristalline Siliziumschicht in einer im wesentlichen rechteckigen Form gebildet ist, mit einer dritten Seite eines ersten zuäußersten Bereiches der P-Typ Bereiche und N- Typ Bereiche, die bei einer dritten Seite der polykristallinen Siliziumschicht angeordnet ist, wobei eine dritte Seite der polykristallinen Siliziumschicht durch diese dritte Seite und einen zweiten zuäußersten Bereich definiert ist, der bei einer vierten Seite der polykristallinen Siliziumschicht angeordnet ist (d. h. entgegengesetzt zu dem ersten zu äußersten Bereich), und eine dritte Seite aufweist, die durch die vierte Seite der polykristallinen Siliziumschicht definiert ist, und mit einer ersten Anschlußelektrode, die auf dem ersten zuäußersten Bereich gebildet ist, und einer zweiten Anschlußelektrode, die auf dem zweiten zuäußersten Bereich gebildet ist.
• Es sollte jedoch vermerkt werden, daß die vorliegende Erfindung nicht auf die vorstehenden Konfigurationen gemäß dem ersten und zweiten Ausführungsbeispiel begrenzt ist, sondern daß verschiedene Änderungen und Modifikationen dieser Ausführungsbeispiele möglich sind. Beispielsweise kann anstelle der Bildung eine Vielzahl von PN-Übergängen auf dem Isolierfilm 22 es genauso gut möglich sein, lediglich einen einzelnen PN-Übergang auszubilden. Des weiteren kann es gut möglich sein, zwei oder mehrere polykristalline Inseln auszubilden, in denen jeweils PN-Übergänge ausgebildet sind.

Claims (5)

1. Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten:

Bilden eines Isolierfilmes (22) auf einem Substrat (21);

Bilden einer Schicht (23) aus polykristallinem Silizium in einer wesentlichen rechteckigen Form auf einem vorbestimmten Bereich des Isolierfilmes;

Durchführen einer Oxidation einer Oberfläche der polykristallinen Siliziumschicht zur Bildung eines ersten thermischen Oxidationsfilmes (24);

Entfernen des ersten thermischen Oxidationsfilmes;

Erneutes Durchführen einer Oxidation der Oberfläche der polykristallinen Siliziumschicht zur Bildung eines zweiten thermischen Oxidationsfilmes (25);

Durchführen einer selektiven Implantation von Verunreinigungen in vorbestimmten Bereichen der polykristallinen Siliziumschicht derart, daß zumindest ein P-Typ-Bereich (23a) und zumindest ein N-Typ-Bereich (23b) gebildet werden, welche räumlich benachbart angeordnet sind, wobei sowohl der P-Typ-Bereich als auch N-Typ-Bereich eine rechteckige Form aufweisen, um hierbei zumindest einen PN-Übergang auszubilden, dessen entgegengesetzte Enden durch zwei entgegengesetzte Seiten der polykristallinen Siliziumschicht definiert sind; und

Bilden von Verbindungszuführungen (27a, 27b, 27c) mit vorbestimmter Form auf vorbestimmte Bereiche der polykristallinen Siliziumschicht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste thermische Oxidationsfilm (24) bei einer Temperatur im Bereich von 900 bis 1200ºC.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die thermische Prozeßführung in einer Inertgas- Atmosphäre nach der Bildung der zweiten thermischen Oxidationsfilme (25) durchgeführt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die thermische Prozeßführung bei einer Temperatur von zumindest 1100ºC und für eine Dauer von zumindest 15 Minuten durchgeführt wird.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Bildung des zumindest einen PN-Übergangs die thermische Prozeßführung bei einer Temperatur im Bereich von 1000 bis 1100ºC in einer Inertgasatmosphäre durchgeführt wird.