DE3883111T2 - Anordnung zur Steuerung der Frequenz eines Oszillators für einen Stereodekoder. - Google Patents

Description

• Die Erfindung bezieht sich auf eine Anordnung zur Erzeugung eines Frequenzsteuersignals, das mit einem gesteuerten Oszillator verbunden ist, der zum Beispiel in einem Stereodecoder eines Fernsehapparates verwendet wird.
• Typische zusammengesetzte Grundfrequenzband-Audio-Stereosignale enthalten ein Hauptsignal, das aus der Summe der Signale des linken und des rechten Kanals (L+R) gebildet ist, ein Pilotsignal, das eine Frequenz ωp besitzt, die größer als die Maximalfrequenz des (L+R)-Signals ist, und ein Differenzsignal (L-R), das die Differenz zwischen den Signalen des linken und des rechten Kanals ist. Das Differenzsignal besitzt die Form eines amplitudenmodulierten, unterdrückten Doppelseitenband-Trägers, der bei einer Frequenz des Doppelten Wertes von ωp zentriert ist. Das Pilotsignal ist wesentlich für die Demodulation des unterdrückten Trägers, um die (L-R)- Audioinformation zu gewinnen.
• Das demodulierte (L-R)-Signal wird nominell eine Komponente enthalten, die dem Pilotsignal entspricht, wobei die maximale Signalfrequenz des (L+R)-Signals nominell relativ dicht bei der Pilotsignalfrequenz liegt.
• In einem derartige Stereodecoder kann eine Phasenregelungsschaltung (phase-lock-loop, PLL) zur Erzeugung beispielsweise eines Signals bei einer Frequenz 2ωp verwendet werden, das mit dem Pilotsignal synchronisiert ist und das zur Demodulation des (L-R)-Signals verwendet wird.
• Die US-Patentanmeldung US-A-4 731 844 mit dem Titel "Apparatus for cancelling a pilot signal from a composite signal", die am 15. 3. 1988 nach dem Prioritätsdatum der vorliegenden Anmeldung im Namen von Christopher Todd veröffentlicht wurde, beschreibt einen Stereodecoder, in dem die zusammengesetzten Grundfrequenzband-Audio-Stereosignale zur Erzeugung eines digitalen Signals abgetastet werden, das sequentiell gelieferte digitale Worte enthält. Eine PLL-Schaltung, die das (L-R)- Signal demoduliert, enthält einen Spannungs gesteuerten Kristalloszillator (VCXO). Ein Ausgangssignal des VCXO liegt bei einer Frequenz, die zum Beispiel gleich einem ganzzahligen Vielfachen des Pilotsignals ist. Ein Phasen- oder Frequenz- Fehlersignal wird erzeugt, das für einen entsprechenden Phasen- oder Frequenzfehler des VCXO-Ausgangssignals in Bezug auf das Pilotsignal kennzeichnend ist. Das Frequenzfehlersignal wird zum Beispiel bei der Todd-Anordnung durch ein digitales Wort dargestellt.
• Es kann wünschenswert sein, aus dem digitalen Frequenzfehlersignal ein analoges Frequenzsteuersignal zu erzeugen, das zur Steuerung der Frequenz und der Phase des VCXO-Ausgangssignals an einen Frequenzsteueranschluß des VCXO anzulegen ist.
• Gemäß der Ausführung eines Aspekts der Erfindung ist in einer Stereodecoderapparatur, die auf ein zusammengesetztes Grundfrequenzband-Audio-Stereosignal anspricht, welches einen Pilotsignalanteil enthält, ein steuerbarer Oszillator enthalten, der auf ein erstes Steuersignal anspricht. Der Oszillator erzeugt ein Schwingungssignal mit einer Frequenz, die in Übereinstimmung mit dem ersten Steuersignal gesteuert ist. Ein phasenfehleranzeigendes Signal wird erzeugt, das ein digitales Wort mit einem Wert bildet, der für eine Phasendifferenz zwischen dem Pilotsignalanteil und dem Schwingungsignal kennzeichnend ist. Ein erster Strom wird für ein gegebenes Intervall an einen Kondensator angeschlossen. Ein zweites Steuersignal wird zur Veränderung der Dauer des gegebenen Intervalls erzeugt, in dem der erste Strom an den Kondensator angeschlossen ist, um so das erste Steuersignal in dem Kondensator auszubilden.
• Es zeigen:
• Figur 1: eine Blockdarstellung eines Bereichs eines Stereodecoders, der zur Steuerung der Frequenz eines spannungsgesteuerten Kristalloszillators eine Ladungspumpenanordnung enthält, die einen Aspekt der Erfindung verkörpert; und
• Figur 2: eine detaillierte Ausführungsform der Ladungspumpenanordnung gemäß Figur 1, die einen Aspekt der Erfindung verkörpert.
• Gemäß Figur 1 wird ein zusammengesetztes Grundfrequenzband-Audio-Stereosignal INa, das zum Beipiel von einem FM- Decoder eines in den Figuren nicht gezeigten Fernsehempfängers erhalten wird, an einen Eingangsanschluß 109a eines Analog- Digital-Wandlers 109 angeschlossen, der ein zusammengesetztes Signal IND erzeugt. Das Signal IND bildet eine digitale Darstellung eines Signals mit einer Frequenzzusammensetzung, die ähnlich zu der spektralen Wellenform 5 ist und die einen Pilotsignalanteil PILOT enthält. Der Signalanteil PILOT liegt beim BTSC-Standard bei einer Frequenz ωp, die gleich der horizontalen Abtastfrequenz fH ist.
• Das Signal IND wird über eine Leitung 110 an den Minuenden- Eingangsanschluß einer Signalsubtraktionsschaltung 112 einer Phasenregelungsschaltung (PLL) 100 angeschlossen. Ein synthetisiertes Pilotsignals Ps wird über die Verbindung 111 an den Subtrahenden-Eingangsanschluß der Subtraktionsschaltung 112 angeschlossen. Die Subtraktionsschaltung 112 stellt an ihrer Ausgangsverbindung 113 ein zusammengesetztes Signal 112a mit dem im wesentlichen entfernten Pilotsignalanteil bereit. Die Subtraktionsschaltung 112 ist in einer Schaltung 99 enthalten, die innerhalb der gestrichelten Linie gezeigt ist. Die Schaltung 99 führt die analoge Funktion eines Phasendetektors in einer herkömmlichen PLL-Schaltung aus.
• Das Signal 112a wird auch an einen Tiefpaßfilter 115 angeschlossen, der das (L+R)-Signal hindurchläßt oder zum wesentlichen Ausschluß von höherfrequenten Anteilen des zusammengesetzten Signals abtrennt. Da der Pilotsignalanteil nicht in dem an den Filter 115 angelegten Signal vorhanden ist, sind die Grenzfrequenzkennwerte des Filters 115 vorteilhafterweise entscheidend weniger kritisch, als wenn der Pilotsignalanteil vorhanden wäre.
• Das Ausgangssignal 112a von der Subtraktionsschaltung 112 wird zusätzlich an einen Eingang einer Multiplikationsschaltung 120 angeschlossen, die in der Schaltung 99 enthalten ist. Das von dem Multiplizierer 120 ausgebildete Ausgangssignal ist an die in Reihe geschalteten Schaltungselemente angeschlossen, die einen Tiefpaßfilter 122, eine Ladungspumpenanordnung 123, die einen Aspekt der Erfindung verkörpert, einen spannungsgesteuerten Kristalloszillator (VCXO) 124, eine Sinusgeneratorschaltung 126 und einen 90º-Phasenschieber 128 umfassen.
• Der Tiefpaßfilter der Einheit 1222, der eine Grenzfrequenz besitzt, die wesentlich geringer als die des Pilotsignalanteils PILOT ist, filtert tiefpaßgemäß die digitalen Ausgangsworte an einem Anschluß 120a des Multiplizierers 120, um ein Fehlerwort 122b zu erzeugen, das für einen Phasen- oder einen Frequenzfehler zwischen dem Signalanteil PILOT und einem Ausgangssignal CK des VCXO 124 repräsentativ ist, wie es später beschrieben wird. Das digitale Fehlerwort 122b wird dann periodisch zum Beispiel alle 2/3 der Periode des Pilotsignalanteils PILOT an die Ladungspumpenanordnung 123 angelegt, die einen Aspekt der Erfindung verkörpert, um ein äquivalentes Analogsignal 123a zu erzeugen, das zwischen den oben genannten periodischen Anlegeintervallen im wesentlichen konstant bleibt. Das Signal 123a wird an einen Eingangsanschluß des VCXO 124 angeschlossen, um die dabei erzeugte Ausgangsfrequenz einzustellen.
• Bei einem Null-Mittelwert des Signals am Anschluß 120a des Multiplizierers 120 bildet der VCXO 124 ein Ausgangssignal CK aus, das eine Frequenz besitzt, die im wesentlichen gleich einem vorbestimmten, ganzzahligen Vielfachen N der Frequenz ωp des Pilotsignalanteils PILOT ist.
• Das Ausgangssignal CK des VCXO 124 wird an den Sinusgenerator 126 angelegt, der ein Signal 126a ausbildet, das eine digitale Darstellung eines sinusförmigen Signals sin(ωp't) bereitstellt, welches die selbe Frequenz und die selbe Phase besitzt wie der Pilotsignalanteil PILOT. Der Sinusgenerator 126 kann zum Beispiel einen Zähler, der Impulse des Signals CK zählt, und einen Festwertspeicher (ROM) enthalten, der einen Adressanschluß besitzt, welcher derart mit einem Ausgangswort des Zählers verbunden ist, daß das Signal 126a an einem Ausgangsanschluß von diesem ROM erzeugt wird. Der Generator 126 stellt den oben genannten Wert einer ganzen Zahl N entsprechend dem Verhältnis zwischen der Frequenz des Signals CK und der des von dem Generator 126 erzeugten Signals 126a ein, daß er zum Beipiel gleich 700 ist. Das Ausgangssignal 126a des Sinusgenerators 126 wird an einen Phasenschieber 128 angeschlossen, der in gut bekannter Weise ein Cosinussignal der selben Frequenz, jedoch mit einer um 90º verschobenen Phase ausbildet, wobei das Signal dem Ausdruck cos(ωp't) entspricht.
• Die standardmäßigen, zusammengesetzten FM- und BTSC-Grundfrequenzband-Audio-Stereosignale C(t) können durch die Gleichung
• C(t) = S(t) + Psin (ωpt) + D(t)sin(2ωpt) (1)
• beschrieben werden, wobei C(t) dem Signal IND und S(t) und D(t) jeweils entsprechend den zeitveränderlichen Signalen (L+R) und (L-R) entsprechen sowie P die Amplitude und ωp die Kreisfrequenz des Pilotsignalanteils PILOT ist.
• Das synthetisierte Pilosignal Ps, das der Subtraktionsschaltung 112 zugeführt wird, wird durch die Messung der Amplitude des übrigbleibenden Pilosignals an dem Ausgang der Subtrak-tionsschaltung 112, die wirksame Verstärkung der Restamplitude und die Multiplikation dieses Wertes mit dem Ausgangssignal des Sinusgenerators 126 ausgebildet.
• Es werde angenommen, daß die Amplitude Pc des synthetisierten Pilotsignals Ps exakt gleich der Amplitude P des Pilotsignalanteils PILOT ist. Das synthetisierte Pilotsignal Ps kann auch als Pcsin(ωp't) dargestellt werden. Der von der Subtraktionsschaltung 112 erhaltene Wert C'(t), der das Signal 112a repräsentiert, kann als
• C'(t) = S(t) + Psin(ωpt) - Pcsin((ωp't) + D(t)sin(2ωpt) (2)
• ausgedrückt werden. Der Wert C'(t) wird in dem Multiplizierer 120 mit cos(ωp't) multipliziert, um zu erhalten:
• C'(t)cos(ωp't) = S(t)cos(ωp't) + Psin(ωpt)cos(ωp't) - Pcsin (ωp't) cos (ωp't) + D(t)sin(2ωpt)cos(ωp't) (3)
• Der erste und der letzte Term in Gleichung 3 sind Sinusoide, die sich in dem Tiefpaßfilter 122 zu Null ausmitteln werden. Die zwei mittleren Ausdrücke, Psin(ωpt)cos(ωp't)- Pcsin(ωp't)cos(ωp't) können unter Behandlung mit trigonometrischen Identitäten gleichwertig dargestellt werden durch:
• P/2(sin(ωpt-ωp't) + sin(ωpt+ωp't) - sin(2ωp't)) (4)
• Die zwei am weitesten rechts stehenden Terme sind relativ hochfrequente Sinusfunktionen und werden in dem Tiefpaßfilter 122 zu Null ausgemittelt. Da die Ausgangsnennfrequenz des Signals 126a des Sinusgenerators 126 nahe bei ωp eingestellt wird, wird das Argument (ωpt-ωp't) des ersten Terms im Ausdruck (4) nahezu Null sein. Der Term sin(ωpt-ωp't) wird eine Sinusfunktion sehr niedriger Frequenz sein und sich nicht zu Null ausmitteln, es sei denn ωp' ist gleich ωp. Solange die Frequenz ωp' sich von der Pilotfrequenz ωp unterscheidet, werden daher der Multiplizierer 120 und der Tiefpaßfilter 122 periodisch das an den VCXO 124 angelegte Fehlersignal 122b nach Art einer negativen Rückkopplung verändern, die dazu tendieren wird, das Signal 126a des Sinusgenerators 126 mit dem Pilotsignalanteil PILOT zu synchronisieren.
• Als nächstes werde zum Beispiel betrachtet, daß ωp' und ωp identische Frequenzen besitzen, daß aber das synthetisierte Pilotsignal Ps und der Pilotsignalanteil PILOT um Δ Grad außer Phase liegen. In diesem Fall nimmt das Ausgangssignal des Multiplizierers 120 die Form an:
• C'(t)cos(ωpt+Δ) = S(t)cos(ωp't+Δ) + Psin(ωpt)cos(ωpt+Δ) - Pcsin ((ωpt+Δ)cos(ωpt+Δ) + D(t)sin(2ωpt)cos(ωpt+Δ) (5)
• Der erste und der vierte Term auf der rechten Seite der Gleichung werden sich in dem Tiefpaßfilter 122 zu Null ausmitteln, da sie sinusförmige Signale mit Frequenzen darstellen, die im Vergleich mit der reziproken Zeitkonstante des Filters relativ hoch sind. Es kann gezeigt werden, daß die zwei mittleren Terme gleichwertig sind mit:
• P/2 (sin(2ωpt+Δ)+sinΔ-sin(2ωpt+2Δ)) (6)
• Der erste und der dritte Term bilden relativ hochfrequente Sinussignale und werden im Tiefpaßfilter 122 des PLL 100 zu Null gemittelt. Der verbleibende Term P/2sinΔ ist im wesentlichen ein Gleichstromterm und wird daher durch den Tiefpaßfilter 122 durchgelassen, um das Fehlersignal 122b zu bilden, das einen Phasenkorrekturterm an den VCXO 124 bereitstellt. Solange ein Frequenz- oder Phasenfehler vorhanden ist, werden somit der Multiplizierer 120, der Tiefpaßfilter 122 und die Ladungspumpenanordnung 123 das Signal 123a verändern. Wenn kein Fehler vorhanden ist, verbleibt das Signal 123a konstant.
• Das Signal CK wird an einen Eingangsanschluß eines Sinusgeneraotrs 150 angeschlossen, der ein Signal 150a erzeugt, das eine digitale Darstellung einer Sinuswelle mit der Kreisfrequenz 2ωp ist. Das Sinuswellensignal 150a wird an einen Multiplikanden-Eingangsanschluß eines Multiplizierers 116 angeschlossen. Das zusammengesetzte Signal IND wird, das abzüglich des synthetisierten Pilotsignals Ps von der Subtraktionsschaltung 112 erhalten wird, an die entsprechenden Multiplikanden-Eingangsanschlüsse der Multiplizierer 116 und 138 angeschlossen. Das Signal 150a vom Sinusgenerator 150, das sich entsprechend dem Ausdruck sin(2ωpt) verändert, wird an einen Multiplizierer-Eingangsanschluß des Multiplizierers 116 angelegt, um das Signal (L-R)' zu erzeugen, das durch die Gleichung
• (L-R)' = S(t)sin(2ωpt) + D(t)sin(2ωpt)sin(2ωpt) (7)
• = S(t)sin(2ωpt) + D(t) (1-cos²(2ωpt)) (8)
• beschrieben wird und das an einen Tiefpaßfilter 118 angelegt wird. Der Tiefpaßfilter 118 ist so gestaltet, daß nur der Grundfrequenzterm D(t) hindurchtritt, so daß das (L-R)-Signal abgetrennt wird.
• Das Ausgangssignal der Subtraktionsschaltung 112 wird in einem Multiplizierer 138 mit dem Term sin(ωpt) multipliziert. Daher kann das Ausgangssignal Po des Multiplizierers 138 ausgedrückt werden als:
• Po = S(t)sin(ωpt) + Psin(ωpt)sin(ωpt) - Pcsin(ωpt)sin(ωpt) + D(t)sin(2ωpt)sin(ωpt) (9)
• Der Term Pcsin(ωpt)sin(ωpt) entspricht dem Pilot-Beseitigungssignal, wie es im einzelnen in der US-Patentanmeldung Nr. 882 384 von Christopher Todd mit dem Titel "Apparatus for cancelling a pilot signal from a composite signal" beschrieben wird. Das Signal Po wird an einen Tiefpaßfilter 132 angelegt, der das Signal über einen im Vergleich mit 2π/ωp relativ langen Zeitabschnitt integriert. Ein Ausgangssignal des Filters 132, das an den Multiplizierer 134 angelegt wird, wird mit dem Signal 126a des Generators 126 multipliziert, um das synthetisierte Pilotsignal Ps zu erzeugen.
• Figur 2 stellt die Ladungspumpenanordnung 123 gemäß Figur 1, die einen Aspekt der Erfindung verkörpert, mit mehr Einzelheiten dar. In den Figuren 1 und 2 stellen gleiche Nummern oder Symbole gleiche Einzelheiten oder Funktionen dar. Das Fehlerwort oder Signal 122b gemäß Figur 1, das zum Beispiel als ein 2's-Komplement-Binärwort dargestellt wird, ist an einen Eingangsanschluß 200a einer Absolutwertbildungsstufe 200 angeschlossen, die ein Wort 200b erzeugt, das den Absolutwert des Signals 122b darstellt. Ein Vorzeichenbit des Signals 122b wird mit einem Dateneingabeanschluß 201a eines Flip-Flops 201 verbunden. Das Wort 200b wird an einen Voreinstelleingangsanschluß 202a eines Zählers 202 angeschlossen, der als Abwärtszähler betrieben wird. Eine Zeitgebereinheit 203 erzeugt ein Signal LADEN, das periodisch zum Beispiel in jedem Intervall auftritt, das beispielsweise gleich 2/3 der Periode des Pilotsignalanteils PILOT in Figur 1 ist. Wenn das Signal LADEN gemäß Figur 2 auftritt, wird das Signal 200b in dem Zähler 202 gespeichert, was den Zähler 202 veranlaßt, auf den Wert des Signals 200b voreingestellt zu werden. Gleichzeitig wird das Vorzeichenbit des Signals 122b separat im Flip-Flop 201 gespeichert. Als ein Ergebnis des Signals LADEN ist ein Ausgangssignal 202b des Zählers 202 anfänglich gleich dem Signal 200b. Das Signal 202b wird an einen Eingangsanschluß eines Null-Detektors 207 angeschlossen, der ein Signal NICHT-NULL erzeugt, solange das Signal 202b ungleich Null ist. Das Signal NICHT-NULL wird an den Freigabeanschluß 202c des Zählers 202 angeschlossen, was dem Zähler 202 ermöglicht, abwärts zu zählen, solange das Signal NICHT-NULL erzeugt wird. Folglich besitzt das Ausgangssignal 202b des Zählers 202 einen Wert, der sich von dem anfänglichen Voreinstellwert sequentiell jedesmal verringert, wenn das von dem VCXO 124 erzeugte Signal CK auftritt. Wenn das Ausgangssignal 202b des Zählers 202 Null wird, wird die Erzeugung des Signals NICHT-NULL eingestellt und der Zähler 202 beendet das Abwärts zählen, bis das nächstemal das Signal LADEN auftritt.
• Somit bildet das Signal NICHT-NULL einen Impuls, der eine veränderliche Breite oder Dauer W&sub1; besitzt und der kennzeichnend für den Absolutwert des digitalen Signals 122b ist. Der Wert des Signals 122b wird in Übereinstimmung mit dem gewichteten Wert der Bits von jedem Wort des Signals 122b bestimmt. Das Signal NICHT-NULL wird an einen Eingangsanschluß 204a eines UND-Tores 204 angeschlossen, das ein Signal PLUS von einem Ausgangsanschluß des Flip-Flops 201 empfängt. Das Signal PLUS wird erzeugt, wenn das Signal 122b positiv ist. Folglich wird ein Ausgangsimpuls eines Signals LADEN mit veränderlicher Breite, der die selbe Dauer wie die des Signals NICHT-NULL besitzt, erzeugt, wenn das Signal 122b positiv ist. Andererseits wird ein Signal ENTLADEN, das zu dem Signal LADEN ähnlich ist, an einem Ausgangsanschluß 205a eines UND-Tores 205 erzeugt, wenn das Signal NICHT-NULL erzeugt wird, falls das Flip-Flop 201 ein Signal MINUS erzeugt, das auftritt, wenn das Signal 122b negativ ist.
• Entsprechend einem Merkmal der Erfindung wird das Signal LADEN an die entsprechenden Steueranschlüsse der Analogschalter ASW1 und ASW2 angeschlossen, was den Schalter ASW1 veranlaßt, einen von einer Stromquelle IS3 erzeugten Strom i&sub3; mit einem Kondensator C4 zu verbinden, wie es durch die durchgezogenen Kontaktarmpositionen der Schalter ASW1 und ASW2 bezeichnet ist. Der Strom i&sub3; veranlaßt den Kondensator C4, nur während der Impulsdauer W1 des Signals LADEN aufgeladen zu werden. Die Quelle 153 kann auf herkömmliche Art unter Verwendung der MOS- Technologie in einer in Figur 2 nicht gezeigten Weise aufgebaut sein.
• Entsprechend einem weiteren Merkmal der Erfindung verbindet der Schalter ASW2, wenn der Strom i&sub3; nicht an den Kondensator C4 angeschlossen ist, was außerhalb der Impulsdauer W&sub1; auftritt, den Strom i&sub3; mit der Spannung +VREF, wie es mit den gestrichelten Kontaktarmpositionen der Schalter ASW1 und ASW2 bezeichnet ist. Auf diese Weise liefert die Stromquelle IS3 ununterbrochen den Strom i&sub3;, was sie vor einer Sättigung oder dem Betrieb in einem unerwünschten Modus hindert. Da der Fluß des Stroms i&sub3; nicht durch den Schaltvorgang des Schalters ASW1 unterbrochen wird, besitzt der Strom darüberhinaus vorteilhafterweise unmittelbar nachdem die Vorderkante LE zum Beispiel des Signals LADEN auftritt die gewünschte Höhe.
• In ähnlicher Weise wird das Signal ENTLADEN an die Steueranschlüsse der Schalter ASW3 und ASW4 angeschlossen, die jeweils entsprechend ähnlich wie die Schalter ASW1 und ASW2 arbeiten. Der Schalter ASW3 verbindet, wie es mit der gestrichelten Linie gezeigt ist, einen von der Stromsenke IS4, die ähnlich zur Stromquelle IS3 ist, erzeugten Strom i&sub4; mit dem Kondensator C4 zum Entladen des Kondesators C4 während einer Impulsdauer W&sub2; des Signals ENTLADEN. Wenn der Schalter ASW3 leitend ist, so ist der Schlater ASW4 nicht leitend, und umgekehrt.
• Somit kann unmittelbar nach Erzeugung des Signals LADEN der Kondensator C4 geladen werden, wenn das Signal 122b positiv ist, oder entladen werden, wenn das Signal 122b negativ ist, oder er kann gleich verbleiben, wenn das Signal 122b Null ist. Die entsprechende Steigerung oder Senkung der Höhe des Signals 123a, das in dem Kondensator C4 ausgebildet wird, wenn das Signal 123 zum Beispiel positiv ist, ist proportional zum Wert des Fehlersignals 122b. Auf diese Weise wird das Frequenzsteuerungssignal 123a mittels der periodischen Akkumulation des Signals 122b in Übereinstimmung mit der periodischen Erzeugung des Signals LADEN ausgebildet. Das Frequenzsteuersignal 123a wird an den Frequenzsteueranschluß des VCXO 124 gemäß Figur 1 angeschlossen, der das Signal CK mit einer Frequenz erzeugt, die durch das Signal 123a gesteuert wird.
• Ein Beispiel einer Schaltung eines derartigen VCXO 124 mit einem MOS-Eingangstransistor wird im einzelnen in der US- Patentanmeldung mit der Seriennummer 091 167 von P. D. Filliman (eingereicht am 31. August 1987) mit dem Titel "A controlled oscillator" beschrieben.
• Der VCXO 124 enthält eine Eingangsstufe, die auf das Signal 123a anspricht. Die Eingangsstufe enthält einen MOS- Transistor 124c mit einer Gate-Elektrode, die an den Anschluß 124b angeschlossen ist, über den das Signal 123a an den VCXO 124 angelegt wird. Wegen der hohen Eingangsimpedanz am Gate des Transistors 124c wird die Ladung des Kondensators C4 gemäß Figur 2 im wesentlichen während jedes Intervalls, das auftritt, wenn keines der Signale LADEN oder ENTLADEN erzeugt wird, gleich beibehalten. Auf diese Weise verbleibt die Phase des VCXO 124 im wesentlichen stabil, wenn der VCXO phasenfest gegenüber dem Pilotsignalanteil PILOT gemäß Figur 1 ist.

Claims (12)

1. Stereocodiereinrichtung, welche auf ein analoges Signalgemisch reagiert, das Audioinformation einschließlich eines Pilotsignalanteils enthält, mit:

einem steuerbaren Oszillator (124), der auf ein analoges erstes Steuersignal (123a) reagiert und ein Schwingungssignal mit einer Frequenz liefert, die entsprechend dem ersten Steuersignal gesteuert ist,

gekennzeichnet durch

eine auf das analoge Signalgemisch ansprechende Abgreifanordnung zum Abgreifen des Signalgemisches, um aus diesem ein bitgewichtetes abgegriffenes Signal zu erzeugen, welches eine erste Mehrzahl von Bits aufweist, die das Signalgemisch in numerischer, bitgewichteter Form darstellen, und das die Synchronisierinformation des Pilotsignalanteiles enthält;

einer auf das abgegriffene Signal und das Schwingungssignal reagierende Anordnung (120) zum Erzeugen eines phasenfehleranzeigenden Signals (122a), welches ein digitales Wort mit einer zweiten Mehrzahl von Bits mit einem numerischen, bitgewichteten Wert bildet, der eine Phasendifferenz zwischen dem Pilotsignalanteil und dem Schwingungssignal anzeigt;

eine Quelle (153) für einen ersten Strom (i3);

eine Kapazität (C4);

eine steuerbare Anordnung (204, 205, ASW1, ASW2, ASW3, ASW4) , die auf ein zweites Steuersignal, das auf einen Steueranschluß dieser Anordnung gekoppelt ist, anspricht, um den ersten Strom (i3) für ein gegebenes Intervall auf die Kapazität zu koppeln; und

eine Anordnung (200, 202, 203, 204), die auf die zweite Mehrzahl von Bits des phasenfehleranzeigenden Signals reagiert, um das genannte zweite Steuersignal in einer Weise zu erzeugen, daß die Länge des gegebenen Intervalles, in dem der erste Strom auf die Kapazität gekoppelt wird, verändert wird, um das analoge erste Steuersignal in der Kapazität zu bilden.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die das zweite Steuersignal erzeugende Anordnung einen Zähler (202) enthält, der entsprechend einem Wert des phasenfehleranzeigenden Signals voreingestellt wird, wobei der Zähler, der auf ein Taktsignal reagiert, Impulse des Taktsignals während des gegebenen Intervalles zählt und wobei das zweite Steuersignal solange erzeugt wird, wie der Zähler die Impulse des Taktsignals zählt.

3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Steuersignal erzeugt wird, wenn das phasenfehleranzeigende Signal eine erste Polarität (PLUS) hat und nicht erzeugt wird, wenn das phasenfehleranzeigende Signal die entgegengesetzte Polarität hat.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die steuerbare Anordnung, die den ersten Strom auf den Kondensator (C4) koppelt, einen ersten Schalter (ASW1) enthält, der leitet, wenn das zweite Steuersignal erzeugt wird.

5. Einrichtung nach Anspruch 4, weiterhin gekennzeichnet durch eine Anordnung (205), die auf das phasenfehleranzeigende Signal reagiert, um ein drittes Steuersignal (ENTLADEN) während eines zweiten gegebenen Intervalles zu erzeugen, das entsprechend dem Wert des phasenfehleranzeigenden Signals so variiert, daß das dritte Steuersignal erzeugt wird, wenn das phasenfehleranzeigende Signal die entgegengesetzte Polarität hat, und durch einen zweiten Schalter, der während des zweiten gegebenen Intervalles leitet, wenn das dritte Steuersignal erzeugt wird, um eine Quelle (IS4) eines zweiten Stromes (i4) auf den Kondensator (C4) zu koppeln, der das erste Steuersignal am Kondensator in entgegengesetzter Weise wie der erste Strom (i3) ändert.

6. Einrichtung nach Anspruch 5, weiterhin gekennzeichnet durch einen dritten Schalter (ASW2), der auf das zweite Steuersignal anspricht und leitet, wenn der erste Schalter (ASW1) nicht leitet und umgekehrt, um einen alternativen Stromweg für den ersten Strom (i3) zu bilden, wenn der erste Schalter (ASW1) nicht leitend ist.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der dritte Schalter (ASW2) bewirkt, daß der Fluß des ersten Stromes im wesentlichen nicht unterbrochen wird, wenn der erste Schalter (ASW1) von leitend auf nichtleitend und von nichtleitend auf leitend umschaltet.

8. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der steuerbare Oszillator (124) einen FET-Transistor (124c) enthält, der eine mit dem ersten Steuersignal gekoppelte Gateelektrode aufweist, so daß eine hohe Eingangsimpedanz des FET-Transistors verhindert, daß sich die Ladung der Kapazität (C4) außerhalb des gegebenen Intervalles ändert.

9. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Steuersignal eine Impulsdauer hat, welche die Länge des gegebenen Intervalles bestimmt, wenn der erste Strom auf die Kapazität gekoppelt wird.

10. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Steuersignal nur dann erzeugt wird, wenn die Phasendifferenz zwischen dem Pilotsignalanteil und dem Schwingungssignal eine erste Polarität hat.

11. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die steuerbare Anordnung eine Vorrichtung (200) zum Erzeugen eines zweiten phasenfehleranzeigenden Signals aufweist, das ein Digitalwort mit einem Wert bildet, der gleich einem Absolutwert des ersten phasenfehleranzeigenden Signals ist, um die Länge des gegebenen Intervalles entsprechend diesem Absolutwert zu ändern.

12. Einrichtung nach Anspruch 1, weiterhin gekennzeichnet durch eine Quelle (154) eines zweiten Stromes (24), wobei die steuerbare Anordnung den ersten Strom (i3) auf die Kapazität (C4) koppelt, wenn die Phasendifferenz eine erste Polarität hat und den zweiten Strom (i4) auf die Kapazität koppelt, wenn die Phasendifferenz die entgegengesetzte Polarität hat, so daß während eines gegebenen Phasendemodulationszyklus, solange die Phasendifferenz die erste Polarität hat, der zweite Strom (i4) von der Kapazität (C4) abgekoppelt ist, und solange die Phasendifferenz die entgegengesetzte Polarität hat, der erste Strom (13) von der Kapazität (C4) abgekoppelt ist.