DE4002676C2 - Bezugsspannungsschaltung und Verfahren zum Erzeugen einer Bezugsspannung - Google Patents

Bezugsspannungsschaltung und Verfahren zum Erzeugen einer Bezugsspannung

Info

Publication number
DE4002676C2
DE4002676C2 DE4002676A DE4002676A DE4002676C2 DE 4002676 C2 DE4002676 C2 DE 4002676C2 DE 4002676 A DE4002676 A DE 4002676A DE 4002676 A DE4002676 A DE 4002676A DE 4002676 C2 DE4002676 C2 DE 4002676C2
Authority
DE
Germany
Prior art keywords
circuit
voltage
output
fet
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4002676A
Other languages
English (en)
Other versions
DE4002676A1 (de
Inventor
Timothy V Kalthoff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of DE4002676A1 publication Critical patent/DE4002676A1/de
Application granted granted Critical
Publication of DE4002676C2 publication Critical patent/DE4002676C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/467—Sources with noise compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Description

Die vorliegende Erfindung betrifft eine Bezugsspannungs­ schaltung nach dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zum Erzeugen einer Bezugsspannung nach dem Oberbe­ griff des Patentanspruchs 4.
Insbesondere befaßt sich die Erfindung mit einer CMOS-Band­ abstands-Schaltung und einer Pufferverstärkerschaltung zum Erzeugen einer rauscharmen, stabilen Bezugsspannung, die frei von einem Leistunsversorgungsrauschen ist und unem­ pfindlich gegenüber Übergangssignalen auf dem Ausgangsleiter ist.
Bandabstandsschaltungen werden typischerweise in integrier­ ten Schaltungen verwendet, um stabile Bezugsspannungen zu erzeugen, die unabhängig von einer absoluten Temperatur sind. Eine Bandabstandsschaltung erzeugt eine Spannung VTHERMAL, die proportional zur Temperatur und eine Funktion der Differenz in den VBE-Spannungen von zwei Transistoren ist, die bei unterschiedlichen Stromdichten arbeiten. Die Spannung VTHERMAL wird durch eine Widerstandsmultiplizierer­ schaltung auf einen Spannungswert mit einem Temperatur­ koeffizienten von +2 Millivolt pro Grad Celsius verstärkt, wobei diese Spannung mit einer VBE-Spannung eines NPN-Tran­ sistors aufaddiert wird, welcher einen Temperaturkoeffi­ zienten von -2 Millivolt pro Grad Celsius hat. Durch die Summation entsteht eine Bandabstandsschaltung, die tempera­ turunabhängig ist. Bandabstandsschaltungen werden in breiten Anwendungsbereichen in bipolaren integrierten Schaltungen eingesetzt. Es besteht daher ein Bedarf an stabilen Bezugs­ spannungsschaltungen in integrierten CMOS-Schaltungen. Eini­ ge Bandabstandsschaltungen wurden in integrierten CMOS- Schaltungen mit NPN-Transistoren implementiert.
CMOS-Schaltungen sind dafür bekannt, daß sie relativ em­ pfindlich gegenüber sprungartigen hochfrequenten Versor­ gungsspannungsänderungen sind, d. h. gegenüber einem Lei­ stungsversorgungsrauschen. Eine Schaltungstechnik zum Ver­ meiden von Einflüssen von Spannungsversorgungsrauschen ist die Verwendung von sogenannten Kaskoden-geschalteten Feld­ effekttransistoren (FETs), die in Reihe zwischen einem Lei­ stungsspannungsversorgungsbus und dem Drain eines FET ge­ schaltet sind, das gegenüber den Wirkungen eines Leistungs­ versorgungsrauschens zu isolieren ist. Das Gate des Kasko­ den-Transistors ist an eine geeignete Bezugsspannung ange­ schlossen, die sich nur geringfügig verglichen mit der Lei­ stungsversorgungsspannung ändert. Es ist besonders wichtig, im wesentlichen die Wirkungen des Leistungsversorgungsrau­ schens auf innere Bezugsspannungen zu beseitigen, die in den CMOS-Schaltungen erzeugt werden.
Eine grundlegende Anforderung an jegliche innere Bezugsspan­ nungsquelle in einer integrierten CMOS-Schaltung, in der "Übergangslasten" an die Bezugsspannungsquelle angeschaltet werden, besteht darin, daß diese eine niedrige Ausgangsimpe­ danz hat, um eine Bezugsspannung zu erzeugen, die ver­ gleichsweise "immun" gegenüber dem Rauschen ist, das auf die Bezugsspannungsquelle aufgekoppelt wird.
Die US 4,593,208 zeigt eine Schaltung zur Erzeugung einer Bezugsspannung, die ausgangsseitige Laständerungen schnell kompensieren kann.
Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Bezugsspannungsschal­ tung sowie ein Verfahren zum Erzeugen einer Bezugsspannung so weiter zu bilden, daß eine schnelle Anpassung an ausgangsseitige Laständerungen er­ reicht wird, so daß eine stabile rauscharme Bezugs­ spannung erzeugt wird.
Diese Aufgabe wird erfindungsgemäß durch in Bezugsspan­ nungsschaltung mit den Merkmalen des Patentanspruchs 1 und durch ein Verfahren mit den Schritten des Patentanspruchs 4 gelöst.
Die Erfindung bemerkt dazu eine Pufferschaltung mit einer niedri­ gen Ausgangsimpedanz, die sehr schnell auf Laständerungen an Ihrem Ausgangsknoten anspricht.
Die Erfindung liefert eine stabile, rauscharme Bezugsspan­ nung mit niedriger Ausgangsimpedanz in einer integrierten CMOS-Schaltung.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen nä­ her erläutert. Es zeigen:
Fig. 1 ein schematisches Diagramm einer Bandabstandsschal­ tung mit einer Leistungsversorgungszurückweisungs­ schaltung gemäß der Erfindung;
Fig. 2 ein schematisches Diagramm einer Hochgeschwindig­ keits-Einheitsverstärkerpufferschaltung mit niedri­ ger Ausgangsimpedanz zum Puffern der durch die Band­ abstandsschaltung gemäß Fig. 1 erzeugten Bezugsspan­ nung zum Erzeugen einer stabilen, rauscharmen, impe­ danzarmen Bezugsspannung in einer CMOS-Schaltung;
Fig. 2A ein Blockdiagramm der Pufferschaltung gemäß Fig. 2.
Wie in Fig. 1 gezeigt ist, umfaßt eine Bandabstandsschaltung 23 zwei Darlington-geschaltete NPN-Transistoren 150, 151, die das Gate des N-Kanal-Eingangs-MOSFET 149 eines Differen­ tialverstärkers 163 treiben. Die Darlington-geschalteten NPN-Tansistoren 153, 154 treiben das Gate des N-Kanal-Ein­ gangs-MOSFET 152 des Differentialverstärkers 163 und haben Emitterflächen, die 1/8 der Emitterflächen der Transistoren 150, 151 betragen.
Die N-Kanal-Vorstrom-Transistoren mit an das Potential -VCC angeschlossenen Sourceelektroden erzeugen gleiche Ströme durch die Transistoren 150, 151, 153, 154, so daß die Strom­ dichten in den Transistoren 153, 154 wesentlich höher als die Stromdichten in den Transistoren 150, 151 sind.
Ein Differentialverstärker 163 beinhaltet MOSFETs 149, 152 und Widerstände 157, 158 und treibt die N-Kanal-Eingangs- MOSFETs 161, 162 eines zweiten Differentialverstärkers 179. Ein Ausgang des Differentialverstärkers 179 auf den Leiter 188 treibt einen N-Kanal-Sourcefolger-Transistor 181, der eine Ausgangsbezugsspannung VREF von ungefähr 2,75 Volt er­ zeugt. Die Spannung VREF auf dem Leiter 171 wird zu dem Gate eines N-Kanal-Kaskode-geschalteten MOSFET 164 rückgekoppelt, um das Leistungsversorgungszurückweisungsverhältnis des Dif­ ferentialverstärkers 163 zu verbessern, und zu demjenigen eines P-Kanal-MOSFET 165, der für ein Sicherstellen der Schaltungsstartfunktion dient.
Die beiden als Diode geschalteten P-Kanal-MOSFETs 166 unter­ stützen gleichfalls den Schaltungsstartvorgang. Die VREF-Spannung auf dem Leiter 171 verursacht gleichfalls einen Strom durch den Widerstand 167, den als Diode ge­ schalteten N-Kanal-MOSFET 168, den P-Kanal-MOSFET 169 und den N-Kanal-Stromspiegel-Steuerungs-MOSFET 148, der in Dio­ denschaltung angeordnet ist, welcher die Gate-Source-Span­ nung für alle anderen Stromspiegel-N-Kanal-MOSFETs liefert, deren Sourcen mit dem Potential -VCC verbunden sind.
Die Spannung VREF auf dem Leiter 17I erzeugt einen Strom durch die Widerstände 190, 191 zum Aufrechterhalten (mittels Rückkopplung) der Bandabstandsspannung an der Basis des NPN-Transistors 194. Diese Bandabstandsspannung VBG ist die Summe der VBE-Spannung des Transistors 194 und einer ver­ stärkten VTHERMAL-Spannung. Die VTHERMAL-Spannung setzt sich zusammen aus der Differenz zwischen der Summe der VBE-Span­ nungen der Transistoren 150, 151 und der Summe der VBE-Span­ nungen der Transistoren 153, 154 und wird über den Wider­ stand 196 erzeugt. Die Rückkopplung der Spannung VREF durch den NPN-Transistor 194, den Widerstand 195 und den Leiter 159 führt dazu, daß durch die in Reihe geschalteten Diffe­ renzialverstärker 163, 179 die Gate-Source-Spannungen der N-Kanal-MOSFETs 149, 152 einander gleichgemacht werden, wo­ durch gewährleistet ist, daß die VTHERMAL-Spannung über den Widerstand 196 abfällt.
Der N-Kanal-Sourcefolger-MOSFET 181 hat ein Kanal-Breiten- Längen-Verhältnis, das ungefähr dem zehnfachen desjenigen des N-Kanal-MOSFETs 184 entspricht. Daher wird ungefähr 1/10 des Ausgangsstromes, der von dem Source-Folger-MOSFET 181 erzeugt wird, durch den MOSFET 184 und den N-Kanal-Kasko­ den-MOSFET 183 fließen und daraufhin "gespiegelt" durch den P-Kanal-Stromspiegelsteuer-MOSFET 182 und den P-Kanal-Strom­ spiegelausgang-MOSFET 185 in den als Diode verschalteten N-Kanal-MOSFET 186. Die VGS-Spannung des MOSFET 186 liegt über die Leiter 171, 187 an.
Die Differenz zwischen der Spannung von VGS des Transistors 186 und der Spannung VGS des N-Kanal-MOSFET 180 ist die VDS-Spannung des Source-Folger-Transistors 181. Diese Span­ nung beträgt ungefähr 200 Millivolt und hält den Source-Fol­ ger-MOSFET 181 in dem Stromsättigungsbereich seiner Be­ triebscharakteristik, wodurch eine niedrige Ausgangsimpedanz an dem Leiter 171 gewährleistet wird. Der Kaskoden-MOSFET 180 isoliert die VDS-Spannung des Source-Folger-Transistors 181 gegenüber Rauschänderungen auf der Spannung +VCC. Der Wert gm des MOSFET 186 beträgt ungefähr das 75fache des Wertes gds des MOSFET 185, so daß ungefähr nur 1% des +VCC-Rauschens auf dem Leiter 187 erscheinen kann. Daher wird eine wirksame Isolation der Spannung VREF gegenüber einem derartigen +VCC-Rauschen durch die Leistungsversor­ gungszurückweisungsschaltung 175 geschaffen.
Der Kondensator 178, der ungefähr 20 pF beträgt, jedoch auch auf ungefähr 0,1 Mikrofarad durch Parallelschalten eines äußeren Kondensators erhöht werden kann, kann verwendet wer­ den, um aus der Spannung VREF das Rauschen zu filtern, das die Differntialverstärker 163 und 179 verstärkt wird. Jedoch verursacht eine Erhöhung der Kapazität des Kondensators 178 auf eine ausreichende Kapazität für eine Filterung derarti­ gen unerwünschten Rauschens aus der Spannung VREF ein schlechtes Hochfrequenz-Leistungsversorgungszurückweisungs­ verhältnis von VREF, solange die oben beschriebene Lei­ stungsversorgungszurückweisungsschaltung verwendet wird, da bei einem sprungartigen Ändern von +VCC, welches an das Drain des MOSFET 181 gekoppelt wird, der große Wert des Kon­ densators 178 ein Ansprechen des Leiters 188 verhindert, so daß sich die Spannung VREF in Reaktion auf eine Veränderung in der Spannung +VCC ändert.
Wie nachfolgend unter Bezugnahme auf Fig. 2 beschrieben wird, wird die durch die Schaltung gem. Fig. 1 erzeugte VREF-Spannung an das Gate des N-Kanal-Eingangs-MOSFET 100 eines Differentialverstärkers 140 angelegt. Die Source des MOSFET 100 ist mit der Source eines anderen N-Kanal-Eingangs-MOSFET 104 verbunden. Die Sourcen der MOSFETs 100, 104 sind mit einer Konstantstromquelle 145 verbunden, die durch einen üblichen N-Kanal-Vorspannungs-MOSFET implementiert werden kann. Die Drains der MOSFETs 100, 104 sind an die Sources der N-Kanal-MOSFETs 101, 105, die als Kaskode ge­ schaltet sind, angeschlossen. Die Gates der MOSFETs 101, 105 sind an eine Vorspannung angeschlossen, um zu verhindern, daß die MOSFETs, 100, 104 in ihren "Trioden"-Bereich gehen. Das Drain des Kaskoden-MOSFET 101 ist an das Drain und an das Gate des P-Kanal-MOSFET 102 in Diodenschaltung ange­ schlossen, dessen Source an das Drain und das Gate des P-Kanal-Stromspiegelsteuer-MOSFET 138 angeschlossen ist, dessen Source mit der Spannung +VCC verbunden ist. Das Drain des Kaskoden-MOSFET 105 ist mittels eines Leiters 120 an das Drain des P-Kanal-Kaskoden-MOSFET 103 und die Gates der N-Kanal-Sourcefolger-MOSFETs 106, 110 eines CMOS-Opera­ tions-Steilheits-Verstärkers 141 angeschlossen. Die Source des MOSFET 103 ist an das Drain des P-Kanal-Stromspiegelaus­ gang-MOSFET 139 angeschlossen, dessen Source an das Poten­ tial +VCC und dessen Gate an das Gate des MOSFET 138 ange­ schlossen ist. Das Drain des MOSFET 106 ist an das Potential +VCC angeschlossen.
Die Source des MOSFET 106 ist an die Source des P-Kanal- MOSFET 107 in Diodenschaltung angeschlossen, dessen Gate und Drain an die Konstantstromquelle 146 angeschlossen sind, welche ein N-Kanal-Vorspannungs-MOSFET sein kann. Das Gate und Drain des MOSFET 107 sind gleichfalls an das Gate des P-Kanal-MOSFET 112 angeschlossen, dessen Source mittels eines Leiters 121 an die Source des N-Kanal-MOSFET 110 ange­ schlossen ist.
Das Drain des MOSFET 110 ist an das Drain und das Gate des P-Kanal-Stromspiegel-Steuertransistors 108 angeschlossen, dessen Source mit dem Potential +VCC verbunden ist. Das Drain und das Gate des MOSFET 108 sind gleichfalls mit dem Gate des P-Kanal-Stromspiegelausgangstransistors 109 verbun­ den, dessen Source mit dem Potential +VCC verbunden ist. Das Drain des MOSFET 109 ist mit dem Gate und dem Drain des N-Kanal-MOSFET 117 verbunden, dessen Source mit dem Leiter 122 in Verbindung steht. Das Gate und Drain des MOSFET 117 sind gleichfalls mit dem Gate des N-Kanal-MOSFET 111 verbun­ den, dessen Drain an das Potential +VCC angeschlossen ist. Die Source des N-Kanal-MOSFET 111 ist mit dem Leiter 121 verbunden.
Das Drain des MOSFET 112 ist mit dem Gate und Drain des MOSFET 114 und dem Gate des N-Kanal-MOSFET 115 verbunden. Die Sourcen der MOSFETs 114, 115 sind mit -VCC verbunden. Das Drain des MOSFET 115 ist mit dem Gate und dem Drain des P-Kanal-MOSFET 116 und dem Gate des P-Kanal-MOSFET 113 ver­ bunden. Die Source des MOSFET 116 ist mit dem Leiter 122 verbunden. Die Source des P-Kanal-MOSFET 113 ist dem Leiter 121 verbunden, dessen Drain mit dem Potential -VCC verbunden ist. Ein kleiner Widerstand R liegt zwischen dem Leiter 121 und dem Potential VREFO. Die Ausgangsbezugsspannung VREFO ist mit dem Gate des Eingangs-MOSFET 104 des Differenzial­ verstärkers 140 verbunden. Ein Übergangs-Unterdrückungs-Kon­ densator 210 kann zwischen dem Potential VREFO und Masse ge­ schaltet sein.
Fig. 2A zeigt ein Blockdiagramm der Pufferschaltung 25A gem. Fig. 2. Der Puffer beinhaltet einen Differentialverstärker 140 mit der Verstärkung A1, der die Spannung VREF empfängt, die von der Bandabstandsschaltung gemäß Fig. 1 erzeugt wird, an seinem nicht-invertierenden Eingang. Der Ausgang des Ver­ stärkers 140 ist mit dem nicht-invertierenden Eingang eines Operations-Steilheits-Verstärkers 141 verbunden. Dessen Aus­ gang ist wiederum mit seinem invertierende Eingang verbun­ den. Der Übergangs-Unterdrückungs-Kondensator 210 kann an den VREFO-Ausgang angeschlossen sein, falls dies nötig ist, um hochfrequente Glitches zu vermindern. Ein Puffer 25A ist derart entworfen, daß der Kondensator 210 zusammen mit dem Widerstand R eine Hochfrequenzstabilität liefert. Ein Über­ gangsunterdrückungskondensator 210, dessen Kapazität etwa 10 Mikrofarad betragen kann, arbeitet als Ladungsreservoir, damit die Pufferschaltung schnell auf Glitches in dem Poten­ tial VREFO ansprechen kann. Das Potential VREFO ist zu dem invertierenden Eingang des Verstärkers 140 rückgekoppelt.
Verstärkerstufen 140. 141 sind innerhalb der mit einer ge­ strichelten Linie gezeichneten Blocks gemäß Fig. 2 enthal­ ten. Kaskoden-MOSFETs 101, 105 verbessern die Gleichstrom­ präzision durch Aufrechterhalten von konstanten VDS-Span­ nungen über den MOSFETs 100, 104. Der Ausgang des Differen­ tialverstärkers 140 ist an die Gates der N-Kanal-MOSFETS 106, 110 angeschlossen. Der Leiter 120 ist im wesentlichen der nicht-invertierende Eingang des Steilheits-Verstärkers 141, dessen Konfiguration eine gewisse Ähnlichkeit zu der Konfiguration einer bekannten Diamond-Folger-Schaltung hat, die für Fachleute bekannt ist. Der Leiter 121 bildet den invertierenden Eingang des Steilheits-Verstärkers 141 gem. Fig. 2. Das Verhältnis des Kanal-Breiten-Längen-Verhältnis­ ses des N-Kanal-MOSFET 106 zu demjenigen des N-Kanal-MOSFET 110 gleicht dem Verhältnis des Kanal-Breiten-Längen-Verhält­ nis des P-Kanal-MOSFET 107 zu demjenigen des P-Kanal-MOSFET 112, um eine geeignete Vorspannung der MOSFETs 110, 112 zu schaffen.
Man kann erkennen, daß eine hohe Signalverstärkung bei offe­ ner Regelschleife von dem Leiter 121 zum Leiter 122 vor­ liegt. Die Ausgangsimpedanz des Verstärkers 141 in Rückkopp­ lungsschaltung entspricht im wesentlichen dem Widerstands­ wert der Parallelkombination der Ausgangsimpedanzen des N-Kanal-MOSFET 111 und des P-Kanal-MOSFET 113 geteilt durch die Signalverstärkung bei offener Regelschleife. Das Auftre­ ten einer hohen Signalverstärkung kann nachvollzogen werden, wenn man erkennt, daß bei fester Spannung auf dem Leiter 120 und einer Störung auf dem Knoten 121 die Signalströme von den Sourcen der MOSFETs 110, 112 fließen. Diese Signalströme fließen gleichfalls durch die Drains der MOSFETs 110, 112 und sind dementsprechend in einem Spiegelverhältnis, um mit der hohen parallelen Ausgangsimpedanz der MOSFETs 115, 109 auf dem Leiter 122 zu reagieren.
Der Widerstand R und der Übergangsunterdrückungskondensator 210 können derart bemessen sein, daß die Frequenzantwort der Stufe 141 vor der Frequenzantwort der Stufe 140 "ausrollt", um dadurch die Stabilität aufrecht zu erhalten. Der Opera­ tions-Steilheits-Verstärker 141 liegt innerhalb der Rück­ kopplungsschleife des Differentialverstärkers 140. Daher wird die niedrige Ausgangsimpedanz des Operations-Steil­ heits-Verstärkers 141 weiterhin durch das Verhältnis der Spannungsverstärkung bei offener Regelschleife des Opera­ tionsverstärkers 140 vermindert, um eine extrem niedrige Ausgangsimpedanz für die gesamte Pufferschaltung 25A und eine schnelle Sprungantwort der Pufferschaltung zu schaffen, um Spannungsänderungen entgegen zu wirken, die auf den Aus­ gang der CMOS-Pufferschaltung 25A einwirken.
Die oben beschriebene Bezugsspannungsschaltung erzeugt nied­ riges Rauschen und eine gute "Glitch-Festigkeit" an ihrem Ausgang und eine schnelle Einstellung auf "Glitches", die dem Ausgangssignal der Pufferschaltung 25A überlagert sind. Die beschriebene Pufferschaltung isoliert in wirksamer Weise die Bandabstandsschaltung-Ausgangsspannung von Ausgangsüber­ gängen. Zwei oder mehrere Pufferschaltungen können an die gleiche Bandabstandsschaltung angeschlossen sein, um ein gu­ tes Folgeverhalten der beiden Bezugsspannungen an den Aus­ gängen der beiden Pufferschaltungen zu schaffen, mit einem hohen Grad von Isolation gegenüber einem "Übersprechen" zwi­ schen diesen.
Ferner liefert die beschriebene Pufferschaltung 25A einen Betrieb bei niedrigem Rauschen bei Verwenden von hohen Ka­ nal-Breiten-Längen-Verhältnissen (d. h. ungefähr 300) und zeigt eine sehr gute ausgangsseitige Glitch-Festigkeit und ein schnelles Ansprechverhalten auf "Glitches", so daß diese Schaltung vielen Anwendungsfällen zugänglich ist.

Claims (6)

1. Bezugsspannungsschaltung, die gegenüber einem Rauschen einer Versorgungsspannung unempfindlich ist, gekennzeichnet durch:
  • a) eine Bandabstandsschaltung (23) mit einem ersten und einem zweiten Transistor (150, 151, 153, 154), in denen Ströme von unterschiedlichen Stromdichten fliessen, und mit einem Widerstand (196), der zwischen einer Basis des ersten Transistors (150, 151) und einer Basis des zweiten Transistors (153, 154) geschaltet ist, und mit einer ersten FET-Differentialverstärkerschaltung mit einem ersten und einem zweiten Eingangsanschluss, die an einen Emitter des ersten Transistors (150, 151) und an einen Emitter des zweiten Transistors (153, 154) angeschlossen sind;
  • b) einen ersten FET (181), dessen Gate mit einem Ausgang der ersten FET-Differentialverstärkerschaltung (163, 179) und dessen Source mit einem ersten Ausgangsleiter (171) verbunden ist, und der auf dem Ausgangsleiter eine erste Bezugsspannung (VREF) erzeugt;
  • c) eine Rückkopplungschaltung (194, 195, 159), die an den Ausgang der ersten FET-Differenzialverstärkerschaltung (163) angeschlossen ist, um einen Teil der ersten Bezugsspannung zum Aufrechterhalten einer Spannung (VTHERMAL) über den Widerstand (196) anzulegen, die der Differenz zwischen einer Basis-Emitter-Spannung (VBE) des ersten Transistors (150, 151) und einer Basis-Emitter- Spannung (VBE) des zweiten Transistors (153, 154) gleicht, so dass gleiche Spannungen an dem ersten und zweiten Eingangsanschluss (159, 160) aufrechterhalten werden;
  • d) eine Schaltung zum Unterdrücken des Rauschens der Versorgungsspannung, mit
    • 1. i.) einer Kaskoden-FET-Schaltung, die ein Drain des ersten FET (181) mit einem ersten Versorgungsspannungsleiter (+VCC) koppelt, und
    • 2. ii.) mit einer Vorspannungs-Erzeugungsschaltung (182 -187), die an den ersten Versorgungsspannungslei­ ter (+VCC) und ein Gate der Kaskoden-FET- Schaltung angeschlossen ist, um eine Vorspannung an dem Gate der Kaskoden-FET-Schaltung zu erzeugen, wobei die Vorspannungs-Erzeugungs­ schaltung eine Schaltung zum Dämpfen von Rauschen auf dem ersten Versorgungsspannungs­ leiter (+VCC) aufweist, damit dieses nur in gedämpfter Form das Gate der Kaskoden-FET- Schaltung erreicht.
2. Bezugsspannungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Dämpfungsschaltung eine Spannungsteilerschaltung (185, 186) aufweist, die zwischen den ersten Versorgungsspannungsleiter (+VCC) und den ersten Ausgangsleiter (171) geschaltet ist, wobei die Spannungsteilerschaltung einen Ausgang hat, der mit dem Gate der Kaskoden-FET-Schaltung gekoppelt ist.
3. Bezugsspannungsschaltung nach Anspruch 2, gekennzeichnet durch eine Pufferschaltung mit einem Verstärkungsfaktor 1, die aufweist:
  • 1. i.) eine zweite FET-Differentialverstärkerschaltung (140) mit einem nicht-invertierenden Eingang, der mit dem ersten Ausgangsleiter (171) verbunden ist, und einem einzigen Ausgangsleiter (120);
  • 2. ii.) einen FET-Operationsverstärker (141), dessen nicht-invertierender Eingang mit dem einzigen Ausgangsleiter (120) verbunden ist, und dessen Ausgang mit einem invertierenden Eingang der zweiten FET-Differential­ verstärkerschaltung und mit einem invertierenden Eingang des FET-Operationsverstärkers (141) verbunden ist.
4. Verfahren zum Erzeugen einer stabilen, rauscharmen Bezugsspannung, insb. mit einer Schaltung nach einem der Ansprüche 1 bis 3 von einer Quelle mit niedriger Impedanz, gekennzeichnet durch folgende Verfahrensschritte:
  • a) Aufrechterhalten unterschiedlicher Stromdichten in einem ersten und in einem zweiten Bipolartransistor und Aufrechterhalten einer Spannung (VTHERMAL) über den Basen des ersten und zweiten Bipolartransistors mittels eines ersten CMOS-Differenzialverstärkers mit einem ausgangsseitigen Source-Folger-FET;
  • b) Erzeugen einer ersten Bezugsspannung an einem Source des ausgangsseitigen Source-Folger-FETs;
  • c) Anlegen eines Teiles der ersten Bezugsspannung über einen Widerstand, der mit den Basen des ersten und zweiten Bipolartransistors verbunden ist, wobei die Emitter des ersten und zweiten Transistors mit den Eingängen des ersten CMOS-Differentialverstärkers verbunden sind; und
  • d) Unterdrücken von Versorgungsspannungsänderungen in der ersten Bezugsspannung durch
    • 1. i.) Koppeln eines Drain des ausgangsseitigen Source-Folger-FETs mit einem ersten Versorgungsspannungsleiter mittels einer Kaskoden-FET-Schaltung, und
    • 2. ii.) Erzeugen einer Gatespannung der Kaskoden-FET- Schaltung durch Teilen einer Spannungsdifferenz zwischen dem ersten Spannungsversorgungsleiter und dem ersten Bezugsspannungsleiter, so dass lediglich ein kleiner Bruchteil einer jeden Änderung der Versorgungsspannung auf dem Versorgungs­ spannungsleiter an das Gate der Kaskoden-FET- Schaltung gekoppelt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Schritt (b) den Verfahrensschritt des Spiegelns eines Drainstromes in dem ausgangsseitigen Source-Folger-FET durch eine Spannungsteilerschal­ tung mit einem ausgangsseitigen Stromspiegel-FET, dessen Drain mit dem Gate der Kaskoden-FET-Schaltung gekoppelt ist, aufweist.
6. Verfahren nach Anspruch 5, gekennzeichnet durch folgende Verfahrensschritte:
  • 1. i.) Puffern der ersten Bezugsspannung durch Anlegen derselben an einen Eingang eines zweiten CMOS-Differentialverstärkers,
  • 2. ii.) Anlegen des Ausganges des zweiten CMOS-Differentialverstärkers an einen Eingang eines CMOS-Operationsverstärker,
  • 3. iii.) Anlegen eines Ausganges eines ausgangsseitigen Leiters des CMOS-Operationsverstärkers an einen anderen Eingang des zweiten CMOS-Differential­ verstärkers, und
  • 4. iv.) Erzeugen einer Stromspiegelschaltung, die auf die Ausgangsspannung des CMOS-Operationsver­ stärkers anspricht, um die Gates eines N-Kanal-Hochzieh-FET und eines P-Kanal-Herab­ zieh-FET zu steuern, deren Sources mit dem Ausgangsleiter verbunden sind, um auf diese Weise eine niedrige Ausgangsimpedanz an dem Ausgangsleiter und ein schnelles Antwortverhalten zu schaffen, um Spannungen entgegenzuwirken, die auf den Ausgangsleiter einwirken.
DE4002676A 1989-02-08 1990-01-30 Bezugsspannungsschaltung und Verfahren zum Erzeugen einer Bezugsspannung Expired - Fee Related DE4002676C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/308,109 US4954769A (en) 1989-02-08 1989-02-08 CMOS voltage reference and buffer circuit

Publications (2)

Publication Number Publication Date
DE4002676A1 DE4002676A1 (de) 1990-08-09
DE4002676C2 true DE4002676C2 (de) 2001-12-06

Family

ID=23192586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4002676A Expired - Fee Related DE4002676C2 (de) 1989-02-08 1990-01-30 Bezugsspannungsschaltung und Verfahren zum Erzeugen einer Bezugsspannung

Country Status (6)

Country Link
US (1) US4954769A (de)
JP (1) JPH02239706A (de)
KR (1) KR940000925B1 (de)
DE (1) DE4002676C2 (de)
FR (1) FR2642916B1 (de)
GB (1) GB2228110B (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH681928A5 (de) * 1989-04-26 1993-06-15 Seiko Epson Corp
JP2533213B2 (ja) * 1990-02-13 1996-09-11 株式会社東芝 半導体集積回路
US5170134A (en) * 1991-06-12 1992-12-08 Sgs-Thomson Microelectronics, Inc. Fast buffer
US5142242A (en) * 1991-08-07 1992-08-25 Maxim Integrated Products Precision transconductance amplifier
GB2260833A (en) * 1991-10-22 1993-04-28 Burr Brown Corp Reference voltage circuit allowing fast power-up
US5227670A (en) * 1991-10-31 1993-07-13 Analog Devices, Inc. Electronic switch with very low dynamic "on" resistance utilizing an OP-AMP
US5373226A (en) * 1991-11-15 1994-12-13 Nec Corporation Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor
US5302888A (en) * 1992-04-01 1994-04-12 Texas Instruments Incorporated CMOS integrated mid-supply voltage generator
US5422563A (en) * 1993-07-22 1995-06-06 Massachusetts Institute Of Technology Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
US5287054A (en) * 1993-03-05 1994-02-15 National Semiconductor Corporation Attenuating voltage follower circuit
US5422610A (en) * 1993-09-29 1995-06-06 Motorola, Inc. Multi-filter device and method of making same
US5399960A (en) * 1993-11-12 1995-03-21 Cypress Semiconductor Corporation Reference voltage generation method and apparatus
US5545978A (en) * 1994-06-27 1996-08-13 International Business Machines Corporation Bandgap reference generator having regulation and kick-start circuits
US5475336A (en) * 1994-12-19 1995-12-12 Institute Of Microelectronics, National University Of Singapore Programmable current source correction circuit
US5654671A (en) * 1995-09-25 1997-08-05 Burr-Brown Corporation Compensation circuit for input stage of high speed operational amplifier
US5614678A (en) * 1996-02-05 1997-03-25 Kulite Semiconductor Products, Inc. High pressure piezoresistive transducer
KR19980064252A (ko) * 1996-12-19 1998-10-07 윌리엄비.켐플러 Ｐｍｏｓ 패스 소자를 가진 저 드롭-아웃 전압 조절기
US5917335A (en) * 1997-04-22 1999-06-29 Cypress Semiconductor Corp. Output voltage controlled impedance output buffer
US6054886A (en) 1997-09-18 2000-04-25 National Semiconductor Corporation Reference buffer technique for high speed switched capacitor circuits
IT1296030B1 (it) * 1997-10-14 1999-06-04 Sgs Thomson Microelectronics Circuito di riferimento a bandgap immune da disturbi sulla linea di alimentazione
EP0915559B1 (de) * 1997-11-10 2006-07-12 STMicroelectronics S.r.l. Nichtlinearer Multiplizierer für einen Schaltregler
US6188211B1 (en) * 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
US6002244A (en) * 1998-11-17 1999-12-14 Impala Linear Corporation Temperature monitoring circuit with thermal hysteresis
US6160450A (en) * 1999-04-09 2000-12-12 National Semiconductor Corporation Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone
US6198350B1 (en) * 1999-04-13 2001-03-06 Delphi Technologies, Inc. Signal amplifier with fast recovery time response, efficient output driver and DC offset cancellation capability
US6144195A (en) * 1999-08-20 2000-11-07 Intel Corporation Compact voltage regulator with high supply noise rejection
JP2003152815A (ja) * 2001-11-14 2003-05-23 Hitachi Ltd 通信用半導体集積回路
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
IT1397432B1 (it) * 2009-12-11 2013-01-10 St Microelectronics Rousset Circuito generatore di una grandezza elettrica di riferimento.
US9659602B2 (en) * 2013-04-18 2017-05-23 Micron Technology, Inc. Voltage control integrated circuit devices
WO2015034534A1 (en) * 2013-09-09 2015-03-12 Intel Corporation Bandgap reference circuit with low output impedance stage and power-on detector
US9401707B1 (en) * 2015-04-01 2016-07-26 Qualcomm Incorporated Push-pull voltage driver with low static current variation
WO2019092887A1 (ja) * 2017-11-13 2019-05-16 三菱電機株式会社 Ａｂ級アンプおよびオペアンプ
US20240411330A1 (en) * 2023-06-12 2024-12-12 Western Digital Technologies, Inc. Ground referenced bandgap circuit in a negatively biased substrate cmos integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593208A (en) * 1984-03-28 1986-06-03 National Semiconductor Corporation CMOS voltage and current reference circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969682A (en) * 1974-10-21 1976-07-13 Oberheim Electronics Inc. Circuit for dynamic control of phase shift
US4287439A (en) * 1979-04-30 1981-09-01 Motorola, Inc. MOS Bandgap reference
US4461991A (en) * 1983-02-28 1984-07-24 Motorola, Inc. Current source circuit having reduced error
NL8301138A (nl) * 1983-03-31 1984-10-16 Philips Nv Stroombronschakeling.
US4577119A (en) * 1983-11-17 1986-03-18 At&T Bell Laboratories Trimless bandgap reference voltage generator
US4553083A (en) * 1983-12-01 1985-11-12 Advanced Micro Devices, Inc. Bandgap reference voltage generator with VCC compensation
EP0162266B1 (de) * 1984-04-19 1988-10-19 Siemens Aktiengesellschaft Schaltungsanordnung zur Erzeugung einer temperatur- und versorgungsspannungsunabhängigen Referenzspannung
US4633165A (en) * 1984-08-15 1986-12-30 Precision Monolithics, Inc. Temperature compensated voltage reference
US4590419A (en) * 1984-11-05 1986-05-20 General Motors Corporation Circuit for generating a temperature-stabilized reference voltage
JPS61244058A (ja) * 1985-04-22 1986-10-30 プレシジヨン・モノリシツクス・インコ−ポレ−テツド バンドギヤツプ電圧基準回路
US4644249A (en) * 1985-07-25 1987-02-17 Quadic Systems, Inc. Compensated bias generator voltage source for ECL circuits
US4683416A (en) * 1986-10-06 1987-07-28 Motorola, Inc. Voltage regulator
GB8630980D0 (en) * 1986-12-29 1987-02-04 Motorola Inc Bandgap reference circuit
US4786856A (en) * 1987-03-12 1988-11-22 Tektronix, Inc. Temperature compensated current source
US4795961A (en) * 1987-06-10 1989-01-03 Unitrode Corporation Low-noise voltage reference
US4808908A (en) * 1988-02-16 1989-02-28 Analog Devices, Inc. Curvature correction of bipolar bandgap references

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593208A (en) * 1984-03-28 1986-06-03 National Semiconductor Corporation CMOS voltage and current reference circuit

Also Published As

Publication number Publication date
FR2642916A1 (fr) 1990-08-10
JPH0588006B2 (de) 1993-12-20
GB8921588D0 (en) 1989-11-08
KR900013656A (ko) 1990-09-06
KR940000925B1 (ko) 1994-02-04
GB2228110A (en) 1990-08-15
US4954769A (en) 1990-09-04
GB2228110B (en) 1993-01-06
JPH02239706A (ja) 1990-09-21
DE4002676A1 (de) 1990-08-09
FR2642916B1 (fr) 1993-04-30

Similar Documents

Publication Publication Date Title
DE4002676C2 (de) Bezugsspannungsschaltung und Verfahren zum Erzeugen einer Bezugsspannung
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE69011756T2 (de) Stromspiegelschaltung.
DE3852930T2 (de) Gefalteter Kaskodenverstärker mit über den ganzen Betriebsspannungsbereich gehenden Gleichtaktbereich.
DE69325293T2 (de) Differenzverstärker mit verbesserter Gleichtaktstabilität
DE69522150T2 (de) Operationsverstärker und Stromdetektorschaltungen
DE60315631T2 (de) Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang
DE19922354A1 (de) LVDS-Treiber für Backplane-Anwendungen
DE2853019A1 (de) Operationsverstaerker
DE69403776T2 (de) Cmos-operationsverstärker mit verbesserter leistung über den gesamten speisespannungsbereich
DE69428045T2 (de) Programmierbarer cmos bus- und übertragungsleitungstreiber
DE69123501T2 (de) Bandlückenspannungsreferenz unter Benutzung einer versorgungsunabhängigen Stromquelle
DE69520006T2 (de) Linearer ausgangspufferoperationsverstarker fur niedrige spannung
DE69125807T2 (de) Verfahren und Vorrichtung für schnelle bi-CMOS-Differenzverstärker mit gesteuerter Ausgangsspannungshub
DE3879600T2 (de) Operationsverstaerker.
DE69128596T2 (de) Transkonduktanzstufe mit breitem dynamischen Bereich
DE68921136T2 (de) Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen.
DE3933986A1 (de) Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker
DE10005044A1 (de) Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren
DE69411388T2 (de) Btl kompatibler cmos leitungstreiber
DE102006028093B4 (de) Verstärkeranordnung und Verfahren zum Verstärken eines Signals
EP1352467B1 (de) Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung
DE69216824T2 (de) Stromspiegel mit hoher Impedanz und Präzision
DE69419513T2 (de) Cmos-bus-/uebertragungsleitungempfaenger
DE68929371T2 (de) Verstärker mit grosser verstärkung für integrierte schaltungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee