DE4037268C2

DE4037268C2 -

Info

Publication number: DE4037268C2
Application number: DE19904037268
Authority: DE
Inventors: Willi Dipl.-Ing. 2057 Reinbek De Sontopski
Original assignee: Individual
Current assignee: Individual
Priority date: 1989-12-05
Filing date: 1990-11-23
Publication date: 1992-11-12
Also published as: DE4037268A1

Description

Die Erfindung bezieht sich auf ein Verfahren zur Analog-Digital-Umsetzung von Strömen (Spannungen) nach dem Mehrfach-Integrationsprinzip, sowie auf Schaltungsanordnungen zur Durchführung des Verfahrens.

Derartige Umsetzer können beispielsweise zum digitalen Messen elektrischer Ströme, Spannungen und Widerstände in verschiedenen Geräten und Apparaturen verwendet werden.

Es ist bekannt, für diese Aufgabe ähnliche Verfahren zu verwenden, wobei alle Verfahren bestrebt sind, in einem Ergebniszähler direkt ein dem Eingangssignal proportionalen Digitalwert zu liefern. Bei einem Teil dieser Verfahren ist die Summe der Zeit während der nur der Meßstrom anliegt plus der Zeit während der Referenzstrom aufgeschaltet wird konstant (Patentschrift P 21 14 141, DE 28 20 601 C2). Der Nachteil dieser Verfahren liegt darin, daß diese Verfahren nach einem größeren Sprung des Eingangssignals eine bestimmte Einschwingzeit benötigen und es während dieser Phase zu Fehlmessungen kommen kann, so daß im Zweifelsfall zwei komplette Durchläufe abzuwarten sind bis im Ergebniszähler ein gültiger Wert vorliegt. Ein weiterer Nachteil ist, daß die Zeit zur Erlangung eines Meßwertes unabhängig vom Meßstrom ist und auch bei kleinen Eingangswerten sich die Durchlaufzeit nicht reduziert. Ein anderes Verfahren (Auslegeschrift DT 20 16 634 B2) kommt zwar ohne diesen Nachteil aus, benötigt jedoch mindestens zwei Schwellwertschalter, einen analogen Signalspeicher und einen weiteren intergrierenden und vergleichenden Analog-Digital-Umsetzer, außerdem ist auch hier die Zeit für eine Messung unabhängig vom Meßstrom. Bei weiteren Verfahren wird das Eingangssignal zeitweise weggeschaltet (deutsche Auslegeschriften 12 58 453, 12 88 632 und 12 95 629). Dies ist eine Quelle für Nichtlinearitäten, außerdem ist eine lückenlose Erfassung des Meßwertes nicht möglich.

Es ist eine Schaltungsanordnung eines Analog-Digitalumsetzers nach dem Mehrfachrampenverfahren bekannt (Patentschrift DE 28 20 601 C2), mit einem als Integrator beschalteten Verstärker, der den umzusetzenden analogen Strom I1 kontinuierlich integriert, mit einem dem Integrator nachgeschalteten Komparator, mit zwei in Serie geschalteten Impulszählern, die ständig die Impulse eines Impulsgenerators zählen, mit einem bistabilen Glied, das in einer seiner beiden Lagen jeweils denjenigen von zwei Strömen unterschiedlicher Polarität, I2 oder I3, über je einen zugeordneten Schalter dem Eingang des Integrators zuführt und zusätzlich zum Strom I1 aufintegrieren läßt, der der augenblicklichen Stellung des Komparators entspricht, wobei der Wert W, der gleich der Summe der bei einem Durchlauf des zweiten Impulszählers auftretenden Zeitintervallängen, während denen zusätzlich zum Strom I1 der Strom I2 aufintegriert wird, abzüglich der Summe der beim gleichen Durchlauf des zweiten Impulszählers auftretenden Zeitintervalle ist, während denen zusätzlich zum Strom I1 der Strom I3 aufintegriert wird, bei geeigneter Zuordnung der Ströme I2 und I3 zu einer der beiden Komparatorstellungen, und bei geeigneter Größe der Ströme I2 und I3 relativ zum Strom I1 nach wenigen Durchläufen des zweiten Impulszählers zur Ermittlung des Digitalwerts des Stroms I1 mit einem Zähler ausgezählt werden kann, wobei das bistabile Glied bei jedem Oberlauf des ersten Impulszählers in seine eine stabile Lage gebracht wird, dadurch gekennzeichnet, daß das bistabile Glied erst dann in seine andere stabile Lage gesetzt wird, wenn der erste Impuls aus dem Impulsgenerator nach dem Umspringen des Komparators eintritt. Der wesentliche Unterschied dieser Schaltung zu der gemäß Anspruch 6 ist die Anordnung der Zähler und die durch die Logikschaltung bedingte Steuerung der Schalter, wodurch die Zeit für eine Untermessung und die gesamte Meßzeit konstant gehalten wird. Hierdurch muß jedoch eine mehrere Untermessungen dauernde Einschwingzeit in Kauf genommen werden, andernfalls treten Nichtlinearitäten auf.

Der Erfindung liegt die Aufgabe zugrunde,

a) den Schaltungsaufwand zu verringern,
b) die Linearitätsprobleme, die bei zeitweiser Abschaltung des Eingangssignals entstehen, zu eliminieren,
c) die Einschwingprobleme anderer Verfahren (deutsche Auslegeschriften 11 50 537, 12 89 101, deutsche Patentschriften 21 14 141, DE 28 20 601 C2) zu umgeben,
d) eine lückenlose Registrierung des Eingangsstromes zu erreichen und
e) die Zeit zur Erfassung eines Meßwertes so kurz wie möglich zu halten.

Diese Aufgabe wird erfindungmäßig dadurch gelöst, daß in einem ersten Schritt ein Ladungsspeicher durch einen Meßstrom Ii eine vorgegebene konstante Zeitspanne t1 lang geladen und in einem zweiten Schritt durch hinzuschalten eines zweiten entgegengesetzt gepolten konstanten Referenzstromes Ir (Referenzspannung) bis zum Erreichen einer vorgegebenen Spannungsschwelle bei Auszählung der dafür benötigten Zeit t2 umgeladen wird, und daß dieser Vorgang n-mal wiederholt wird und nach der n-ten Untermessung der vorliegenden ausgezählte Wert Z nach der Formel

N=digitaler Ergebniswert
Y=systemabhängige Konstante
Z=z(1)+z(2)+. . .+z(n)
z(i)=Zählerwert einer Untermessung

durch ein Rechenwerk in ein dem Meßstrom Ii proportionalen digitalen Ergebniswert N umgerechnet wird.

Die Aufgabe wird weiterhin durch eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 6 gelöst.

Die Erfindung ist dadurch weitergebildet, daß in einem ersten Schritt nach jeder Untermessung das Teilergebnis dieser Untermessung in einem n-stufigen Ringpuffer derart eingelesen wird, daß zunächst alle schon vorhandenen Teilergebnisse im Ringpuffer um eine Position vorwärts gerückt werden, was bewirkt, daß die Untermessung 1 den Ringpuffer verläßt, an ihrer Stelle die vorige Untermessung 2 tritt und so weiter bis zur n-ten Untermessung, die Position n-1 aufrückt, dann an n-ter Stelle der Wert der neuen Untermessung tritt und in einem zweiten Schritt nach jeder Untermessung die Summe Z aller Untermessungen im Ringpuffer gebildet wird und nach Formel A verrechnet wird.

Eine weitere mögliche Ausbildung besteht darin, daß das Verhältnis des Referenzstromes zum maximal vorkommenden Meßstromes Iimax vorzugsweise

Ir = 2 Iimax

zu wählen ist.

Eine weitere mögliche Ausbildung besteht darin, daß als Ladungsspeicher ein Integrator (10, 17) benutzt wird.

Eine weitere mögliche Ausbildung besteht darin, daß der Meßstrom Ii des Integrators (10, 17) aus einem Eingangsstrom Ie und einem konstanten Kompensationsstrom Ic derart gebildet wird, daß der Meßstrom Ii im gesamten Bereich des Eingangsstromes Ie immer ein dem Referenzstrom Ir entgegengesetztes Vorzeichen beibehält, und das Rechenwerk (23) diesen Kompensationsstrom Ic bei der Berechnung seines Ausgangswertes als Konstante entsprechend berücksichtigt.

Eine weitere mögliche Ausbildung besteht darin, daß als Rechenwerk vorzugsweise eine programmgesteuerte Mikrocomputerschaltung verwendet wird.

Eine deutliche Reduzierungsmöglichkeit des Schaltungsaufwandes besteht darin, daß wesentliche Komponenten des Digitalteils vorzugsweise durch eine programmgesteuerte Mikrocomputerschaltung dargestellt werden, wobei z. B. Register als Zähler verwendet werden, Gatter durch logische Verknüpfungen ersetzt werden und das Rechenwerk durch entsprechende Programmschritte ersetzt wird.

Eine weitere mögliche Ausbildung besteht darin, daß die Konstante Y der Formel A bewußt so gewählt wird, daß die Kennlinie der Analog-Digital-Umsetzung ein gewünschtes Maß an Nichtlinearität besitzt.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere im Folgenden:

a) Aufgrund des Mehrfachrampenprinzips konnte im Gegensatz zu den Auslegeschriften 12 89 101, 12 95 629, 11 50 537, die Anforderungen an die Integratorlinearität und Schwellwertschalterempfindlichkeit erheblich reduziert werden.
b) Es bestehen keine Konvergenzprobleme, wie bei den Verfahren nach den Patentschriften 21 14 141, DE 28 20 601 C2 und den Auslegeschriften 12 89 101, 11 50 537.
c) Es entstehen keine Einschwingvorgänge bei großen Sprüngen des Eingangssignals, wodurch es bei anderen Verfahren, wie bei den Patentschriften 21 14 141 und DE 28 20 601 C2, zu Fehlern kommen kann.
d) Eine lückenlose Registrierung des Eingangsstromes findet statt.
e) Die Linearität konnte erheblich dadurch verbessert werden, daß das Eingangssignal nicht geschaltet werden braucht, wie es z. B. bei dem Verfahren nach Auslegeschrift 12 95 629 geschieht.
f) Die Zeit für eine Meßwerterfassung abhängig vom Meßwert ist und damit bei kleinen Eingangssignalen das Ergebnis wesentlich schneller vorliegt als bei den Verfahren nach den Patentschriften 21 14 141, DE 28 20 601 C2 und den Auslegeschriften 12 89 101, 20 16 634 und 11 50 537.

Die Erfindung wird im folgenden an Hand von Zeichnungen und dreier Ausführungsbeispiele beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels,

Fig. 2 ein Hilfsdiagramm zur Erklärung der Signalverläufe,

Fig. 3, 4 und 5 Blockschaltbilder dreier weiterer Ausführungsbeispiele.

Aus Fig. 1 ist zu erkennen, daß der analoge Meßstrom Ii kontinuierlich einem Integrator (10, 17) zugeführt wird. Geht man zunächst davon aus, daß das D-Flip-Flop (12) nicht gesetzt ist und alle Zähler zurückgesetzt sind, so ist der Schalter (20) geöffnet, das Gatter G1 (13) geschlossen und das Gatter G2 (18) geöffnet. Die Taktimpulse des Taktgebers (14) gelangen über das Gatter (18) in den Zähler 1 (19). In diesem Zustand integriert der Integrator (10, 17) nur den Meßstrom Ii für die konstante Zeit t1 auf (Signal a). Die Zeit t1 wird durch die Taktfrequenz des Taktgebers (14) und die Stufenzahl des Zählers Z1 (19) bestimmt. Ist der Zähler 1 (19) durchgelaufen, dann ändert sich sein Ausgang von 1 nach 0 (Signal g). Diese negative Flanke gelangt an den Setzeingang S des D-Flip-Flops (12), wodurch sein Ausgang Q zu 1 wird (Signal c), bzw. sein Ausgang zu 0 (Signal d). Hierdurch wird das Gatter G2 (18) geschlossen, wodurch der Zähler Z1 (19) angehalten wird, und das Gatter G1 (13) geöffnet, wodurch die Taktimpulse des Taktgebers (14) sowohl in den Zähler Z3 (16) als auch auf den Takteingang CK des D-Flip-Flops (12) gelangen (Signal e). Des weiteren wird der Schalter (20) geschlossen, wodurch der Integrator (10, 17) nun den Meßstrom Ii und den entgegengesetzt gepolten Referenzstrom Ir integriert. Der Referenzstrom Ir ist so zu wählen, daß in allen Fällen die Summe von Ii und Ir zu einer Polaritätsumkehr im Vergleich zu Ii führt. Vorzugsweise ist Ir=-2 Iimax. Durch diese Polaritätsumkehr des Summenstromes, dreht sich die Integrationsrichtung des Integrators (10, 17) um, bis nach Ablauf der variablen Zeit t2 der Komparator (11) anspricht und sein Ausgang (Signal b) über den D-Eingang mit dem nächsten Taktimpuls das D-Flip-Flop (12) wieder zurückgesetzt wird. Eine Untermessung ist damit beendet, und der Vorgang wiederholt sich nun so lange, bis der Zähler Z2 (15), der die Anzahl der Untermessungen zählt, überläuft und sein Ausgang sich von 1 nach 0 ändert (Signal f). Dieser negative Flankenwechsel dient dem Rechenwerk (23) als Befehl, den Inhalt des Zählers Z3 (16) nach der Formel

N=digitaler Ergbniswert
Y=systemabhängige Konstante
Z=z(1)+z(2)+. . .+z(n)
z(i)=Zählerwert einer Untermessung

zu verrechnen, und das Ergebnis an seinem Ausgang A zur Verfügung zu stellen. Verzögert durch den Treiber (21) dient dann die negative Flanke des Zählers Z2 (15) dazu, den Zähler Z3 (16) zurückzusetzen, wodurch ein Meßzyklus beendet ist, und sich die Schaltung wieder im Ausgangszustand befindet.

Die Ausführung nach Fig. 3 entspricht weitgehend der aus Fig. 1, mit der Ausnahme, daß das Rechenwerk durch einen programmgesteuerten Mikrocomputer ersetzt wurde.

In der Ausführung nach Fig. 4 entfällt der Zähler Z2 und der Mikrocomputer übernimmt die Aufgabe des Ringpuffers (Anspruch 2) und des Rechenwerks.

In der Ausführung nach Fig. 5 ist der komplette Digitalteil durch einen programmgesteuerten Mikrocomputer ersetzt worden. Der besonders einfache Schaltungsaufbau muß mit einer gewissen Einschränkung bezüglich der Meßrate erkauft werden.

Claims

1. Verfahren zur Analog-Digital-Umsetzung von Strömen (Spannungen) nach dem Mehrfach-Integrationsprinzip, dadurch gekennzeichnet, daß in einem ersten Schritt ein Ladungsspeicher durch einen Meßstrom Ii eine vorgegebene konstante Zeitspanne t1 lang geladen und in einem zweiten Schritt durch Hinzuschalten eines zweiten entgegengesetzt gepolten konstanten Referenzstromes Ir (Referenzspannung) bis zum Erreichen einer vorgegebenen Spannungsschwelle bei Auszählung der dafür benötigten Zeit t2 umgeladen wird, und daß dieser Vorgang n-mal wiederholt wird und nach der n-ten Untermessung der ausgezählte Gesamtwert Z nach der Formel N=digitaler Ergebniswert
Y=systemabhängige Konstante
Z=z(1)+z(2)+. . .+z(n)
z(i)=Zählerwert einer Untermessungdurch ein Rechenwerk in ein dem Meßstrom Ii proportionalen digitalen Ergebniswert N umgerechnet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem ersten Schritt nach jeder Untermessung das Teilergebnis dieser Untermessung in einem n-stufigen Ringpuffer derart eingelesen wird, daß zunächst alle schon vorhandenen Teilergebnisse im Ringpuffer um eine Position vorwärts gerückt werden, was bewirkt, daß die Untermessung 1 den Ringpuffer verläßt, an ihrer Stelle die vorige Untermessung 2 tritt und so weiter bis zur n-ten Untermessung, die zur Position n-1 aufrückt, dann an n-ter Stelle der Wert der neuen Untermessung tritt und in einem zweiten Schritt nach jeder Untermessung die Summe Z aller Untermessungen im Ringpuffer gebildet wird und nach Formel A verrechnet wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Verhältnis des Referenzstromes zum maximal vorkommenden Meßstromes Iimax vorzugsweise Ir = -2 Iimaxzu wählen ist.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Meßstrom Ii aus einem Eingangsstrom Ie und einem konstanten Kompensationsstrom Ic derart gebildet wird, daß der Meßstrom Ii im gesamten Bereich des Eingangsstromes Ie immer ein dem Referenzstrom Ir entgegengesetztes Vorzeichen beibehält, und das Rechenwerk (23) diesen Kompensationsstrom Ic bei der Berechnung seines Ausgangswertes als Konstante entsprechend berücksichtigt.

5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Konstante Y der Formel A bewußt so gewählt wird, daß die Kennlinie der Analog-Digital-Umsetzung ein gewünschten Maß an Nichtlinearität besitzt.

6. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 4, bestehend aus:

- einem als Integrator beschalteten Verstärker mit drei summierenden Eingängen, dessen erster Eingang den Meßstrom Ii (Spannung Ui) kontinuierlich integriert, desen zweiter Eingang wahlweise einen Kompensationsstrom Ic zum Erzeugen eines bestimmten Offset erhält und dessen dritter Eingang mit
- einem Schalter verbunden ist, der in Abhängigkeit eines Signals an seinem Steuereingang, einen Referenzstrom Ir schaltet,
- einem Komparator, der an seinem Ausgang anzeigt, ob die Spannung an seinem Eingang eine bestimmte Schwelle über- oder unterschritten hat, und dessen Eingang mit dem Ausgang des Integrators verbunden ist, und dessen Ausgang mit
- dem D-Eingang eines D-Flip-Flops verbunden ist, dessen Schaltzustand an seinen Ausgängen Q und von den Signalen an seinen Eingängen D, CK (clock) und S (set) in bekannter Weise abhängt.
- einem Taktgeber, der kontinuierlich Impulse konstanter Frequenz zur Verfügung stellt und dessen Ausgang in
- je einen Eingang von zwei Eingängen eines ersten Gatters G1 und eines zweiten Gatters G2 gelangt, die ein Taktsignal an ihrem einen Eingang in Abhängigkeit vom logischen Zustand ihres zweiten Eingangs entweder zum Ausgang durchlassen oder sperren, wobei der zweite Eingang des Gatters G1 mit dem Q-Ausgang, der zweite Eingang des Gatters G2 mit dem -Ausgang und der Ausgang des Gatters G1 mit dem CK-Eingang des D-Flip-Flops verbunden ist, der Ausgang des Gatters G2 in
- den Eingang eines ersten Zählers Z1 führt, der nach einer bestimmten Anzahl von Eingangsimpulsen überläuft, dabei ein Ausgangssignal erzeugt und wieder von vorn beginnt, wobei sein Ausgang mit dem S-Eingang des D-Flip-Flops verbunden ist,
- einem zweiten Zählers Z2, dessen Funktionsweise identisch ist mit der des Zählers Z1, dessen Eingang aber mit dem Q-Ausgang des D-Flip-Flops verbunden ist und dessen Ausgang mit
- dem Eingang eines Treibers verbunden ist, dessen Laufzeit zur Signalverzögerung verwendet wird und dessen Ausgang mit
- dem Rücksetzeingang eines dritten Zählers Z3 verbunden ist, dessen Zähleingang mit dem Ausgang des Gatters G1 verbunden ist und seiner Stufenzahl entsprechend viele Ausgänge hat, die mit
- den Signaleingängen eines Rechenwerks verbunden sind, das min. die vier Grundrechenarten beherrscht und min. einen Konstantenspeicher besitzt, dessen Kontrolleingang mit dem Ausgang des Zählers Z2 verbunden ist und an dessen Ausgängen das Ergebnis abgenommen werden kann.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß als Rechenwerk vorzugsweise eine programmgesteuerte Mikrocomputerschaltung verwendet wird.

8. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß wesentliche Komponenten des Digitalteils, vorzugsweise durch eine programmgesteuerte Mikrocomputerschaltung dargestellt werden, wobei z. B. Register als Zähler verwendet werden, Gatter durch logische Verknüpfungen ersetzt werden und das Rechenwerk durch entsprechende Programmschritte ersetzt wird.