DE4100018A1 - Verfahren und anordnung zur bedienungsbedarfsmitteilung zwischen zwei stationen eines computerbusses - Google Patents

Verfahren und anordnung zur bedienungsbedarfsmitteilung zwischen zwei stationen eines computerbusses

Info

Publication number
DE4100018A1
DE4100018A1 DE4100018A DE4100018A DE4100018A1 DE 4100018 A1 DE4100018 A1 DE 4100018A1 DE 4100018 A DE4100018 A DE 4100018A DE 4100018 A DE4100018 A DE 4100018A DE 4100018 A1 DE4100018 A1 DE 4100018A1
Authority
DE
Germany
Prior art keywords
station
bus
decision
source
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4100018A
Other languages
English (en)
Other versions
DE4100018C2 (de
Inventor
Edward L Solari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE4100018A1 publication Critical patent/DE4100018A1/de
Application granted granted Critical
Publication of DE4100018C2 publication Critical patent/DE4100018C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Übertragen von Daten zwischen einer Quelle und mehreren DATEN aufnehmenden Verarbeitungsgeräten. Insbesondere bezieht sich die Erfindung auf ein Verfahren, mit dessen Hilfe eine Station eine andere von einem Bedienungsbedarf informiert.
In der Computerindustrie ist es üblich, Daten und Befehle zwischen einer Vielzahl von Datenverarbeitungsgeräten, bei­ spielsweise Computern, Druckern, Speichern o. dgl. über einen System- oder Datenbus zu übertragen. Die übliche Busarchitektur umfaßt sowohl einen parallelen als auch einen seriellen Bus, der Datenverarbeitungseinheiten und Peripheriegeräte (kollektiv als "Teilnehmer" oder "Stationen" bezeichnet) verbindet, um einen Austausch von Daten und Nachrichten mit hoher Geschwin­ digkeit zu ermöglichen. Bei jedem Bus, der mit mehreren Statio­ nen (z. B. gedruckten Schaltungen) verbunden ist, erwächst die Notwendigkeit, daß eine Station (häufig mit "Quelle" bezeich­ net) eine andere Station (häufig als "Ziel" bezeichnet) über die Notwendigkeit einer Bedienung zu unterrichtet. Dieser Me­ chanismus, durch den die Quelle ein Ziel über eine Bedienungs­ anforderung informiert, wird als "Anforderung" bezeichnet. Die gewünschte Bedienung kann die Form von Daten oder anderen Sy­ steminformationen annehmen.
Bei einer Busarchitektur, bei der mehr als eine Station den Bus steuern oder die Kontrolle erwerben kann, um das Ziel über die Notwendigkeit einer Bedienung zu informieren, muß es einen Mechanismus geben, der entscheidet, welche Station den Bus zu einer speziellen Zeit belegen kann. Häufig findet ein als "Entscheidung (arbitration)" bekanntes Schema Verwendung. Die Entscheidung ermöglicht es verschiedenen Stationen, festzustel­ len, welche Station der nächste Busbenutzer wird. Die Entschei­ dung über den nächsten Busbenutzer unter verschiedenen Statio­ nen wird auf der Basis einer Priorität getroffen, die in der von der jeweiligen Station benutzten "Entscheidungsnummer" be­ rücksichtigt ist. Dies bedeutet, daß bei einem Entscheidungs­ schema jeder Station eine Prioritätsnummer zugeordnet ist, wel­ che bestimmt, wann diese Station der nächste Busbenutzer wird.
Mit besonderen Busarchitekturen wurden verschiedene Methoden angegeben, um Unterbrechungsanforderungen oder direkte Speicherzugriffs (DMA)-Anforderungen an das Ziel zu geben. Busse, wie Micro-channel, EISA, VME und MultiBus I (z. B. "MBI") verwenden diskrete Unterbrechungs- oder DMA-Anforderungsleitun­ gen, die die verschiedenen Stationen untereinander verbinden. Diese diskreten Leitungen stehen in Busarchitekturen, wie MultiBus II (z. B. "MBII") nicht zur Verfügung.
In einer Busarchitektur mit diskreten Unterbrechungs- oder DMA-Anforderungsleitungen aktiviert die Quelle einfach eine der diskreten Leitungen, so daß das Ziel unmittelbar davon infor­ miert wird, daß eine Bedienung angefordert worden ist. Die Zielstation kann danach mit der Entscheidung über den Besitz des Busses beginnen. Die Latenz, d. h. die Zeitspanne zwischen der Aktivierung einer der diskreten Unterbrechungs- oder DMA- Anforderungsleitungen durch die Quelle und dem Zeitpunkt, bei dem das Ziel antwortet, hängt von der Priorität des Ziels ab. Es ist leicht für den Fachmann einzusehen, daß der Hauptnach­ teil von diskreten Unterbrechungs- oder DMA-Leitungsanforderun­ gen die Notwendigkeit der Anordnung zusätzlicher Leitungen zwi­ schen den verschiedenen Stationen ist. Bei einem Datenverarbei­ tungssystem mit vielen Stationen oder Platinen kann die Anzahl von notwendigen diskreten Unterbrechungs- oder DMA-Leitungen rasch übermäßig hoch werden.
Als Alternative zu getrennten Gruppen von diskreten Unter­ brechungsanforderungsleitungen haben andere Busarchitekturen zu anderen Verfahren gegriffen. So sendet beispielsweise bei der MultiBus II Architektur die Quelle eine Unterbrechungs- oder DMA-Anforderung an das Ziel in Form einer Nachricht. Diese Me­ thode wird gewöhnlich als Quellen-Anforderungsmethode bezeich­ net. Die ausgesandte Nachricht ist einfach eine Zusammenfassung von Daten-Schreibzyklen, welche die geeignete Information ent­ halten. Diese Nachricht ist im Falle von MBII ein Block von 32 Bytes mit einer codierten Anforderung zur Unterbrechungs- oder DMA-Bedienung. Der deutliche Vorteil einer Busarchitektur, wie MultiBus II, besteht darin, daß diskrete Anforderungsleitungen überflüssig werden und dementsprechend wesentlich mehr potenti­ elle Quellen zur Verfügung stehen. Nach der Zuweisung des Bus­ ses an eine Station kann diese Station die aktuelle Nachricht über den Bus senden.
Bei anderen Busarchitekturen, die ähnlich MBII sind, muß die Quelle vor dem Senden einer Nachricht an das Ziel zunächst ent­ scheiden, um in den Busbesitz zu kommen. Sobald der Bus zuge­ teilt worden ist, kann die Quelle danach die Anforderungsnach­ richt an das Ziel senden. Die zwischen der Bedienungsanforde­ rung durch die Quelle und der Bedienung durch das Ziel liegende Zeitspanne wird als Latenzperiode bezeichnet. Zu beachten ist, daß die Latenz sehr lang sein kann, da die Quelle zunächst eine Zuweisungsentscheidung für den Bus unter Verwendung der eigenen Entscheidungsnummer herbeiführen muß. Danach muß sie die Unter­ brechungsanforderungsnachricht an das Ziel senden, worauf das Ziel durch Entscheidung mit der eigenen Entscheidungsnummer antworten kann, um die Quelle zu bedienen.
Mit anderen Worten, beim Bedienen einer Unterbrechungs- oder DMA-Anforderung basiert der Punkt, bei dem das Ziel bedient wird, auf der Entscheidungspriorität sowohl der die Bedienung anfordernden Station (d. h. der Quelle) als auch der bedienenden Station (d. h. des Ziels). Wenn entweder die Quelle oder das Ziel oder beide eine niedrige Priorität im Entscheidungsschema haben (d. h. eine geringere Wahrscheinlichkeit auf eine rasche Gewinnung der Buskontrolle besteht), so kann die Latenzperiode sehr lang werden.
Daher gibt es einen eingebauten Zeitaufwand zur Durchführung von DMA- oder Unterbrechungsanforderungen auf der Basis der Notwendigkeit, eine Zuweisungsentscheidung über den Bus sowohl auf der Quellenseite als auch auf der Zielseite herbeizuführen.
Die Dauer der Entscheidung hängt von der Priorität sowohl der Quelle als auch des Ziels nach Maßgabe der diesen zugeordneten Entscheidungsnummern ab. Daher wird bei einem Datenverarbei­ tungssystem mit vielen Stationen ein neuartiger Unterbrechungs- oder DMA-Anforderungsmechanismus benötigt, der die Latenzperi­ ode minimiert. Ein solches Schema würde ein Optimum an Effizi­ enz in der Busnutzung gewährleisten.
Der Erfindung liegt die Aufgabe zugrunde, eine raschere und einfachere Möglichkeit anzugeben, durch die eine Busarchitek­ tur, wie MBII, Unterbrechungs- und DMA-Anforderungen unterstüt­ zen kann. Gemäß einem bevorzugten Ausführungsbeispiel der Er­ findung verwendet die Quelle die Entscheidungsnummer des Ziels - anstelle ihrer eigenen Entscheidungsnummer -, wenn sie eine Bedienung vom Ziel anfordert. Dieser Mechanismus wird als "Zielanforderung" bezeichnet. Bei dem Zielanforderungsschema nach der Erfindung hängt die Priorität der DMA- oder Unterbre­ chungsanforderungen allein von der Entscheidungsnummer des Ziels und nicht von der Priorität der Quelle ab. Als Folge da­ von wird die Latenzperiode auf Werte reduziert, die mit denje­ nigen von Busarchitekturen mit diskreten Unterbrechungs- oder DMA-Anforderungsleitungen vergleichbar sind.
Die Erfindung befaßt sich mit einem verbesserten Verfahren zum Unterstützen von Unterbrechungsanforderungen in bestimmten Busarchitekturen. Erfindungsgemäß verwendet die Quelle anstelle ihrer eigenen Zuweisungsentscheidungsnummer die Entscheidungs­ nummer des Ziels, wenn sie eine Unterbrechungs- oder DMA-Anfor­ derung abwickelt. Das Ziel erkennt, daß ihm unmittelbar der Busbesitz zugewiesen ist, obwohl es selbst ursprünglich keine Entscheidungsoperation auf Buszuweisung herbeigeführt hat. Das Ziel kann daher unmittelbar annehmen, daß eine Anforderung auf­ getreten ist und kann unmittelbar seine Anforderungsbedienungs­ routine beginnen.
Die Bedienungsroutine bestimmt zunächst die Quelle der An­ forderung. Bei der früheren Quellenanforderungsmethode war diese Information Bestandteil der Nachricht. Bei dem erfin­ dungsgemäßen Zielanforderungsverfahren fragt die Zielsoftware die verschiedenen Stationen (d. h. mit dem Bus gekoppelte Daten­ verarbeitungseinheiten und Peripheriegeräte) ab, um die Quelle festzustellen.
Der Hauptvorteil der Erfindung besteht darin, daß die La­ tenzperiode für die Zielanforderungsmethode jetzt etwa die gleiche ist wie für eine Busarchitektur mit diskreten Anforde­ rungsleitungen. Ein zusätzlicher Vorteil der Erfindung besteht darin, daß die zum Implementieren eines Zielanforderungsmecha­ nismus benötigte Entscheidungshardware wesentlich weniger kom­ plex als diejenige von Quellenanforderungsverfahren ist.
Darüberhinaus eignet sich die Erfindung auch zum Senden von Nachrichten aus einer Quelle zum Ziel unter Verwendung eines Quellenanforderungsmechanismus. Wenn der Benutzer eine Nach­ richtensendung auswählt, kann das Ziel unmittelbar auf die Nachricht reagieren und vom Bus Besitz ergreifen. Andererseits kann das Zielanforderungsschema benutzt werden, wenn es der Quelle an den Intelligenzmerkmalen zum Senden einer Nachricht ermangelt, wodurch die Quelle dafür sorgt, daß das Ziel die Quelle einfach liest oder schreibt. Daher liegt ein weiterer Vorteil der Erfindung in der Verringerung von Hardware- oder Softwarekosten für jede der Platinen oder Stationen.
Im folgenden wird die Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung ist ein Ausfüh­ rungsbeispiel schematisch dargestellt. In der Zeichnung zeigen:
Fig. 1 ein Zeitdiagramm eines bekannten Verfahrens, bei dem eine Station eine andere Station von der Bedienungsanforderung informieren kann;
Fig. 2 ein Zeitdiagramm, das ein sequentielles Verbindungs- Blocklesen (interconnect sequential block read) nach der Erfin­ dung veranschaulicht;
Fig. 3 ein Blockschaltbild des Gesamtsystems, welches zeigt, wie anfordernde Stationen gleichzeitig codierte Informa­ tionen dem Ziel zuführen können; und
Fig. 4 ein Blockschaltbild der bei dem bevorzugten Ausfüh­ rungsbeispiel der Erfindung verwendeten wichtigsten Hardware­ einheiten.
In Fig. 1 ist ein Zeitdiagramm eines Quellen-Anforderungs­ schemas, wie bei der MultiBus II Architektur, gezeigt. Nach dem durch das Zeitdiagramm der Fig. 1 definierten Verfahren über­ nimmt die Station, die Bedienung anzufordern beabsichtigt (d. h. die Quelle) unmittelbare Kontrolle des Busses und führt Spei­ cher-, I/O (Eingabe-Ausgabe-) oder Nachrichtenzyklen an Statio­ nen aus, welche die Anforderung bedienen könnten (d. h. die Zielstation). Dieser Vorgang beginnt nach dem negativ verlau­ fenden Übergang 10 des mit BREQ bezeichneten Signals, und den gültigen Logikpegelübergang 10 des mit ARBIT bezeichneten Si­ gnals.
Die anfordernde Station (Quelle) legt dann die Adresse des antwortenden Station-(Ziel)Speicher, I/O oder des Nachrichten­ raums an. Einer oder mehrere Quellen-Übertragungszyklen können abgewickelt werden, um die Zielstation von der gewünschten Be­ dienung zu informieren. Die anfordernde Station (Quelle) liegt ein Anforderer-Fertig(ANF.RDY)-Signal an, wenn sie zum Daten­ austausch bereit ist. In ähnlicher Weise legt eine antwortende Station (Ziel) ein Antworter-Fertig-(ANTW.RDY)-Signal an, wenn sie für das Fortfahren mit der Datenübertragung bereit ist. Nur nach Anstehen beider Fertig-Signale ist der Übertragungszyklus vollständig. Die Quellen-Übertragungszyklen werden fortgesetzt, bis das EOT-Signal ansteht.
Die antwortende Station (Ziel) muß jetzt die Zuweisungsent­ scheidung für den Bus treffen, um die Anforderung der anfor­ dernden Station (Quelle) zu bedienen. Diese Entscheidungsperi­ ode kann sehr lang sein, wenn andere Stationen mit höheren Prioritäten ebenfalls eine Buszuweisungsentscheidung abwickeln. Sobald das Ziel in Busbesitz kommt, wird es auch anfordernde Station. Die Quelle nimmt jetzt die Rolle der antwortenden Sta­ tion an. Das Ziel kann sodann direkt mit der Bedienung der Quelle fortfahren.
Es ist einzusehen, daß die durch die Zeitgabebeziehung der Fig. 1 definierte Methode auch von Bussen mit diskreten Anfor­ derungsleitungen verwendet werden, da eine einzige Anforde­ rungsleitung durch mehrere eine Bedienung anfordernde Quellen aktiviert werden kann. Bei Verwendung auf diese Weise muß die Zielsoftware Speicher- oder I/O-Zyklen ausführen, um zu bestim­ men, welche der möglichen Quellen eine Bedienung anfordern. Dies führt zu vielen Zielübertragungszyklen. Daher machen dis­ krete Anforderungsleitungen nur Quellen-Übertragungszyklen überflüssig.
Beschrieben wird ein Zielanforderungsverfahren, bei dem die Priorität der Anforderung einzig und allein von der Zuweisungs­ entscheidungsnummer des Ziels und nicht von der Priorität der Quelle abhängig ist. In der folgenden Beschreibung werden zahl­ reiche spezielle Einzelheiten, wie Bitlängen, Busbreiten usw. angegeben, um das Verständnis für die Erfindung zu erleichtern. Es ist jedoch für den Fachmann klar, daß diese speziellen Ein­ zelheiten bei der vorliegenden Erfindung nicht unbedingt not­ wendig sind. In anderen Fällen sind bekannte Strukturen und Schaltungen nicht im einzelnen gezeigt, um die Erfindung nicht mit überflüssigen Details zu belasten.
Bei dem Zeitdiagramm der Fig. 2 ist das Zielkonzept der Erfindung unter Verwendung eines MBII-Zyklus-Typs definiert. Bei der Erfindung benutzt eine Bedienung verlangende Quelle die Zuweisungsentscheidungsnummer des Ziels. Dem Ziel wird dann der Busbesitz zugewiesen, obwohl das Ziel selbst keine Buszuweisung entschieden hat. (Verwiesen wird auf Fig. 2, welche einen Quellenanforderungszyklus darstellt). Danach kann das Ziel un­ mittelbar annehmen, daß eine Anforderung aufgetreten ist, und kann mit der Anforderungsbedienungsroutine beginnen. Wenn das Ziel der derzeitige Busbesitz ist, kann eine der unbenutzten Reserveleitungen auf MBII von der Quelle aktiviert werden, um anzuzeigen, daß die Bedienung durch den derzeitigen Busbesitzer angefordert ist. Das Ziel weiß dann, daß es den Busbesitzer erst nach der Ausführung der angeforderten Bedienungsroutine aufgeben darf.
Das Ziel muß erst die Quelle für die Bedienungsanforderung feststellen. Bei der Erfindung kann die Zielsoftware die ver­ schiedenen Stationen abfragen, um die Quelle zu bestimmen, in­ dem die Zielübertragungszyklen entsprechend Fig. 1 ausgeführt werden. Das Ziel kann aber auch die o. g. reservierten Leitungen oder andere Leitungen benutzen, um der Quelle die Möglichkeit zu geben, sich selbst zu identifizieren.
Bei dem anhand von Fig. 2 beschriebenen bevorzugten Bei­ spiel löst die Quellen-Anforderungsbedienung eine Bedienungsan­ forderung auf dem Parallelbus dadurch aus, daß das Busanforde­ rungssignal (BREQ) angelegt wird und ein digitaler Code ent­ sprechend der speziellen Zielstations-Entscheidungsnummer auf einem mit allen Systemsstationen gekoppelten Identifizierungs­ (I.D.)Bus gesendet wird. Dies ist am Übergangspunkt 20 in Fig. 2 gezeigt. Ein Entscheidungszyklus beginnt danach, der im Falle von MultiBus II stets eine Länge von 3 Taktimpulsen hat. Wäh­ rend des Entscheidungsvorgangs kann eine Station, welche um die Zuweisung des Busses nachsucht, mit der Entscheidung beginnen. Nach drei Taktimpulsen fällt jedoch jede Station, mit Ausnahme der den Zugriff auf den Bus erhaltenden Station, aus dem Ent­ scheidungsprozeß heraus. Bei dem Beispiel gemäß Fig. 2 wird dem Ziel zur Zeit des Taktimpulses 21 Zugriff auf den Bus ge­ währt.
Das Ziel legt dann Anforderungsphasen-(ANF.PHASE) und An­ forder-Fertig(ANF.RDY)-Signale an, die am Übergangspunkt 23 ge­ zeigt sind, wenn das Ziel auf die Feststellung der Quelle der Bedienungsanforderung vorbereitet ist. Zu diesem Zeitpunkt wird auch der Busbesitz bzw. -zugriff verriegelt, wie durch den Übergang 25 dargestellt ist. Die Verriegelung ist ein Standard- MultiBus II-Merkmal, das es dem Busbesitzer ermöglicht, den Bus solange festzuhalten, bis der Datentransfer oder der Dialog zwischen der Quelle und dem Ziel abgeschlossen ist. Das Verrie­ gelungsmerkmal verhindert, daß andere Stationen sich um einen Buszugriff bewerben, nachdem der Datenaustausch oder -transfer begonnen hat. Die Verriegelung wird am Übergang 31 in Fig. 2 aufgehoben, nachdem alle Datenzyklen abgeschlossen worden sind.
Der von dem Ziel am Übergang 23 hergestellte Zugriff ist ein Zusammenschaltraum-Lesezugriff auf den Platinenschlitz 31. MultiBus II definiert derzeit einen Stationszugriff auf Schlitz 31 als einen Zugriff zu seinem eigenen Zusammenschaltraum (interconnect space). Dieser Zugriff führt bei den derzeitigen MultiBus II-Systemen nicht zu einem Buszyklus. Stattdessen kann das Vorhandensein dieser Art von Zugriffszyklus auf dem Bus als eine Zusammenschaltsequenzblockleseoperation (ISB) speziell de­ finiert sein.
Eine ISB-Leseoperation ist einfach ein Zusammenschaltzu­ griff auf dem Bus zum Schlitz 31, verbessert durch sequentielle Blockübertragung, um codierte Informationen relativ zu der die Bedienung anfordernden Station und der Art der verlangten Be­ dienung zurückzusenden. Wie in Fig. 2 gezeigt ist, erhält das Ziel diese Informationen in vier Taktzyklen (angenähert 400 ns). Diese Zeitspanne ist beträchtlich kürzer als der in Fig. 1 gezeigte Transfer- bzw. Übertragungszyklus.
Bei dem durch das Zeitdiagramm gemäß Fig. 2 gegebenen Bei­ spiel werden die Informationen aus einem ersten Lesezyklus be­ zeichnet mit DATEN A, bei Taktimpuls 28 geliefert. Diese Infor­ mationen können beispielsweise einer Unterbrechungsanforderung entsprechen. Das zweite Informationspaket , bezeichnet mit DATEN B, kommt beim Taktimpuls an und kann einer DMA-Anforderung entsprechen. Um schließlich die Integrität des Busses aufrecht­ zuerhalten, wird eine Paritätsprüfung einbezogen, wobei eine Prüfung nach weichen und harten Fehlern in den DATEN A und DATEN B durchgeführt wird. Die Paritätsprüfung wird am Taktimpuls 30 durchgeführt. Daher werden die codierten Informationen, ge­ nannt DATEN A, DATEN B und Parität in Fig. 1 von allen Bedie­ nung verlangenden Stationen zurückgeschickt. Ein individuelles Informationsbit wird jeder Station speziell zugeordnet.
Im folgenden wird auf Fig. 3 Bezug genommen, in der ein Blockschaltbild der gesamten Systemstruktur gezeigt ist. Unter Verwendung von MBII als bevorzugten Träger der Implantation zeigt Fig. 3, wie anfordernde Stationen gleichzeitig codierte DATEN A, DATEN B und DATEN C-Informationen zum Ziel schicken können. Jeder Schlitz enthält eine mit LATCHN bezeichnete Si­ gnalleitung. Die LATCHN-Leitung wird konventionell zur Plati­ nenschlitzinitialisierung unter einem Schema verwendet, das ge­ wöhnlich als geographische Adressierung bekannt ist. Sobald jede Platine bzw. Platte eingeschaltet und in geeigneter Weise initialisiert ist, wird der LATCHN-Pin gewöhnlich ignoriert. Bei dem derzeit bevorzugten Ausführungsbeispiel der Erfindung werden jedoch LATCHN-Pins als Mittel zum Rückführen von Infor­ mationen zum Ziel verwendet, wie weiter unten noch genauer be­ schrieben werden wird.
Jeder Schlitz und damit jede installierte Station ist mit ihrer LATCHN-Leitung an eine spezielle ADR/Daten-Leitung des Busses 36 angeschaltet. Wenn ein ISB ausgeführt wird, kann jede Station eine der ADR/Daten-Leitungen über die LATCHN-Leitungen individuell steuern. Wenn beispielsweise nur die Stationen in den Schlitzen 10 und 17 eine Bedienungsanforderung beabsichti­ gen, werden die zugehörigen LATCHN-Leitungen auf eine logische "0" getrieben. Die LATCHN-Leitung im Schlitz 6 und andere Sta­ tionen ohne Anforderung werden auf eine logische "1" getrieben. Die ADR/Daten-Leitungen lesen durch die Zielreflexionen dieses Muster. Die Quelle benutzt die LATCHN-Leitung zur Anzeige des­ jenigen Ziels, welches die eine Bedienung anfordernde spezielle Station ist. Die Entscheidungs- und Steuerleitungen für das in Fig. 3 gezeigte System werden durch Busse 34 bzw. 35 gebildet.
In Fig. 4 ist ein Blockschaltbild der Hardware-Konfigura­ tion für das bevorzugte Ausführungsbeispiel der Erfindung ge­ zeigt. Die Zielhardware enthält eine Entscheidungsdecodierein­ heit 40, welche mit allen anderen Stationen im System über die Entscheidungsleitungen 34 gekoppelt ist.
Die Entscheidungsdecodierschaltung überwacht die Entschei­ dungsleitungen und vergleicht deren Werte mit der lokalen Ent­ scheidungsnummer. Ein gültiger Vergleich zeigt an, daß andere Stationen an dem Bus um Bedienung nachsuchen. Die Entschei­ dungsdecodiereinheit 40 erzeugt dann eine automatische Zy­ klusanforderung an den Verbindungszugriffsschaltungsblock 41. Die automatische Zyklusanforderung weist die Verbindungszu­ griffsschaltung 41 an, ein Zusammenschaltsequenzblockleseopera­ tion (ISB) auszuführen. Es ist einzusehen, daß die Verwendung eines automatischen Zyklus eine unnötige Verbindung zwischen der Zielhardware und der CPU überflüssig macht. Dies spart wertvolle CPU-Zeit. Die Zieldecodiereinheit 40 nimmt die lokale Entscheidungsnummer der Zielstation über die Leitung 49 auf. Die automatische Zyklusanforderung, die von der Decodiereinheit 40 erzeugt wird, wird in die Verbindungszugriffsschaltung 41 über die Leitung 50 eingegeben.
Der Verbindungszugriffsschaltungsblock 41 treibt die Adreß- und Datenleitungen 36 und die Steuerleitungen 35 zur Ausführung eines ISB. Grundsätzlich arbeitet der Block 41 so, daß er einen MultiBus II-Lesezyklus durchführt. Er enthält eine Zustandsma­ schine, welche die Signalverläufe gemäß Fig. 2 implementiert. Die Zustandsmaschine selbst kann entweder eine preiswerte CPU oder eine Anordnung einer programmierbaren Logik (z. B. PALs) enthalten. Ebenfalls einbezogen in den Block 41 ist eine Schal­ tung zur Erzeugung der Paritätsprüfungsinformation.
Nachdem die Verbindungszugriffsschaltung die ADR/Daten- und Steuerleitungen angesteuert hat, senden die anfordernden Sta­ tionen das codierte Muster an eine Decodier-Mapping und Pari­ tätsprüfschaltung 42 zurück. Die Decodier-Mapping- und Pari­ tätsprüfschaltung 42 erzeugt Unterbrechungs- und DMA-Anforde­ rungen für den lokalen Bus unter Berücksichtigung von Anforde­ rungen von Stationen an den Bus. Mit anderen Worten, sobald die codierten Informationen von der Quellenhardware empfangen wor­ den sind, organisiert die Decodier-Mapping- und Paritäts­ prüfeinheit 42 die Daten und Informationen in das Standard-DMA- Anforderungs- oder Unterbrechungsanforderungsformat für das Be­ triebssystem.
Ein Abfragezykluseingang ist über die Leitung 51 am Block 41 vorgesehen. Dieser ermöglicht es der CPU, die Zielverbin­ dungszugriffsschaltung zu übergehen, um die Quellenhardware ab­ zufragen und Informationen auf einer sehr einfachen und schnel­ len Basis zu gewinnen. Durch Verwendung des Abfragezyklus kann die CPU innerhalb von 4 Taktzyklen Informationen gewinnen.
Die Quellenhardware ist in vier Teile unterteilt. Der Ver­ bindungszugriff- und Anforderungsschaltungsblock 44 überwacht den Bus nach einem Zusammenschaltzugriff auf den Schlitz 31. Bei Feststellung eines Zugriffs auf Schlitz 31 und einer anste­ henden Anforderung aktiviert die Schaltung des Blocks 44 den Puffer 45 und treibt die geeigneten Daten und Paritätsinforma­ tionen auf den ADR/Daten-Bus 36. Puffer 45 treibt diese Infor­ mationen über LATCHN 37 auf den Bus. Unabhängig überwacht die Entscheidungsnummern-Auswahlschaltung 48 DMA- und Unterbre­ chungsanforderungen und erzeugt die entsprechenden Entschei­ dungsnummern für die Entscheidungslogikeinheit 47. Danach steu­ ert die Entscheidungslogikeinheit 47 die Bus-Entscheidungslei­ tungen 34 mit den geeigneten Ziel-Entscheidungsnummern an.
Zu beachten ist, daß existierende MultiBus II-kompatible Platinen nur mit den Blöcken 47 und 44 zusammen mit dem ge­ eigneten Puffer 45 neu angepaßt zu werden brauchen, um danach mit dem Zielanforderungskonzept nach der vorliegenden Erfindung voll kompatibel zu sein. Das Zuordnen der Anforderung zur Ent­ scheidungsnummer des Ziels beeinträchtigt in keiner Weise an­ dere Aktivitäten oder Funktionen des Systems. Andere Platinen oder Schlitze haben keine Möglichkeit, festzustellen, ob die Quelle oder das Ziel tatsächlich das Ansteuern der Bus-Ent­ scheidungsleitungen übernimmt. Das gleiche gilt für die LATCHN- Leitung, da während normaler MultiBus II-Zyklen der LATCHN-Pin mit den ADR/Daten-Leitungen verbunden bleibt.
Bei dem speziellen sequentiellen Unterbrechungsblock Lesen, der bei dem beschriebenen Beispiel ausgeführt wird, sind die LATCHN-Leitungen derjenigen Platinen oder Stationen, die über keine zusätzliche Verbindungszugriffsschaltung verfügen, mit Hilfe von Widerständen auf der Bus-Rückwandplatine auf ein ho­ hes Potential gebracht, so daß sie die Aktivitäten auf dem ADR/Daten-Bus einfach ignorieren. Daher können bekannte Plati­ nen oder Karten einfach in ein erfindungsgemäß aufgebautes und arbeitendes System einbezogen werden, ohne daß die Gefahr einer Beeinträchtigung des Datentransfers besteht.
Im Rahmen des Erfindungsgedankens sind vielfache Abwandlun­ gen möglich. Obwohl die vorstehende Beschreibung eine besondere Art der Implementierung eines Zielanforderungskonzepts angibt sind auch andere Implementierungen möglich.
Vorstehend wurde ein Zielanforderungsmechanismus beschrie­ ben, mit dessen Hilfe eine Station (Quelle) eine andere Station (Ziel) informiert, daß sie Bedienung wünscht.

Claims (14)

1. Verfahren zur Bedienungsbedarfsmitteilung einer ersten Station an eine zweite Station eines der Datenübertragung zwi­ schen mehreren Stationen dienenden Busses, dadurch gekennzeichnet,
daß die Entscheidung über den Besitz des Busses von der er­ sten Station unter Verwendung einer der zweiten Station zuge­ ordneten Entscheidungsnummer getroffen wird,
daß die Kontrolle über den Bus an die zweite Station gege­ ben wird; und
daß der ersten Station gestattet wird, codierte Informatio­ nen zurückzuschicken, um sich selbst als anfordernde Station zu identifizieren.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mit den codierten Informationen auch die Art der angeforderten Bedienung identifiziert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß von der zweiten Station ein Verriegelungssignal er­ zeugt wird, das die Aufnahme durch die erste Station nur auf Adresse und Befehl beschränkt, und daß die erste Station danach die codierten Informationen an den lokalen Bus solange anlegt, bis das Verriegelungssignal abgebrochen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß die codierten Informationen innerhalb von vier Taktzyklen an die zweite Station zurückgesendet werden.
5. Verfahren zur Bedienungsanforderung einer Quellenstation an eine Zielstation in einem Bus mit Entscheidungsleitungen, Adreß- und Datenleitungen (ADR/DATEN) und Steuerleitungen zum Übertragen von Daten zwischen mehreren Datenverarbeitungssta­ tionen, dadurch gekennzeichnet,
daß über den Besitz des Busses von der Quellenstation auf der Basis der Entscheidungsnummer der Zielstation entschieden wird;
daß die Kontrolle über den Bus an die Zielstation gegeben wird; und
daß codierte Informationen von der Quellenstation zur Ziel­ station übertragen werden, welche die Quellenstation als anfor­ dernde Station und außerdem die Art der durchzuführenden Bedie­ nung identifizieren.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Zusammenschaltzugriffsleseoperation an dem Bus durch die Zielstation an dem der Zielstation eigenen Zusammenschaltraum vor der Informationsübertragung ausgeführt wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeich­ net, daß von dem Ziel ein Verriegelungssignal erzeugt wird, welches die Quellenstation zur Aufnahme ausschließlich von Adresse und Befehl veranlaßt, und daß die Quellenstation die codierten Informationen solange an den lokalen Bus anlegt, bis das Verriegelungssignal unterbrochen wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch ge­ kennzeichnet, daß die codierten Informationen innerhalb von vier Taktzyklen zur Zielstation zurückgesendet werden.
9. Verfahren zur Bedienungsmitteilung einer ersten Station an eine zweite Station eines der Datenübertragung zwischen meh­ reren Stationen dienenden Busses, dadurch gekennzeichnet, daß die Entscheidung über den Besitz des Busses von der ersten Sta­ tion unter Verwendung einer der zweiten Station zugeordneten Entscheidungsnummer getroffen wird, daß die Kontrolle über den Bus an die zweite Station gegeben wird und daß die Identität der ersten Station an die zweite Station dadurch mitgeteilt wird, daß die zweite Station eine Anforderungsbedienungsroutine zum Abfragen der Mehrzahl von Stationen ausführt und dadurch die Identität der ersten Station und die Art der verlangten Be­ dienung bestimmt.
10. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Zielsta­ tion aufweist:
eine Entscheidungsdecodiereinrichtung (40) zur Überwachung der Entscheidungsleitungen (34) und zum Vergleichen der auf der Leitung (34) anstehenden Entscheidungsnummern mit der lokalen Entscheidungsnummer des Ziels, wobei ein gültiger Vergleich an­ zeigt, daß eine andere Station an dem Bus Bedienung verlangt, wobei die Entscheidungsdecodiereinrichtung eine automatische Zyklusanforderung erzeugt, wenn der gültige Vergleich auftritt;
eine Verbindungszugriffsschaltung (41) zur Ansteuerung von ADR/DATEN- und Steuerleitungen (35, 36) zur Ausführung der Zu­ sammenschaltzugriffsleseoperation in Abhängigkeit von dem auto­ matischen Zyklus;
eine Decodier-Mapping- und Paritätsprüfeinrichtung (42) zur Erzeugung von Unterbrechungs- und direkten Speicherzugriffs- (DMA-) Anforderungen an den Bus in Abhängigkeit von den aus der Quellenstation erhaltenen codierten Informationen.
11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Zusammenschaltzugriffsschaltung so ausgebildet ist, daß sie einen Zusammenschaltzugriff auf den Bus zu einem vorgegebenen Schlitz herbeiführt.
12. Anordnung nach Anspruch 10 oder 11, dadurch gekenn­ zeichnet, daß die codierten Informationen innerhalb von vier Taktzyklen von der Zielstation empfangen werden.
13. Anordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Quellenstation eine Verbindungszu­ griffsanforderungsschaltung (44) zur Überwachung des Busses nach Zusammenschaltzugriffsleseoperationen aufweist, daß die Verbindungszugriffsanforderungsschaltung mit einem Puffer (45) gekoppelt ist und letzteren derart ansteuert, daß er die co­ dierten Informationen auf die ADR/DATEN-Leitungen (36) treibt, und daß eine Entscheidungsschaltung (48) zur Überwachung der DMA- und Unterbrechungsanforderungen vorgesehen ist, die den Bus mit der Entscheidungsnummer der Zielstation ansteuern.
14. Anordnung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die Verbindungszugriffsanforderungsschal­ tung (44) über eine LATCHN-Leitung (37) mit den ADR/DATEN-Lei­ tungen (36) gekoppelt ist.
DE4100018A 1990-01-04 1991-01-02 Verfahren zur Bedienungsbedarfsmitteilung zwischen zwei Stationen eines Computerbusses Expired - Fee Related DE4100018C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/461,045 US5241628A (en) 1990-01-04 1990-01-04 Method wherein source arbitrates for bus using arbitration number of destination

Publications (2)

Publication Number Publication Date
DE4100018A1 true DE4100018A1 (de) 1991-07-11
DE4100018C2 DE4100018C2 (de) 2000-05-04

Family

ID=23831010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4100018A Expired - Fee Related DE4100018C2 (de) 1990-01-04 1991-01-02 Verfahren zur Bedienungsbedarfsmitteilung zwischen zwei Stationen eines Computerbusses

Country Status (4)

Country Link
US (1) US5241628A (de)
JP (1) JP3377797B2 (de)
DE (1) DE4100018C2 (de)
FR (1) FR2656707B1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257356A (en) * 1991-05-28 1993-10-26 Hewlett-Packard Company Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system
US5526496A (en) * 1994-04-22 1996-06-11 The University Of British Columbia Method and apparatus for priority arbitration among devices in a computer system
US5572687A (en) * 1994-04-22 1996-11-05 The University Of British Columbia Method and apparatus for priority arbitration among devices in a computer system
US6704765B1 (en) 1994-12-14 2004-03-09 International Business Machines Corporation System for allocating resources among agent processes
US5706516A (en) * 1995-01-23 1998-01-06 International Business Machines Corporation System for communicating messages among agent processes
US5754803A (en) * 1996-06-27 1998-05-19 Interdigital Technology Corporation Parallel packetized intermodule arbitrated high speed control and data bus
DE19846913A1 (de) * 1998-10-12 2000-04-20 Oce Printing Systems Gmbh Elektronische Steuereinrichtung mit einem parallelen Datenbus und Verfahren zum Betreiben der Steuereinrichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810114A (en) * 1971-12-29 1974-05-07 Tokyo Shibaura Electric Co Data processing system
IT971304B (it) * 1972-11-29 1974-04-30 Honeywell Inf Systems Sistema di accesso a priorita variabile dinamicamente
US3993981A (en) * 1975-06-30 1976-11-23 Honeywell Information Systems, Inc. Apparatus for processing data transfer requests in a data processing system
US4059851A (en) * 1976-07-12 1977-11-22 Ncr Corporation Priority network for devices coupled by a common bus
US4807109A (en) * 1983-11-25 1989-02-21 Intel Corporation High speed synchronous/asynchronous local bus and data transfer method
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
US4736366A (en) * 1986-02-13 1988-04-05 International Business Machines Corporation Bus acquisition system

Also Published As

Publication number Publication date
FR2656707B1 (fr) 1993-07-30
JP3377797B2 (ja) 2003-02-17
US5241628A (en) 1993-08-31
FR2656707A1 (fr) 1991-07-05
JPH04134551A (ja) 1992-05-08
DE4100018C2 (de) 2000-05-04

Similar Documents

Publication Publication Date Title
DE3909948C2 (de)
DE19580990C2 (de) Verfahren und Einrichtung zum Ausführen verzögerter Transaktionen
DE2856483C2 (de)
DE3642324C2 (de) Multiprozessoranlage mit Prozessor-Zugriffssteuerung
DE69627528T2 (de) Stoss-rundsenden über einen pci-bus
DE3114961C2 (de)
DE3204905C2 (de)
DE69825915T2 (de) Verfahren und vorrichtung zur umschaltung zwischen quellen-synchron-takt/- und gemeinsam-takt-datenübertragungs-modi in einem mehragent-übertragungs-system
DE69114961T2 (de) Vorrichtung für Zusammenschaltungskanäle.
DE10296959T5 (de) System und Verfahren zum Steuern der Buszuteilung während Cache-Speicher-Burstzyklen
DE4135830C2 (de) Parallelinterface
DE69814005T2 (de) Verfahren und Vorrichtung zum sicheren Datenrundsenden über einen PCI-bus
DE68923864T2 (de) Anordnung zur Speicher- und Peripherie-Bausteinauswahl.
DE3013070C2 (de) Schaltungsanordnung zur Bearbeitung von aus mehreren peripheren Geräten herangeführten Anforderungssignalen innerhalb einer datenverarbeitenden Einrichtung
DE69230483T2 (de) Quadraturbusprotokoll zum Ausführen von Transaktionen in einer Rechneranordnung
DE4100018C2 (de) Verfahren zur Bedienungsbedarfsmitteilung zwischen zwei Stationen eines Computerbusses
DE10061770B4 (de) Zugriffsregelung für Steuerchipsätzen bei Bustransaktion
EP0175095B1 (de) Datenübertragungsverfahren über einen Multiprozessorbus
DE19580195C2 (de) Verfahren und Einrichtung zur Signalübertragung über eine gemeinsame Leitung
DE2629401C2 (de)
DE60026802T2 (de) Verfahren und System zur Verwaltung von Wiederauswahl über einen SCSI-Bus
DE10057794B4 (de) Verfahren für Datentransaktionen zwischen Steuerchipsätzen
DE69024912T2 (de) Rechnersystem
DE19957860A1 (de) PCI-Systemsteuergerät zur verzögerten Übertragung
EP0104638B1 (de) Verfahren zur Vorbereitung der Anschaltung einer von mehreren datenverarbeitenden Einrichtungen an ein zentral taktgesteuertes Mehrfach-Leitungssystem

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 13/38

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee