DE4218533C2

DE4218533C2 - Schaltkondensator-Schaltkreis

Info

Publication number: DE4218533C2
Application number: DE19924218533
Authority: DE
Inventors: Donald Allan Kerth
Original assignee: Crystal Semiconductor Corp
Current assignee: Crystal Semiconductor Corp
Priority date: 1991-06-06
Filing date: 1992-06-05
Publication date: 1994-08-18
Anticipated expiration: 2012-06-06
Also published as: JPH05175787A; DE4218533A1; JP2892549B2; GB2256551A; GB2256551B; GB9206964D0

Description

Die vorliegende Erfindung betrifft einen Schaltkondensator- Schaltkreis mit einem Eingang zur Aufnahme eines Eingangssignals, einem Ausgang zur Abgabe eines Ausgangssignals und mit einem chopperstabilisierten Verstärker mit einem ersten und einem zweiten Eingang sowie wenigstens einem Ausgang. Derartige Schaltkondensator-Schaltkreise werden als zeitdiskrete Filter in Analog/Digital-Wandlern eingesetzt.

Schaltkondensator-Filter, bei denen zur Verringerung des Flimmerrauschens und der tieffrequenten Interferenzen der Verstärker im Integrator chopperstabilisiert ist, sind bekannt, beispielsweise aus dem US-Patent 4 939 516 "Copper Stabilized Delta-Sigma Analog-to-Digital Converter" sowie den Aufsätzen von Hsieh et al, "A Low-Noise Chopper Stabilized Differential Switched-Capacitor Filtering Technique" in I.E.E.E. J. Solid-State Circuits, Volume SC-16, No. 6, Seiten 708-715 und Kansy "Response of a Correlated Double Sampling Circuit to 1/f Noise" in I.E.E.E. J. Solid-State Circuits, Volume SC-15, No. 3, Seiten 373-375. Bei den vorbekannten Schaltkreisen ist die Chopper- bzw. Modulationsfrequenz auf einen Wert unterhalb der Nyquist-Rate beschränkt, typischerweise auf das eineinhalbfache der Abtastfrequenz. Das Choppen oberhalb dieser Frequenz ist wirkungslos, weil die Störgeräusche sonst in das Nyquist-Band zurücktreten, sobald sie abgetastet werden. Es besteht die Gefahr von Störgeräuschen.

Aus der JP 58-130 608 ist ferner ein mit geschalteten Kondensatoren aufgebauter Verstärker, der allerdings nicht chopperstabilisiert ist, bekannt. Dieser Schaltkondensator-Verstärker arbeitet stattdessen mit selbsttätiger Nullung (sogenannte "Auto-Zero"- Technik), um Fehlspannungen vom Verstärker fernzuhalten.

Derartige "Auto-Zero"-Mechanismen arbeiten stets mit einer Frequenz, die doppelt so hoch ist wie die Abtastrate am Ausgang.

Aufgabe der vorliegenden Erfindung ist es, das Flimmerrauschen und die internen tieffrequenten Interferenzen bei einem Schaltkondensator- Schaltkreis mit chopperstabilisiertem Verstärker zu vermindern.

Bei der Lösung dieses technischen Problems wird ausgegangen von einem Schaltkondensator-Schaltkreis der eingangs erwähnten Art; erfindungsgemäß besteht die Lösung darin, daß zwischen den Ausgang und den Eingang des Verstärkers mindestens ein Rückkopplungskondensator geschaltet ist, daß mindestens ein Eingangskondensator vorgesehen ist, dessen erster Anschluß selektiv mit dem Eingangsanschluß und mit Signalmasse verbunden ist und dessen zweiter Anschluß selektiv mit dem ersten Eingang des Verstärkers und mit Signalmasse verbunden ist, daß dieser Eingangskondensator abwechselnd auf das Potential des Signals am Eingangsanschluß aufgeladen und an den ersten Eingang des Verstärkers gekoppelt wird, um so seine Ladung während eines jeden Chopperzustandes des Verstärkers an den Rückkopplungskondensator zu übertragen, und daß der Ausgang des Verstärkers mit einer Frequenz abgetastet wird, die kleiner oder ungefähr gleich der Zerhackungsfrequenz des Verstärkers ist.

Beim vorbekannten Stand der Technik beträgt die Chopperfrequenz immer die Hälfte der Abtastrate, da die modulierten tieffrequenten Störsignale in jedem Fall vor ihrer Filterung abgetastet werden. Mit der vorliegenden Erfindung wird nun vorgeschlagen, daß der Verstärker mit einer Zerhackungs- bzw. Chopperfrequenz arbeitet, die gleich oder höher als die Abtastrate am Ausgang ist. Insbesondere bezüglich tieffrequenter Störsignale wird dadurch eine signifikante Verbesserung des Rauschabstands erreicht. Die tieffrequenten Störsignalanteile werden gerade zu höheren Frequenzen hin moduliert, bei denen die Übertragungsfunktion des Filters eine größere Dämpfung aufweist. Aus diesem Grunde werden Störungen wirkungsvoll ausgefiltert, bevor sie zurückgeführt werden. Bei dem erfindungsgemäßen Schaltkondensator- Schaltkreis wird der Verstärkereingang bzw. -ausgang mit der Chopperfrequenz kommutiert. Wenn also nachfolgend von "erstem und zweitem Chopperzustand" gesprochen wird, so sind damit die zwei Betriebskonfigurationen des Operationsverstärkers, zwischen denen kommutiert wird, gemeint.

Bevorzugt wird eine Ausführung des erfindungsgemäßen Schaltkondensator- Schaltkreises mit zwei Rückkopplungskondensatoren und zwei Eingangskondensatoren.

Der erfindungsgemäße Schaltkondensator-Schaltkreis ist insbesondere für die Verwendung in einem analogen Filter mit einer Anzahl von hintereinandergeschalteten zeitdiskreten Integratorstufen oder in einem Analog/Digital-Modulator mit hintereinandergeschalteten Integratoren geeignet.

Merkmale und Vorteile der vorliegenden Erfindung werden nach stehend anhand der beigefügten Zeichnungen näher erläutert.

Es zeigen:

Fig. 1A ein Schaltschema eines erfindungsge mäßen Integrators mit geschalteten Kondensatoren;

Fig. 1B ein Schaltschema des gechoppten Ver stärkers von Fig. 1A;

Fig. 1C ein Zeitdiagramm für den Schaltkonden sator-Integrator von Fig. 1A;

Fig. 2A bis 2D Schaltschemata des Schaltkondensator- Integrators von Fig. 1A für jede der vier unterschiedlichen Subphasen des Betriebs des Integrators über genau eine Abtastperiode;

Fig. 3A das Kurvenbild der Eingangs-Übertra gungsfunktion des Schaltkondensator- Integrators von Fig. 1A;

Fig. 3B das Kurvenbild der Störgeräuschs- Übertragungsfunktion des Schaltkonden sator-Integrators von Fig. 1A;

Fig. 4A ein Schaltschema eines vollständig differentiellen Schaltkondensator- Integrators gemäß der vorliegenden Erfindung;

Fig. 4B ein Schaltschema des gechoppten Ver stärkers von Fig. 4A;

Fig. 4C ein Schaltschema einer anderen Ausfüh rung eines vollständig differentiel len Schaltkondensator-Integrators gemäß der vorliegenden Erfindung;

Fig. 5 ein Kurvenbild der Eingangs-Übertra gungsfunktion des Schaltkondensator- Integrators von Fig. 4A;

Fig. 6 ein Blockdiagramm eines Delta-Sigma- Wandlers mit einem erfindungsgemäßen Schaltkondensator-Integrator;

Fig. 7 ein Blockschaltbild für eine Anwen dung der Erfindung, umfassend einen Delta-Sigma-Wandler mit einem erfin dungsgemäßen Schaltkondensator-Inte grator;

Fig. 8 ein Blockschaltbild des Delta-Sigma- Wandlers von Fig. 7;

Fig. 9A, 9B vereinfachte Diagramme des Delta- Sigma-Wandlers von Fig. 8;

Fig. 10 ein Zeitdiagramm der in den Fig. 9A und 9B enthaltenen Schalter;

Fig. 11A ein Schaltschema des gechoppten Ver stärkers von Fig. 9A; und

Fig. 11B ein Zeitdiagramm für den gechoppten Verstärker von Fig. 11A.

Aus Gründen der besseren Übersichtlichkeit und Klarheit sind dort, wo es zweckmäßig erscheint, in den Abbildungen Bezugs zeichen wiederholt verwendet, um übereinstimmende Merkmale zu kennzeichnen. Die in den Abbildungen enthaltenen Signalver läufe sind nicht unbedingt maßstabsgetreu dargestellt, um Zeitverhältnisse deutlicher herauszustellen.

Ein erfindungsgemäß ausgebildeter Schaltkondensator-Integra tor mit Chopper-Stabilisierung, die mit der Abtastrate ausge führt wird, umfaßt einen gechoppten Differenzverstärker mit ersten und zweiten Rückkopplungskondensatoren, ersten und zweiten Eingangskondensatoren und vier Schaltern rund um je den Eingangskondensator zur Aufnahme von positiven und nega tiven Differenz-Eingangssignalen (VINP und VINM) und zur Er zeugung von positiven und negativen gefilterten Ausgangssig nalen. Die positiven und negativen Eingangssignale werden je weils zu jedem Eingangskondensator über separate Schalter ge leitet. Zwei Schalter sind an der gegenüberliegenden Seite eines jeden der ersten und zweiten Eingangskondensatoren vor gesehen, wobei ein Schalter mit Masse verbunden und der ande re Schalter mit einem ersten und zweiten Eingang des Verstär kers und des einen Anschlusses des ersten und zweiten Rück kopplungskondensators verbunden ist. Die anderen Anschlüsse der ersten und zweiten Rückkopplungskondensatoren sind mit den ersten und zweiten Ausgängen des Verstärkers verbunden. Die Ausgänge des Verstärkers werden abgetastet, um die posi tiven und negativen Ausgangssignale des Integrators zu bil den.

Im Betrieb wird der Verstärker gepulst (chopped) im Anspre chen auf ein Rechtecksignal FCHOP mit einer Frequenz, die dem Abtastsignal FSAMPLE entspricht. Das Signal FCHOP hat somit eine erste und eine zweite Phase.

Während der ersten Phase befindet sich der Verstärker in einem ersten Pulszustand, bei dem der erste Eingang des Ver stärkers ein positiver Eingang ist, der zweite Eingang ein negativer Eingang, der erste Ausgang ein negativer Ausgang und der zweite Ausgang ein positiver Ausgang. Während dieser ersten Phase werden die Schalter rund um die Eingangskonden satoren zweimal geschaltet und bilden somit zwei Subphasen. Während der ersten Subphase bzw. Unterphase werden die Schal ter in eine solche Position gesetzt, daß sie den ersten Ein gangskondensator zu VINP aufladen, während der erste Rückkopp lungskondensator von dem ersten Eingangskondensator isoliert ist, und den zweiten Eingangskondensator zu VINM aufladen, während der zweite Rückkopplungskondensator von dem zweiten Eingangskondensator isoliert ist. Während der zweiten Sub phase werden die Schalter in eine solche Position gebracht, daß sie die Ladung relativ zu VINM von dem ersten Eingangskon densator auf den ersten Rückkopplungskondensator übertragen, und die Ladung relativ zu VINP von dem zweiten Eingangskonden sator zu dem zweiten Rückkopplungskondensator übertragen.

Auf diese Weise werden während der ersten Subphase die Ein gangskondensatoren auf die Eingangssignale aufgeladen, und die Rückkopplungskondensatoren werden von den Eingangskonden satoren elektrisch getrennt. Während der zweiten Subphase übertragen die Eingangskondensatoren ihre Ladung in bezug auf das entgegengesetzte Eingangssignal auf die Rückkopplungskon densatoren. Also wird während dieser ersten Phase das Störsignal von dem Verstärker abgetastet und an den ersten und zwei ten Rückkopplungskondensatoren zusammen mit den Eingangssig nalen gespeichert.

Während der zweiten Phase des Signals FCHOP befindet sich der Verstärker in einem zweiten Pulszustand, bei dem die Ein gangs- und Ausgangspolaritäten des Verstärkers so geschaltet werden, daß der erste Eingang des Verstärkers ein negativer Eingang, der zweite Eingang ein positiver Eingang, der erste Ausgang ein positiver Ausgang und der zweite Ausgang ein negativer Ausgang ist. Die ersten und zweiten Subphasen der zweiten Phase (hier auch als dritte und vierte Subphasen bezeichnet) sind die gleichen im Hinblick auf die Schalter rund um die Eingangskondensatoren wie die ersten und zweiten Subphasen der ersten Phase des Signals FCHOP.

Während der zweiten Phase des Signals FCHOP werden die Ein gangssignale zu den Rückkopplungskondensatoren addiert, je doch wird das während der Phase 1 gespeicherte, tieffrequente Verstärker-Störsignal wegsubtrahiert durch das während der Phase 2 gespeicherte Störsignal. Auf diese Weise wird das Flimmerrauschen und tieffrequente Interferenzen durch diese doppelte Abtastintegration subtrahiert, im Gegensatz zur Modulation der tieffrequenten Interferenzen und Flimmerstörun gen außerhalb des interessierenden Bandes, wie dies bei ande ren herkömmlichen Schaltkreisen geschieht. Der Ausgang des Verstärkers wird als Vervollständigung der zweiten Phase des Signals FCHOP abgetastet.

Da bei der bevorzugten Ausführung vorliegender Erfindung die Abtastfrequenz für das Ausgangssignal und die Pulsfrequenz einander gleich sind, wird das Flimmerrauschen und die tief frequenten Interferenzen ebenso herabgesetzt, wenn die Puls- oder Chopper-Frequenz im wesentlichen gleich einem N-fachen der Abtastfrequenz für das Ausgangssignal ist, wobei N eine positive ganze Zahl ist. Ist beispielsweise N=2, dann würde FCHOP zweimal FSAMPLE sein, und die Frequenz für jede Ein gangsabtastung (das heißt also, die Frequenz für jede der vier Subphasen) würde das Vierfache von FSAMPLE sein.

Fig. 1A enthält ein Schaltschema eines Einend-Integrators mit geschalteten Kondensatoren gemäß der Erfindung. Wie aus Fig. 1A ersichtlich, umfaßt dieser Schaltkondensator-Integra tor 10 einen chopperstabilisierten Differenz-Operationsver stärker 12, einen Rückkopplungs-Kondensator 14, der zwischen einen Ausgang 16 des Verstärkers 12 und einen ersten Ein gang 18 des Verstärkers 12 geschaltet ist, mit einem zweiten Eingang 20, der an Signalmasse angeschlossen ist. Der Verstär ker 12 hat Signaleingänge FCHOP und dessen logisches Komple ment auf entsprechenden Leitungen 22 und 23, welche von einer nicht in den Zeichnungen dargestellten Schaltung er zeugt werden.

Der Ausgang des Verstärkers 12 auf Leitung 16 wird abgetastet durch das von Schalter 24 gezeigte Signal FSAMPLE, um das Ausgangssignal VOUT am Anschluß 26 zu bilden. Der Schaltkon densator-Integrator 10 empfängt ein Eingangssignal VIN an einem Eingangsanschluß 28, der über einen ersten Schalter 30 an einen Knotenpunkt 32 angeschlossen ist. Der Knotenpunkt 32 ist über einen Schalter 34 an Signalmasse angeschlossen. Der Knotenpunkt 32 ist mit einem Eingang eines Eingangskonden sators 36 verbunden, während dessen anderer Anschluß mit einem anderen Knotenpunkt 38 verbunden ist. Der Knoten punkt 38 ist über einen Schalter 40 mit Signalmasse verbun den. Der Knotenpunkt 38 ist an den Eingang 18 des Verstär kers 12 über einen anderen Schalter 42 verbunden. Die Schal ter 30 und 40 werden durch Zeitsignale ΦA gesteuert, und die Schalter 34 und 38 werden durch Zeitsignale ΦB gesteuert.

In Fig. 1B ist ein Schaltschema des Zerhackungsverstär kers 12 von Fig. 1A dargestellt. Wie aus Fig. 1B ersicht lich, ist der Eingang 18 mit dem negativen Eingang eines Operationsverstärkers 42 über einen Schalter 43, der durch FCHOP gesteuert ist, verbunden, und mit dem positiven Eingang des Operationsverstärkers 42 über eine Schalter 43′, der durch gesteuert ist. Der Eingang 20 ist an den negati ven Eingang eines Operationsverstärkers 42 über einen Schal ter 44, der durch gesteuert ist, gekoppelt und mit dem positiven Eingang des Operationsverstärkers 42 über einen Schalter 44, der durch FCHOP gesteuert ist, verbunden. Der Ausgang des Operationsverstärkers 42 ist an den Ausgang 16 des gechoppten Verstärkers 12 über einen nicht invertierenden Verstärker 45 und einen von FCHOP gesteuerten Schalter 47 gekoppelt und ebenso über einen invertierenden Verstärker 26 und einen von gesteuerten Schalter 47′.

Im Betrieb hat der Chopperverstärker 12 nun einen ersten Chopperzustand und einen zweiten Chopperzustand. Während des ersten Chopperzustands, wenn also das Signal FCHOP hoch und niedrig ist, sind die Schalter 43, 44 und 47 geschlos sen, während die Schalter 43′, 44′ und 47′ offen sind. In diesem ersten Chopperzustand ist der Eingang 18 an den negati ven Eingang des Operationsverstärkers 42 angeschlossen, wobei der Eingang 20 an den positiven Eingang des Operationsverstär kers 42 angeschlossen ist und der Ausgang des Operationsver stärkers 42 mit dem Ausgang 16 verbunden ist. Während des zweiten Chopperzustandes, wenn also FCHOP niedrig und hoch ist, sind die Schalter 43, 44 und 47 offen, während die Schalter 43′, 44′ und 47′ geschlossen sind. In diesem zweiten Chopperzustand ist der Eingang 18 an den positiven Eingang des Operationsverstärkers 42 gekoppelt, der Eingang 20 ist mit dem negativen Eingang des Operationsverstärkers 42 verbun den und der Ausgang des Operationsverstärkers 42 ist inver tiert und mit dem Ausgang 16 verbunden.

Fig. 1C enthält ein Zeitdiagramm für den in Fig. 1A darge stellten Schaltkreis. Wie aus Fig. 1C ersichtlich, sind für jede Abtastung des Ausgangs (in Fig. 1C mit FSAMPLE bezeich net) zwei Phasen der Signale FCHOP und vorhanden und vier Subphasen der Signale ΦA und ΦB. Fig. 2A enthält ein Diagramm von Fig. 1A während der ersten Betriebs-Subphase; Fig. 2B enthält ein schematisches Diagramm von Fig. 1A während der zweiten Subphase; Fig. 2C enthält ein schemati sches Diagramm während der dritten Subphase; Fig. 2D enthält ein schematisches Diagramm während der vierten Subphase.

Unter Bezugnahme auf Fig. 1B und die Fig. 2A, 2B, 2C und 2D wird nun die Arbeitsweise des in Fig. 1A dargestellten Verstärkers beschrieben. Während der Subphase 1 (gezeigt in Fig. 2A) hat der Verstärker 12 ein negatives Eingangssignal an seinem Eingang 18 und ein positives Eingangssignal an seinem Eingang 20 und ein positives Ausgangssignal an dem Ausgang 16, und sind die Schalter 30 und 40 geschlossen, während die Schalter 34 und 42 offen sind. Während dieser ersten Subphase wird das Eingangssignal VIN am Eingangskonden sator 36 abgetastet, während der Rückkopplungskondensator 14 die Spannung von der Subphase 4 des vorangegangenen Zyklus speichert. Während der Subphase 2 (gezeigt in Fig. 2B) ver bleiben die Eingangsanschlüsse 18 und 20 und der Ausgangsan schluß 16 des Verstärkers 12 in ungeänderter Polarität, und sind die Schalter 34 und 42 geschlossen, während die Schal ter 30 und 40 offen sind. Während dieser Subphase wird ein abgetastetes Eingangssignal am Kondensator 36 zu dem Rückkopp lungskondensator 14 durchgelassen. Ebenfalls während dieser Subphase wird das Verstärkerrauschen, wie durch Vn in Fig. 2B bezeichnet, abgetastet und von dem Rückkopplungskonden sator 14 subtrahiert.

Während der Subphase 3 (gezeigt in Fig. 2C) wird der Ein gang 18 des Verstärkers 12 ein positiver Eingang, der Ein gang 20 wird ein negativer Eingang, und der Ausgang 16 wird ein negativer Ausgang, da die Signale FCHOP und ihre Polarität ändern. Ebenso befinden sich zu dieser Zeit die Schalter 30, 34, 38 und 40 in der gleichen Position, in der sie während der Subphase 1 waren. Auf diese Weise wird wäh rend dieser dritten Subphase das Eingangssignal VIN am Ein gangskondensator 36 abgetastet, während die Spannung am Rück kopplungskondensator 14 ungeändert bleibt.

Während der Subphase 4 (gezeigt in Fig. 2C) bleiben die Eingänge 18 und 20 und der Ausgang 16 des Verstärkers 12 ungeändert genauso wie in der dritten Subphase, und werden die Schalter 30, 34, 40 und 42 in die gleiche Position wie in Subphase 2 umgeschaltet. Während dieser vierten Subphase wird der abgetastete Eingang des Eingangskondensators 36 zu dem Rückkopplungskondensator 14 hinzuaddiert (übertragen). Ebenso wird der invertierte Wert des Rauschens von dem Verstärker 12 abgetastet und von dem Rückkopplungskondensator 14 subtra hiert. Auf diese Weise werden tieffrequente Interferenzen und Flimmerrauschen des Verstärkers 12 aus dem Ausgangssignal am Ausgangsanschluß 26 entfernt.

Bevorzugt wird der Ausgang des Schaltkondensator-Integra tors 10 während der ersten Subphase durch das Schließen des Schalters 24 abgetastet. Wie später noch aufgezeigt wird, kann der Abtastvorgang allerdings auch während der vierten Subphase erfolgen, da der Ausgang des Integrators 24 während der vierten und der ersten Subphase des nächsten Zyklus genau der gleiche ist.

Da es zwei Subphasen für jede Phase der zerhackten Impulse FCHOP und gibt, ist der Schaltkondensator-Integrator 10 von Fig. 1A ein zweifach getasteter Integrator. Da die Zer hackimpulse FCHOP und die gleiche Frequenz wie das Abtastsignal FSAMPLE haben, wird also dann das Eingangssignal VIN mit doppelter Frequenz wie das Ausgangsabtastsignal FSAMPLE abgetastet.

Fig. 3A ist ein Kurvendiagramm der eingangsbezogenen Übertra gungsfunktion des Verstärkers von Fig. 1A; und Fig. 3B ist ein Kurvendiagramm der auf das Eingangsrauschen bezogenen Übertragungsfunktion des Verstärkers von Fig. 1A. Diese beiden Kurven können erhalten werden durch Summierung der Spannungen, die zu dem Rückkopplungskondensator 14 für jede der vier Subphasen addiert werden, und Addieren zu der Span nung, die bei der vierten Subphase des vorhergehenden Zyklus vorhanden ist, und anschließende Transformation der resultie renden Ausgangsspannung. So ist also die Spannung am Ende der Abtastung n gleich der Spannung am Ende der Abtastung n-1 plus die Spannung vom Ende der ersten Subphase (welche bei n- 3/4 erscheint) plus die Spannung am Ende der zweiten Subphase (welche bei n-1/2 erscheint) plus die Spannung am Ende der dritten Subphase (welche bei n-1/4 erscheint) plus die inkre mentale Spannung am Ende der vierten Subphase (welche bei n erscheint). Für Subphase 1 gilt:

VOUT (n - 3/4) = VOUT (n - 1) (1)

Für die Subphase 2 gilt:

Für die Subphase 3 gilt:

VOUT (n - 1/4) = VOUT (n - 1/2) (3)

Für die Subphase 4 gilt:

wobei Vn das abgetastete Verstärkerrauschen ist.

Nimmt man nun die Z-Transformation von Gleichung (4), so ergibt dies

Damit ergibt sich die Eingangs-Übertragungsfunktion zu

und die Störgeräusch-Übertragungsfunktion zu

Der Term in den Übertragungsfunktionen des Eingangs und des Rauschens ist der bekannte zeitdiskrete Integrator. Die Zähler dieser Übertragungsfunktionen ist das, was deren eingangsbezogene Antworten bestimmen. Deren stationäre Ant wort ist in den Fig. 3A bzw. 3B dargestellt. Dabei ist zu beachten, daß die Übertragungsfunktion für das Rauschen eine Nullstelle bei DC hat.

Fig. 4A enthält ein Schaltschema einer vollständig differen tiellen Version des Schaltkondensator-Integrators gemäß Fig. 1A. Diese vollständig differentielle Version, die einen voll ständig differentiellen Chopperverstärker 48 verwendet, stellt die bevorzugte Ausführung der vorliegenden Erfindung dar. Der in Fig. 4A dargestellte Schaltkreis arbeitet nach den gleichen Prinzipien wie in bezug auf den Schaltkreis von Fig. 1 vorstehend beschrieben, und die Zeitsteuerung der Schalter von Fig. 4A ist die gleiche Zeitsteuerung, wie in Fig. 1C gezeigt.

Im einzelnen gilt für die Subphase 1:

VOUT (n - 3/4) = VOUT (n - 1) (9)

Für die Subphase 2:

Für die Subphase 3:

VOUT (n - 1/4) = VOUT (n - 1/2) (11)

Für die Subphase 4:

Nimmt man die Z-Transformation von Gleichung (12), so erhält man

Die Eingangs-Übertragungsfunktion ergibt sich dann zu

Die Störgeräuschs-Übertragungsfunktion ist die gleiche wie Gleichung (7). Fig. 5 ist ein Kurvendiagramm der auf den Eingang bezogenen Übertragungsfunktion des in Fig. 4A dargestellten Schaltkreises. Die Kurve von Fig. 3B ist an wendbar auf den Schaltkreis, der in Fig. 4A dargestellt ist.

Fig. 4B ist ein Schaltschema des gechoppten Verstärkers 48 von Fig. 4A. Wie in Fig. 4B gezeigt, hat ein Operationsver stärker 49 negative und positive Eingänge, die in gleicher Weise wie beim gechoppten Verstärker von Fig. 1B geschaltet sind. Die positiven und negativen Ausgänge des Verstärkers 59 werden mittels Schalter 50 und 51 geschaltet, die durch das Signal FCHOP gesteuert werden, und ferner durch Schalter 50′ und 51′, die durch das Signal FCHOP gesteuert sind.

Fig. 4C ist eine alternative Ausführungsform des vollständig differentiell arbeitenden Schaltkondensator-Integrators gemäß vorliegender Erfindung. In der Ausführungsform gemäß Fig. 4C werden jeder der ersten Anschlüsse des Eingangskondensators, CI, abwechselnd mit einem Eingangssignal (VINP bzw. VINM) und Signalmasse verbunden, anstatt abwechselnd mit dem einen Ein gangssignal und dem anderen Eingangssignal, wie in Fig. 4A dargestellt.

Fig. 6 zeigt ein Blockschaltbild eines Delta-Sigma-Wand lers 52, der einen Schaltkondensator-Integrator gemäß vorlie gender Erfindung umfaßt. Wie aus Fig. 6 ersichtlich, ist das Eingangssignal VIN mit dem positiven Eingang eines Summier schaltkreises 53 verbunden. Der Ausgang des Summierschalt kreises ist mit dem Eingang des Schaltkondensator-Integra tors 10 verbunden. Der Ausgang des Schaltkondensator-Integra tors 10 ist an einen Eingang eines Blocks 54 von herkömmli chen Schaltkondensator-Integratoren angeschlossen, um den übrigen Teil des analogen Schleifenfilters zu bilden. Der Ausgang des Blocks 54 von herkömmlichen Schaltkondensator- Integratoren ist mit dem Eingang eines Quantisierers 55 ver bunden, dessen Ausgangssignal das digitale Ausgangssignal DOUT bildet. Das Signal DOUT wird auf den Eingang eines D/A- Wandlers 56 gegeben, dessen Ausgang mit dem negativen Eingang des Summierschaltkreises 50 verbunden ist.

Im Betrieb wird das Eingangssignal VIN zu einem analogen Signal verknüpft, welches von dem D/A-Wandler 56 in dem Summierschaltkreis 53 erzeugt worden ist, und diese Summe wird auf den Eingang des Schaltkondensator-Integrators 10 gegeben. Nur der erste Integrator 10 ist doppelt abgetastet, da die nachfolgenden Integratoren keine signifikanten tief frequenten Störgeräusche beisteuern. Wie zuvor beschrieben, bewirkt dieser Schaltkondensator-Integrator 10 eine effektive Verminderung tieffrequenter Interferenzstörungen des Verstär kers 12, und da der doppelt abgetastete Integrator 10 mit der Modulator-Abtastrate gechoppt ist, werden die Tonerzeugungs- Mechanismen, die auftreten, wenn der Integrator mit einein halbfacher Abtastrate gechoppt wird, eleminiert.

Der Ausgang des Schaltkondensator-Integrators 10 wird an schließend mittels des Blocks 54 aus herkömmlichen Schaltkon densator-Integratoren gefiltert, und der Ausgang dieses Schaltkondensatorblocks 54 wird in dem Quantisierer 55 quanti siert, um das Ausgangssignal DOUT zu erhalten. Der Ausgang des Quantisierers 55 wird in dem D/A-Wandler 56 in ein analoges Signal umgewandelt. Das Ausgangssignal DOUT wird in herkömm licher Weise mit dem Eingang eines digitalen Dezimierungs filters gekoppelt, welches den seriellen Oversample-Bitstrom von DOUT in ein konventionelles digitales Signal umwandelt, und welches gleichzeitig eine Filterung von DOUT bewirkt.

Fig. 7 enthält ein Blockdiagramm eines von der vorliegenden Erfindung benutzten Instrumentierungs-Verstärkers. Wie aus Fig. 7 ersichtlich ist, werden zwei Differenz-Eingangssig nale AINP und AINM mit den positiven Eingängen zweier chopper stabilisierter Differenzverstärker 60 bzw. 62 verbunden. Die negativen Eingänge der Verstärker 60 und 62 werden über einen Widerstand 64 zusammengeschaltet, und der Ausgang des Verstär kers 60 wird mit seinem negativen Eingang über einen Rückkopp lungs-Widerstand 66 verkoppelt. Der Ausgang des Operationsver stärkers 62 wird mit seinem negativen Eingang über einen Rückkopplungs-Widerstand 68 verbunden. Der Ausgang des Ver stärkers 60 wird mit dem Eingang AIN+ eines doppelt abgetaste ten Differenz-Delta-Sigma-Wandlers 70 verbunden.

Der Verstärker 62 ist mit dem Eingang AIN- des Delta-Sigma- Wandlers 70 verbunden. Die Verstärker 60 und 62 werden mit der Abtastfrequenz des Delta-Sigma-Wandlers gechoppt. Die chopperstabilisierten Verstärker 60 und 62 modulieren das Flackerrauschen und die tieffrequenten Interferenzen zu unge radzahligen Oberschwingungen der Chopperfrequenz, welche die gleiche ist wie die Abtastfrequenz, und der Schaltkondensa tor-Integrator der ersten Filterstufe des Delta-Sigma-Wand lers 70 unterdrückt diese modulierten Störgeräusche und Inter ferenzen, da die auf den Eingang bezogene Übertragungsfunk tion des Schaltkondensator-Integrators Nullstellen bei unge radzahligen Oberschwingungen der Abtastfrequenz hat, wie aus Fig. 3A ersichtlich. Die Verstärker 60 und 62 stellen gleich zeitig einen hochimpedanten Eingang für die Eingangssignale AINP und AINM dar.

Da bei der bevorzugten Ausführungsform gemäß Fig. 7 die erste Stufe des Delta-Sigma-Wandlers chopperstabilisiert ist, kann die vorliegende Erfindung auch auf Fig. 7 appliziert werden, wenn keine der Stufen des Delta-Sigma-Wandlers 70 chopperstabilisiert ist. Das bedeutet, daß die modulierten Störgeräusche in dem Delta-Sigma-Wandler 70 unterdrückt wer den, wenn die Abtastfrequenz des Delta-Sigma-Wandlers 70 gleich der Zerhackfrequenz der chopperstabilisierten Diffe renzverstärker 60 und 62 ist (oder gleich der Zerhackfrequenz dividiert durch eine ganze positive Zahl), und die Abtastfre quenz des Delta-Sigma-Wandlers 70 am Eingang doppelt so hoch ist wie die Chopperfrequenz der chopperstabilisierten Diffe renzverstärker 60 und 62.

Fig. 8 zeigt ein Blockdiagramm des Delta-Sigma-Wandlers 70 von Fig. 7. Wie aus Fig. 8 ersichtlich, ist das Eingangssig nal AIN mit dem positiven Eingang eines Mehrschaltkreises bzw. Addierers 78 verbunden. Das Eingangssignal AIN in Fig. 8 repräsentiert dabei die Differenz-Eingangssignale AIN+ und AIN- von Fig. 7. Der Ausgang des Addierers 78 ist mit dem Eingang einer ersten Integratorstufe 80 verbunden, deren Ausgang mit dem positiven Eingang eines zweiten Addierers 82 verbunden ist. Der Ausgang des Addierers 82 ist mit dem Ein gang eines zweiten Integrators 84 verbunden, dessen Ausgang mit dem Eingang eines dritten Integrators 86 verbunden ist. Der Ausgang des Integrators 86 ist mit dem Eingang eines Rückkopplungselements 88 (dargestellt als B) verbunden. Der Ausgang des Rückkopplungselements 88 ist mit dem negativen Eingang des Addierers 82 verbunden. Der Ausgang des Integra tors 80 ist mit dem Eingang eines Vorwärtskopplungsele ments 90 (dargestellt als A₁) verbunden. Der Ausgang des Integrators 84 ist mit dem Eingang eines zweiten Vorwärtskopp lungselements 92 (dargestellt als A₂) verbunden.

Der Ausgang des Integrators 86 ist mit dem Eingang eines dritten Vorwärtskopplungselements 94 (dargestellt als A₃) verbunden. Die Ausgänge von den drei Vorwärtskopplungsele menten 90, 91 und 92 werden bei einem Addierer 96 zusammen addiert, und die Ausgänge des Addierers 96 werden mit dem positiven Eingang eines Quantisierers bzw. Vergleichers 98 verbunden. Der negative Eingang bei dem Vergleicher 98 ist mit Signalmasse verbunden dargestellt, da dieses Blockdia gramm die bevorzugte Ausführungsform darstellen soll. Der Ausgang des Vergleichers 98 bildet das Ausgangssignal DOUT. Der Ausgang des Vergleichers 98 wird auch dazu benutzt, um einen Schalter 100 zu steuern, welcher zwischen einer positi ven Referenzspannung VREF+ und einer negativen Referenzspan nung VREF- auswählt, die mit dem negativen Eingang des Addie rers 78 zu verbinden sind.

Der Delta-Sigma-Modulator 70 von Fig. 8 ist ein Modulator dritter Ordnung, welcher gemäß den in Fachkreisen bekannten Prinzipien eines Delta-Sigma-Modulators arbeitet.

Die Fig. 9A und 9B enthalten vereinfachte Diagramme des Delta-Sigma-Modulators 70, der in Fig. 8 dargestellt ist. Wie aus Fig. 9A ersichtlich, werden die Eingangssignale AIN+ und AIN- über Kreuz verkoppelt, und zwar vor den ersten Kon densatorelementen in der in Fig. 4A gezeigten Art. Diese werden durch die im Block 102 dargestellten Schalter über Kreuz verkoppelt. Die Operationsverstärker 104, 106 und 108 in den Fig. 9A und 9B bilden die aktiven Elemente der Integratoren 80, 84 und 86 von Fig. 8. Das Rückkopplungsele ment 88 von Fig. 8 ist ein differentielles Rückkopplungsele ment in Fig. 9B, dargestellt als Elemente 88′ und 88′′. In gleicher Weise sind die Vorwärtskopplungselemente 90, 92 und 94 als Elemente 90′ und 90′′, 92′ und 92′′ und 94′ und 94′′ in Fig. 9B dargestellt.

Fig. 10 enthält ein Zeitdiagramm der Schalter der Fig. 9A und 9B. Die Pfeile geben die Schaltsequenz an den Phasengren zen der Signale S1-S4 und SA-SD an. Das Signal FCHOP ist das Choppersignal, das benutzt wird, um die Eingänge und Ausgänge der Operationsverstärker 104 und der Instrumentationsverstär ker 60 und 62 zu choppen bzw. zu schalten. Es sei hervorgeho ben, daß der Integrator 80 ein zeitdiskret arbeitender Inte grator ist, in welchem die Operationsverstärker 104 mit der Abtastfrequenz gechoppt werden. Diese Möglichkeit, mit der Abtastrate in einem zeitdiskreten Schaltkreis zu choppen, rührt von den Zeitsignalen S1-S4 her, welche das Eingangssig nal mit einer Rate abtasten, welche doppelt so hoch ist wie die Abtastrate des Modulators. Dieser Schaltkreis zieht dann Vorteile aus der Unterdrückung von Funkelrauschen und tieffre quenten Störgeräuschen eines chopperstabilisierten Verstär kers, allerdings ohne Töne bzw. Klangfärbungen einzuführen bzw. es erforderlich zu machen, daß dem zeitdiskreten Integra tor ein zeitkontinuierlicher Integrator vorausgeht.

Fig. 11A enthält ein schematisches Diagramm der bevorzugten Ausführungsform des gechoppten Verstärkers 104 von Fig. 9A. Wie aus Fig. 11A ersichtlich, werden die Differenz-Eingangs signale INP und INM an dem Eingang des Verstärkers 104 durch Zeitsignale CH3 und CH4 geschaltet. Die Differenzausgänge des Verstärkers 104 werden ebenfalls geschaltet, und zwar durch Zeitsignale CH1 und CH2. Der Verstärker selbst hat ein aus dem Stand der Technik bekanntes Design, wobei B1-B6 Bias- Spannungen sind und B1CM eine Bias-Vorspannung ist, welche von einem herkömmlichen Verstärker (nicht dargestellt) abgege ben wird, welcher VOUTP und VOUTN als Eingangssignale emp fängt. B1CM hält den herkömmlichen Ausgang des Verstärkers ungefähr auf der Mitte zwischen VDD und VSS. Fig. 11B ver deutlicht die zeitlichen Verhältnisse von CH1-CH4 in Relation zu FCHOP, das ebenfalls in Fig. 10 gezeigt ist.

Claims

1. Schaltkondensator-Schaltkreis mit

- einem Eingang zur Aufnahme eines Eingangssignals;
- einem Ausgang zur Abgabe eines Ausgangssignals;
- einem chopperstabilisierten Verstärker mit einem ersten und einem zweiten Eingang sowie mit wenigstens einem Ausgang;
dadurch gekennzeichnet, daß
- zwischen den Ausgang (16) und den Eingang (18) des Verstärkers (12) mindestens ein Rückkopplungskondensator (14) geschaltet ist;
- mindestens ein Eingangskondensator (36) vorgesehen ist, dessen erster Anschluß selektiv mit dem Eingangsanschluß (28) und mit Signalmasse verbunden ist, und dessen zweiter Anschluß selektiv mit dem ersten Eingang (18) des Verstärkers (12) und mit Signalmasse verbunden ist;
- dieser Eingangskondensator (36) abwechselnd auf das Potential des Signals am Eingangsanschluß aufgeladen und an den ersten Eingang (18) des Verstärkers (12) gekoppelt wird, um so seine Ladung während eines jeden Chopperzustandes des Verstärkers (12) an den Rückkopplungskondensator (14) zu übertragen; und
- der Ausgang (16) des Verstärkers (12) mit einer Frequenz abgetastet wird, die kleiner oder ungefähr gleich der Zerhackungsfrequenz des Verstärkers (12) ist.

2. Schaltkondensator-Schaltkreis nach Anspruch 1, gekennzeichnet durch

- einen ersten und einen zweiten Eingangsanschluß zum Empfangen eines ersten bzw. zweiten Eingangssignals;
- einen ersten und einen zweiten Ausgangsanschluß zur Abgabe eines ersten bzw. zweiten Ausgangssignals,
- einen zweiten Ausgang des chopperstabilisierten Verstärkers (48, 49);
- einen ersten Rückkopplungskondensator (CF), der zwischen den ersten Ausgang des Verstärkers (48, 49) und den ersten Eingang des Verstärkers (48, 49) geschaltet ist, und einen zweiten Rückkopplungskondensator (CF), der zwischen den zweiten Ausgang des Verstärkers (48, 49) und den zweiten Eingang des Verstärkers (48, 49) geschaltet ist;
- einen ersten Eingangskondensator (CI) mit einem ersten Anschluß, der selektiv an den ersten Eingangsanschluß und den zweiten Eingangsanschluß gekoppelt ist, wobei dieser erste Eingangskondensator einen zweiten Anschluß hat, der selektiv an den ersten Eingang des Verstärkers (48, 49) und an Signalmasse gekoppelt ist, wobei dieser erste Kondensator (CI) abwechselnd auf das Potential des Signals am ersten Eingangsanschluß aufgeladen und an den ersten Eingang des Verstärkers (48, 49) sowie an den zweiten Eingangsanschluß angekoppelt wird, um so seine Ladung auf den ersten Rückkopplungskondensator (CF) während eines jeden Chopperzustandes des Verstärkers (48, 49) zu übertragen;
- einen zweiten Eingangskondensator (CI) mit einem ersten Anschluß, der selektiv an den ersten Eingangsanschluß und an den zweiten Eingangsanschluß gekoppelt ist, wobei dieser zweite Eingangskondensator einen zweiten Anschluß hat, der selektiv an den zweiten Eingang des Verstärkers (48, 49) und an Signalmasse angeschlossen ist, wobei dieser zweite Kondensator (CI) abwechselnd auf das Potential des Signals am zweiten Eingangsanschluß aufgeladen und an dem zweiten Eingang des Verstärkers (48, 49) sowie an den ersten Eingangsanschluß angeschlossen wird, um so seine Ladung auf den zweiten Rückkopplungskondensator (CF) während eines jeden Chopperzustandes des Verstärkers zu übertragen; und
- wobei der erste und der zweite Ausgang des Verstärkers (48, 49) mit einer Frequenz abgetastet werden, die kleiner oder ungefähr gleich der Zerhackungsfrequenz des Verstärkers ist.

3. Verwendung eines Schaltkondensator-Schaltkreises nach Anspruch 1 in einem analogen Filter mit einer Anzahl von hintereinandergeschalteten zeitdiskreten Integratorstufen, von denen wenigstens eine chopperstabilisiert ist.

4. Verwendung eines Schaltkondensator-Schaltkreises nach Anspruch 1 in einem Analog/Digital-Modulator mit einer Anzahl von hintereinandergeschalteten zeitdiskreten Integratoren, von denen wenigstens einer chopperstabilisiert ist.