DE4242801C2 - Hochspannungsschaltkreis - Google Patents

Description

Die vorliegende Erfindung betrifft einen Hochspannungsschaltkreis der im Oberbe­ griff des Patentanspruchs 1 genannten Art.

Ein solcher Hochspannungsschaltkreis ist aus der Druckschrift JP 2-116095 A be­ kannt. Bei diesem Hochspannungsschaltkreis erfolgt eine Trennung zwischen einer Puffereinrichtung und einer Hochspannungspumpeinrichtung durch zwei in Reihe geschaltete Transistoren. Beide Transistoren sind als Anreicherungstransistoren ausgeführt.

Ein weiterer konventioneller Hochspannungs-Schaltkreis, der in Fig. 6 dargestellt ist, weist ein NAND-Gate 10 zum Puffern von Ein­ gangssignalen auf, einen Transistor 12 des Verarmungstyps, bei welchem ein Kanal zwischen einer Ausgangsklemme des NAND- Gates 10 und einen ersten Knotenpunkt 11 geschaltet ist, um eine Quellenspannung von einer hohen Spannung abzutrennen, und eine Hochspannungs-Pumpschaltung 14, die zwischen den er­ sten Knotenpunkt 11 und eine Ausgangsklemme geschaltet ist, um in Reaktion auf die Eingangssignale entweder eine hohe Spannung oder eine Massespannung zu erzeugen. Die Hochspan­ nungs-Pumpschaltung 14 weist weiterhin einen ersten NMOS- Transistor 16 auf, der mit einem Kanal versehen ist, der zwi­ schen einer Hochspannungsversorgung V_PP und einem zweiten Knotenpunkt 22 geschaltet ist, und weiterhin ein an den er­ sten Knotenpunkt 11 angeschlossenes Gate aufweist, einen zwei­ ten NMOS-Transistor 18, der einen zwischen den ersten und zweiten Knotenpunkt 11 bzw. 22 geschalteten Kanal aufweist, sowie ein an den zweiten Knotenpunkt 22 angeschlossenes Gate, und einen dritten NMOS-Transistor 25, der ein an den zweiten Knotenpunkt 22 angeschlossenes Gate aufweist sowie einen Ka­ nal, dessen beide Klemmen miteinander verbunden sind.

Bei einem Schaltvorgang für eine hohe Spannung wird an die Eingangsklemme V_PP eine hohe Spannung angelegt, wird ein erster Eingang ΦD des NAND-Gates 10 in einem hohen Zustand gehalten, befindet sich ein Gate-Eingang ΦP des Verarmungs­ transistors 12 in einem niedrigen Zustand, und führt ein Ein­ gang Φ des NMOS-Transistors 25 periodische Schwingungen aus. Wenn ein zweiter Eingang des NAND-Gates 10 ein Signal mit ei­ nem hohen Pegel empfängt, befindet sich in diesem Fall der Ausgang des NAND-Gates 10 auf Massepegel, und daher ebenso der erste Knotenpunkt 11.

Wenn allerdings der zweite Eingang des NAND-Gates 10 ein Signal mit einem niedrigen Pegel empfängt, so befindet sich der Ausgang des NAND-Gates 10 auf einem hohen Pegel. Der Verarmungstransistor 12 wird eingeschaltet, so daß er den ersten Knotenpunkt 11 mit einer Spannung versorgt, die durch Subtraktion der Schwellenspannung des Transistors 12 von dem hohen Pegel des NAND-Gates 10 erhalten wird, wodurch die Hochspannungs-Pumpschaltung 14 getrieben wird. Weiterhin trennt der Verarmungstransistor 12 die Ausgangsspannung des NAND-Gates 10 von der hohen Spannung des ersten Knotenpunkts 11. In diesem Fall wird das Gate des Transistors 12 mit ei­ ner Massespannung versorgt. Falls an das Gate des Verarmungs­ transistors 12 eine Quellenspannung V_CC angelegt wird, so tritt ein Kurzschlußvorgang zwischen der Hochspannungsversor­ gung V_PP und der Quellenspannung V_CC auf, so daß keine hohe Spannung an der Ausgangsklemme erzeugt wird.

Bei einem Hochspannungs-Schaltvorgang tritt eine Zusammen­ bruchsspannung über dem Verarmungstransistor 12 auf, infolge eines elektrischen Feldes zwischen dem Gate und dem Drain des Verarmungstransistors 12, wenn die Ausgangsklemme auf ein hohes Potential angehoben wird, und das Gate des Verarmungs­ transistors 12 an Masse gelegt wird. Daher darf zur Verhinde­ rung dieser Schwierigkeit keine hohe Spannung oberhalb eines vorgegebenen Wertes an der Ausgangsklemme erzeugt werden.

Aufgabe der Erfindung ist es, einen robusteren Hochspannungsschaltkreis anzuge­ ben.

Diese Aufgabe wird durch den Hochspannungsschaltkreis gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.

Vorteilhaft an dem erfindungsgemäßen Hochspannungsschaltkreis ist, daß er keine zusätzliche Schaltungseinrichtung benötigt, die verhindert, daß an seinem Ausgang eine zu hohe Spannung anliegt. Somit reduziert der erfindungsgemäße Hochspan­ nungsschaltkreis die Größe der integrierten Halbleiterschaltung, die den Hochspan­ nungsschaltkreis enthält.

Im folgenden wird eine bevorzugte Ausführungsform der Erfindung unter Bezugnah­ me auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen:

Fig. 1 einen Graphen, welcher Zusammenbruchsspannungs­ eigenschaften von Anreicherungs- und Verarmungs- Transistoren gemäß der erfindungsgemäßen Schal­ tung im Vergleich zu denen konventioneller Schal­ tungen zeigt;

Fig. 2 schematische Schaltungen der Anreicherungs- und Verarmungs-Transistoren aus Fig. 1;

Fig. 3 ein schematisches Schaltbild einer Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung;

Fig. 4 eine Anordnung zur Erzeugung der erfindungsgemäßen Schaltung;

Fig. 5 eine Querschnittsansicht entlang der Linie A-A' von Fig. 4; und

Fig. 6 ein schematisches Schaltbild einer Schaltung nach dem Stand der Technik.

In Fig. 3 ist ein Hochspannungs-Schaltkreis einschließlich ei­ ner Umkehrschaltung 30 zum Puffern eines Eingangssteuersignals gezeigt, einer Hochspannungs-Pumpschaltung 40 zur Erzeugung einer hohen Spannung oder einer Massespannung in Reaktion auf Ausgangssignale von der Umkehrschaltung 30, und einer Unter­ brechungsschaltung 50, um elektrisch die Umkehrschaltung 30 von der Hochspannungs-Pumpschaltung 40 abzutrennen. In diesem Fall kann die Umkehrschaltung 30 durch ein NAND-Gate oder ein NOR-Gate ersetzt werden. Die Unterbrechungsschaltung 50 umfaßt einen Transistor 36 des Verarmungstyps und einen Transistor 34 des Anreicherungstyps.

Bei einem Hochspannungs-Schaltvorgang wird eine Eingangsklem­ me V_PP mit einer hohen Spannung versorgt, und ein Eingang führt periodische Schwingungen durch. Wenn der Steuereingang der Umkehrschaltung 30 auf einem hohen Potential liegt, so nehmen der erste, zweite und dritte Knotenpunkt 31, 32 bzw. 33 ein niedriges Potential an, so daß die Hochspannungs-Pump­ schaltung 40 nicht getrieben wird. Wenn allerdings das Ein­ gangssteuersignal der Umkehrschaltung 40 auf niedrigem Pegel liegt, so nimmt der erste Knotenpunkt 31 einen hohen Pegel an, und dann fällt der zweite Knotenpunkt 32 von einer Quel­ lenspannung V_CC auf eine Spannung V_CC-V_TE ab, die da­ durch erhalten wird, daß eine Schwellenspannung V_TE des An­ reicherungs-Transistors 34 von der Quellenspannung V_CC sub­ trahiert wird. Die Spannung V_CC-V_TE treibt die Hochspan­ nungs-Pumpschaltung 40 so, daß der Spannungspegel der Aus­ gangsklemme erhöht wird, also des dritten Knotenpunktes 33, auf eine hohe Spannung V_PP. Der dritte Knotenpunkt 33 und der Spannungsquellen-Knotenpunkt 31 werden elektrisch durch den Transistor 34 des Anreicherungstyps getrennt.

Wie aus Fig. 4 hervorgeht, werden ein Vorrichtungsbereich 60, eine Polysiliziumschicht 62 für ein Gate, welche sich in ei­ ner vorgegebenen Richtung über den Vorrichtungsbereich 60 er­ streckt, und ein verarmter Ionen-Implantierungsbereich 64, der einen Abschnitt der Polysiliziumschicht 62 in dem Vorrich­ tungsbereich 60 überlappt, in einem Halbleitersubstrat ausge­ bildet.

Der in Fig. 5 gezeigte Vorrichtungsbereich 60 wird durch eine Feldoxidschicht 70 begrenzt, und umfaßt eine Source 66 und einen Drain 68, die voneinander durch einen Kanalbereich ge­ trennt sind, sowie ein Gate 62 aus Polysilizium, welches über dem Kanalbereich ausgebildet ist. Der Transistor 36 des Ver­ armungsmodus und der Transistor 34 des Anreicherungsmodus wer­ den in dem Kanalbereich ausgebildet.

In Fig. 1 werden die Zusammenbruchsspannungseigenschaften von Anreicherungs- und Verarmungstransistoren gemäß der vorliegen­ den Erfindung mit denen konventioneller Schaltungen vergli­ chen. Die vertikale bzw. horizontale Achse stellt den Strom bzw. die Spannung zwischen einem Drain und einer Source dar. Eine durch die Bezugsziffer 71 bezeichnete Kurve repräsentiert eine charakteristische Kurve des Anreicherungs-NMOS-Transis­ tors 34, dessen Gate und Source mit einer Massespannung ver­ bunden sind, wie schematisch in Fig. 2 gezeigt. Eine durch die Bezugsziffer 73 bezeichnete Kurve repräsentiert eine charakte­ ristische Kurve eines Anreicherungs-NMOS-Transistors (Fig. 2) mit floatender Source, dessen Gate an die Sourcespannung an­ geschlossen ist, nach dem Stand der Technik. Die durch die Bezugsziffer 75 bezeichnete Kurve repräsentiert eine charak­ teristische Kurve eines Verarmungs-NMOS-Transistors (Fig. 2), dessen Gate an eine Massespannung und dessen Source an die Sourcespannung angeschlossen ist, nach dem Stand der Technik. Die durch eine Bezugsziffer 77 bezeichnete Kurve repräsentiert eine charakteristische Kurve eines Verarmungs-Transistors (Fig. 2) mit floatender Source, dessen Gate an die Source­ spannung angeschlossen ist, gemäß der vorliegenden Erfindung. Hieraus wird deutlich sichtbar, daß die höchste Transistor- Durchbruchsspannung mit der vorliegenden Erfindung erzielt wird.

Wie voranstehend erläutert verwendet der Schaltkreis gemäß der vorliegenden Erfindung eine Unterbrechungsschaltung zur Unterbrechung der hohen Spannung der Ausgangsklemme und der Ausgangsspannung der Pufferschaltung. Der Schaltkreis umfaßt Anreicherungs- und Verarmungs-Transistoren, die Kanäle auf­ weisen, die in Reihe geschaltet sind, und die Gates aufwei­ sen, die gemeinsam mit der Source-Spannung versorgt werden, wodurch an das Gate und den Drain der Transistoren angelegte elektrische Felder verringert werden, wenn die Ausgangsspan­ nung auf einen hohen Pegel angehoben wird. Dies führt dazu, daß die Durchbruchsspannung eines Transistors vergrößert wird, um so die gewünschte hohe Spannung an der Ausgangsklemme der Schaltung zur Verfügung zu stellen.

Da Anreicherungs- und Verarmungstransistoren gleichzeitig in einem Kanal ausgebildet werden, ist darüber hinaus der Layout- Bereich der integrierten Schaltung verringert, wodurch eine Halbleiter-Speichervorrichtung erhalten wird, die eine hohe Dichte aufweist. Daher wird ein Hochspannungs-Schaltkreis er­ halten, der eine maximale Hochspannung in einer integrierten Schaltung minimaler Größe aufweist.

Claims (6)

1. Hochspannungsschaltkreis mit:
einer Puffereinrichtung (10; 30) zum Abpuffern eines Eingangssignals;
eine Hochspannungspumpeinrichtung (14; 40) zum Erzeugen einer vorgege­ benen Spannung im Ansprechen auf ein Ausgangssignal der Puffereinrich­ tung; und
eine Unterbrechungseinrichtung (12; 50), die zwischen die Puffereinrichtung (10; 30) und die Hochspannungspumpeinrichtung (14; 40) geschaltet ist, um die Puffereinrichtung (10; 30) von der Hochspannungspumpeinrichtung (14; 40) zu trennen;
dadurch gekennzeichnet, daß
die Puffereinrichtung (10; 30) von der Hochspannungspumpeinrichtung (14; 40) getrennt wird, wenn das Ausgangssignal der Puffereinrichtung (10; 30) eine Quellenspannung (Vcc) und die vorgegebene Spannung der Hochspan­ nungspumpschaltung eine hohe Spannung ist, wobei die Unterbrechungsein­ richtung (12; 50) einen Anreicherungstransistor (34) und einen Verarmungs­ transistor (36) umfaßt, die in Reihe geschaltet sind.

2. Hochspannungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Puffereinrichtung ein Invertierer (30), ein NAND-Gatter oder ein NOR- Gatter ist.

3. Hochspannungsschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß der Anreicherungs- und der Verarmungstransistor (34, 36) benach­ barte Kanäle aufweisen, die unterhalb eines gemeinsamen Gates (62) gebil­ det sind.

4. Hochspannungsschaltkreis nach Anspruch 3, wobei der Kanal des Verar­ mungstransistors (36) ein n-dotierter (-) Kanalbereich und der Kanal des An­ reicherungstransistors (34) ein p-dotierter (+) Kanalbereich ist.

5. Hochspannungsschaltkreis nach einem der Ansprüche 1 bis 4, wobei die Gates des Anreicherungstransistors (34) und des Verarmungstransistors (36) zusammen an die Quellenspannung (Vcc) angeschlossen sind.

6. Hochspannungsschaltkreis nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß der Verarmungstransistor (36) der Unterbrechungseinrich­ tung (12; 50) mit einer Ausgangsklemme der Hochspannungspumpschaltung (14; 40) verbunden ist.