DE4311966C2

DE4311966C2 - Delta-Sigma-Modulator

Info

Publication number: DE4311966C2
Application number: DE4311966A
Authority: DE
Inventors: Eric J Swanson; Charles D Thompson
Original assignee: Crystal Semiconductor Corp
Current assignee: Crystal Semiconductor Corp
Priority date: 1992-04-17
Filing date: 1993-04-10
Publication date: 1996-10-02
Anticipated expiration: 2013-04-11
Also published as: US5528239A; GB9305109D0; JPH0621824A; GB2266204A; GB2266204B; DE4311966A1

Description

Die vorliegende Erfindung betrifft einen Delta-Sigma-Modulator, der ein analo ges Eingangssignal empfängt und ein digitales Ausgangssignal mit seriellen Da ten abgibt.

Delta-Sigma-Analog/Digital-Wandler bieten ein digitales Ausgangssignal mit ei nem hervorragenden Signal/Rausch-Verhältnis. Der typische Delta-Sigma-Ana log/Digital-Wandler weist einen Delta-Sigma-Modulator auf, der ein analoges Eingangssignal empfängt und ein abgetastetes Digitalsignal erzeugt, das durch ein Digitalfilter gefiltert wird. Ein Schleifenfilter innerhalb des Delta-Sigma-Mo dulators formt das Quantisierungsrauschen typischerweise in ein Signal mit Hochpaß-Charakteristik um, d. h., das Rauschen ist bei niedrigen Frequenzen sehr niedrig und bei hohen Frequenzen sehr hoch. Das Digitalfilter verfügt über Tiefpaßeigenschaften, um idealerweise den größten Teil des Quantisierungsrau schens bei hohen Frequenzen zu beseitigen.

Bei praktisch ausgeführten Delta-Sigma-Modulatoren müssen alle Betriebszu stände, die ein Einkoppeln einer nichtlinearen Funktion des Quantisierungsrau schens in den Analogeingang ergeben, sorgfältig vermieden werden. Solche Nichtlinearitäten können das Rauschverhalten im interessierenden Frequenzbe reich verschlechtern. Beispielsweise kann die Quantisierungsrausch-Komponente bei der Frequenz f_S/2-Δ dargestellt werden als:

g (kT) = acos [2π (f_S/2-Δ)kT] (1)

Eine quadratische Nichtlinearität führt zu:

g²(kT) = α²cos²[2π(f_S/2-Δ)kT] (2)

= α²{cos[2π(f_S-2Δ)kT] +1}/2 (3)

Da f_S = 1/T ist, ergibt sich:

g²(kT) = a²{cos[2πf_SkT-2π(2Δ)kT]+1}/2 (4)

= α²{cos[2πk-2π(2Δ)kT]+1}/2 (5)

= α²{1-cos [2π(2Δ)kT]}/2 (6)

Diese Gleichung enthält eine Komponente bei der Frequenz 2 Δ. Demzufolge be steht bei Nichtlinearitäten in einem Delta-Sigma-Modulator-System das Risiko, daß diese in der Nähe von f_S/2 hohe Amplituden annehmen und in das interes sierende Frequenzband, bei dem das Digitalfilter keine Dämpfung aufweist, ein gekoppelt werden.

Deshalb liegt es auf der Hand, daß ein Verfahren zur Übertragung der Ausgangs daten eines Delta-Sigma-Modulators, das die Einstreuung von Rauschen in das interessierende Frequenzband vermeidet, höchst wünschenswert wäre.

Aus dem Aufsatz "Delta-Sigma Converter having linear conversion transfer function independent of signal edge transition asymmetry of the coder" in: IBM Technical Disclosure Bulletin, Vol. 32 No. 6A, 1989, S. 391, 392, ist ein Delta-Sig ma-Analog/Digital-Wandler mit einem Delta-Sigma-Modulator bekannt, der ein analoges Eingangssignal empfängt und ein digitales Ausgangssignal mit seriellen Daten an ein Digitalfilter liefert, wobei das digitale Signal in Form eines rauschinvarianten Codes (z. B. RZ-Code) vorliegt.

Ausgehend von einem Delta-Sigma-Modulator der vorstehend beschriebenen Art liegt der Erfindung das technische Problem zugrunde, die Einstreuung von Rau schen in das interessierende Frequenzband des Modulators zu unterdrücken. Ge löst wird diese Aufgabe durch die kennzeichnenden Merkmale des ersten Patent anspruchs.

Der erfindungsgemäße Delta-Sigma-Modulator erzeugt ein digitales Ausgangs signal mit K digitalen Zuständen, die an N Ausgängen zur Verfügung stehen. Die gewünschte Reduzierung von Störsignalen wird dort erreicht, wo die Summe der Anzahl der N Ausgangsanschlüsse, welche ein Transientensignal mit erster Polarität erzeugen, mit der Anzahl der K digitalen Zustände übereinstimmt. Bei einer solchen Auslegung erscheinen alle Verzerrungen, die induktiv in die Ein gangs- bzw. Referenzspannung einstreuen, wiederkehrend mit der Abtastfre quenz, so daß diese Störsignale in leicht auszukalibrierende, digitale Offsets ab gebildet werden. Das bedeutet, daß i(t)-Transienten unabhängig vom Daten signal sind und durch einfache Offset-Korrektur entfernt werden können.

Vorteilhaft und zweckmäßige Weiterbildungen des erfindungsgemäßen Delta- Sigma-Modulators ergeben sich aus den Unteransprüchen.

Die Erfindung wird anhand der folgenden Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Ein-Bit/Zwei-Zustands- Delta-Sigma-Modulators;

Fig. 2 die Zeitverläufe bestimmter Signale, die in einer herkömmlichen Version des in Fig. 1 dargestell ten Delta-Sigma-Modulators erzeugt wurden;

Fig. 3 ein Schaltbild des in Fig. 1 dargestellten Inver ters 26;

Fig. 4 die Zeitverläufe bestimmter Signale, die in dem in Fig. 1 dargestellten Delta-Sigma-Modulator gemäß der vorliegenden Erfindung erzeugt wurden;

Fig. 5 ein Teilblockschaltbild des in Fig. 1 dargestellten Delta-Sigma-Modulators;

Fig. 6 ein Blockschaltbild eines Multiplex-Delta-Sigma- Analog/Digital-Systems;

Fig. 7 ein Blockschaltbild eines Multiplex-Delta-Sigma- Analog/Digital-Systems mit einem Multiplex-Daten bus;

Fig. 8 ein Blockschaltbild eines Multi-Bit/Multizustands- Delta-Sigma-Analog/Digital-Wandlers; und

Fig. 9 ein Teilschaltbild einer Version des in Fig. 8 darge stellten Delta-Sigma-Modulators.

Es wird darauf hingewiesen, daß zum Zwecke der Klarheit und an Stellen, wo es sinn voll erscheint, die Bezugszeichen in den Figuren wiederholt werden, um einander entsprechende Merkmale zu kennzeichnen.

In einem Delta-Sigma-Modulator kann das Muster der Übergänge des digitalen Aus gangssignals eine Quelle für nichtlineare Vorgänge sein, die unerwünschtes Rau schen in dem interessierenden Frequenzband im Modulator erzeugen können. In Fig. 1 ist ein Delta-Sigma-Analog/Digital-Wandler 10 dargestellt, bei dem ein analo ges Eingangssignal VIN in einen Delta-Sigma-Modulator 12 eingespeist wird, um ei nen abgetasteten Datenstrom für ein Digitalfilter 14 zu erzeugen. Das Digitalfilter 14 filtert als Tiefpaß die digitalen Daten, um ein gefiltertes serielles Ausgangsdaten signal DOUT zu erzeugen. Innerhalb des Delta-Sigma-Modulators 12 befindet sich eine Summenschaltung 18, die die Summe der analogen Eingangsspannung und des Ausgangssignals eines Digital/Analog-Wandlers (D/A) 20 bildet.

Das Ausgangssignal der Summenschaltung 18 wird in einen Integrator 22 einge speist, dessen Ausgangssignal in ein Schleifenfilter 23 eingespeist wird. Das Aus gangssignal des Schleifenfilters 23 wird in den Eingang eines Komparators 24 einge speist. Das Ausgangssignal des Komparators 24 ist ein Digitalsignal, das in den Ein gang eines Impulscodierers 25 und in den Eingang des Digital/Analog-Wandlers 20 eingespeist wird. Das Ausgangssignal des Impulscodierers 25 wird in den Eingang eines CMOS-Ausgangspuffers und -Inverters 26 (nachfolgend als Inverter 26 be zeichnet) eingespeist. Der Ausgang des Inverters 26 bildet das Ausgangssignal des Delta-Sigma-Modulators 12.

Fig. 2 zeigt eine Signalform von y(t), nämlich das Ausgangssignal des Kompara tor/Impulscodierers 25, wenn der Impulscodierer "nicht auf Null zurückkehrende" (NRZ) Daten erzeugt. Der CMOS-Wandler 26 ist schematisch in Fig. 3 dargestellt. Jedesmal, wenn der Inverter 26 die Last des Kondensator C_L hochzieht, entsteht auf der Spannungsversorgungsleitung ein Stromtransientenimpuls i(t). Diese Stromtran sienten sind ebenfalls in Fig. 2 dargestellt. Bei genauer Betrachtung von Fig. 2 er kennt man, daß die Transienten i(t) datenabhängig sind, außer zu einem Zeitpunkt, bei dem zwei aufeinanderfolgende logische EINSEN auftreten, wie z. B. bei dem Zeit punkt 8T. Da zum Zeitpunkt 8T keine Stromspitze auftritt, wird ein nichtlinearer Transientenstrom in die VDD-Leitung der Schaltung injiziert.

Der Impulscodierer 25 ist so ausgelegt, daß er eine Impulscodierung erzeugt, die für jeden Ausgangszustand unabhängig von dem vorausgegangenen Ausgangszu ständen ist. Ein derartige, von dem vorausgegangenen Ausgangszustand unabhän gige Codierung, eliminiert die nichtlinearen Stromtransienten, die von der Bedin gung aufeinanderfolgender EINSEN in den Ausgangsdaten herrühren. Ein Typ einer derartigen, vom vorausgegangenen Zustand unabhängigen Codierung, ist die "auf Null zurückkehrende" (RZ) Codierung. Fig. 4 ist ein Zeitablaufdiagramm von y(t), bei dem eine RZ-Codierung benutzt wird. Wie in Fig. 4 dargestellt, produzieren aufeinanderfolgende EINSEN im y(t)-Signal aufeinanderfolgende i(t)-Transienten auf der VDD-Leitung. Schaltungen für die Codierung von NRZ- und RZ-Daten sind im Fachgebiet gut bekannt und deshalb nicht in den Zeichnungen dargestellt.

Fig. 5 ist ein Teilschaltbild des Delta-Sigma-Modulators 12, das die Summenschal tung 18 und den Inverter 26 darstellt. Fig. 5 verdeutlicht, wie i(t)-Stromspitzen in den Analogeingang des Delta-Sigma-Modulators 12 einkoppeln können. Sobald sich i(t) ändert, ändert sich das von i(t) erzeugte Magnetfeld, und es wird eine Spannung nach Gleichung (7) in Serie zum Analogeingangssignal erzeugt:

v = M di/dt (7)

Obwohl das i(t)-Signal in Fig. 5 so dargestellt ist, als ob es nur in das Analogein gangssignal VIN eingekoppelt würde, kann das i(t)-Signal über denselben Mechanis mus auch in das im Delta-Sigma-Modulator verwendete Referenzspannungssignal eingekoppelt werden. Der Wert vom M wird durch solche Faktoren wie den Ab stand der i(t)-führenden Schleife zum Eingang, der räumlichen Lage der Schleife be zogen auf den Eingang, der Größe der i(t)-Schleife, der Anbringung von Masseflä chen und anderen Faktoren beeinflußt. Der Wert vom M kann aber nicht auf Null re duziert werden, und es entsteht zudem eine signifikante Einkopplung innerhalb des Verdrahtungsrahmens des Gehäuses der Integrierten Schaltung, speziell bei Delta- Sigma-Analog/Digital-Wandlern mit einem großen dynamischen Bereich. Die Erhal tung der Linearität der i(t)-Pfade ist demzufolge von beträchtlicher Bedeutung.

Fig. 6 ist ein Blockschaltbild eines Multiplex-Delta-Sigma-Analog/Digital-Wand lers. Vier Delta-Sigma-Modulatoren 30, 31, 32 und 33 liefern, wie in in Fig. 6 ge zeigt, digitale Daten auf den Datenbussen 34, 35, 36 bzw. 37 an ein einziges Digital filter 38. Die Delta-Sigma-Modulatoren 30 bis 33 ähneln dem in Fig. 1 dargestellten Delta-Sigma-Modulator 12. Das Digitalfilter 38 liefert auf der Leitung 40 ein Takt signal an die vier Modulatoren 30 bis 33, um die vier Modulatoren 30 bis 33 zu syn chronisieren. Die Datenausgangssignalbusse der Modulatoren werden im Zeitmulti plexverfahren auf das Digitalfilter 38 geschaltet; d. h. das Digitalfilter 38 tastet jeden Datenbus 34 bis 37 individuell zwischen jeder Abtastperiode ab. Das Multiplexfilter spart drei Digitalfilter in dem System ein. Die Datenbusse 34 bis 37 sind so darge stellt, als ob sie in der Breite aus n Leitungen oder Bits bestünden. Die Anzahl der Bits kann 1 oder größer sein. Der Fall bei dem n größer als 1 ist, wird nachfolgend in Verbindung mit den Fig. 8 und 9 diskutiert.

In einer ersten Ausführungsform solcher Systeme befinden sich die Modulatoren 30 bis 33 auf einem einzigen Chip in einem Gehäuse einer Integrierten Schaltung, wäh rend sich das Digitalfilter 38 in einem davon getrennten Gehäuse befindet. Da die in Fig. 3 dargestellten C_L-Lasten nicht nur die Verbindungen auf dem Chip, sondern auch die Verbindungen zwischen den Gehäusen der integrierten Schaltungen bein halten, können diese Lasten in der Größenordnung von 30 pF, anstelle von kleiner 1 pF für die Verbindungen innerhalb eines integrierten Schaltungschips, liegen. Als Folge davon, muß im allgemeinen die Abmessung der Transistoren innerhalb des In verters 26 vergrößert werden, was wiederum viel größere i(t)-Signale erzeugt. Wei terhin kann das Multiplexverfahren dazu führen, daß ein Modulator mit dem Betrieb eines anderen Modulators interferiert.

Fig. 7 zeigt eine Modifikation des in Fig. 6 dargestellten Multiplex-Modulators. In Fig. 7 wurden die vier getrennten Datenbusse auf einen Multiplexdatenbus 46 gekoppelt, und ein Synchronisationssignal 44 des Digitalfilters 38 wird zur Synchro nisation der vier Modulatoren benutzt. Die in Fig. 7 dargestellte Struktur des Multi plexdatenbusses ist sogar noch empfindlicher für Digital-Analog-Interferenzen, da die von einem Modulator erzeugten Signale direkt in die Ausgangssignale aller an deren Modulatoren eingekoppelt werden.

Fig. 8 ist ein Blockschaltbild eines Multibit/Multizustands-Delta-Sigma-Ana log/Digital-Wandlers 50, der einen Multibit/Multizustands-Delta-Sigma-Modulator und ein Multibit-Digitalfilter 54 enthält. Der Delta-Sigma-Modulator 52 ist derselbe wie der Delta-Sigma-Modulator 12 von Fig. 1, mit der Ausnahme, daß n Kompara toren 56 mit dem Ausgang des Schleifenfilters 24 verbunden sind. Jeder Komparator 56 vergleicht das Ausgangssignal des Schleifenfilters 24 mit einer unterschiedlichen Referenzspannung VR₀, VR₁, . . . VR_n, um n digitale Ausgangssignale zu erzeugen. Mit dem Ausgang eines jeden Komparators 56 verbunden ist ein Eingang zu einem Multibit-Digital/Analog-Wandler 58 und ein Eingang zu einem Multibit-Impulsco dierer 57, dessen korrespondierende Ausgänge mit den Invertern 26 verbunden sind. Die Ausgänge liefern die jeweiligen digitalen Signale b₀, b₁, . . . b_n. Die digita len Signale b₀ bis b_n werden in das Digitalfilter 54 eingespeist.

Fig. 9 ist ein Teilblockschaltbild einer Drei-Bit-Ausführung des in Fig. 8 gezeigten Delta-Sigma-Modulators. In Fig. 9 sind drei Inverter 26 dargestellt, die Eingangs signale , und empfangen, um Ausgangssignale b₀, b₁ bzw. b₂ zu erzeugen. Das durch diese Inverter erzeugte i(t)-Signal wird, wie in Fig. 8 dargestellt, in den Eingang der Summenschaltung 18 eingekoppelt.

Nachfolgend erfolgt eine Diskussion der Ausgangszustand-Codierung, bei der die RZ-Impulscodierung in dem System eingesetzt wird.

Wenn auch die Schaltung von Fig. 8 dazu verwendet wird, drei Ausgangssignal pegel und drei Rückkopplungssignalpegel zu erzeugen, so würden Delta-Sigma-Mo dulatoren nach dem Stand der Technik doch nur zwei Ausgänge, b₀ und b₁ einset zen, um die drei in der nachfolgenden Tabelle dargestellten Pegel zu erzeugen.

Rückkopplungs- und Ausgangssignalpegel
Ausgangssignalbits b₀ b₁
-1
0 1
0	0 0
1	1 0

Eine Prüfung der Tabelle zeigt, daß entweder nur ein Bit oder kein Bit umspringt. Die sich ergebenden i(t)-Signale sind eine nichtlineare Funktion des Rückkopplungs signals, - in diesem Falle eine Gleichrichtung.

Wenn jedoch für ein Delta-Sigma-Modulator-System mit drei Pegeln drei Ausgangs leitungen b₀, b₁ und b₂ gemäß nachfolgender Tabelle gewählt werden, dann werden die i(t)-Signale musterunabhängig:

Rückkopplungs- und Ausgangssignalpegel
Ausgangssignalbits b₀ b₁ b₂
-1
0 0 1
0	0 1 0
1	1 0 0

Wenn obige Tabelle zur Erzeugung der drei Logikzustände benutzt wird, dann gibt ein und nur ein Inverter bei jeder Abtastperiode einen Impuls ab, wobei ein parasi täres Einkoppeln von i(t) erzeugt wird, das unabhängig von Ausgangssignal des Mo dulators ist. Diese Codierungsart ist demzufolge rauschinvariant. Alle Fehler die in duktiv in die Eingangs- oder Referenzspannung eingekoppelt werden, treten wieder holt bei der Abtastfrequenz auf, und überlagern sich in digitale Offsets, die leicht auszukalibrieren sind.

Die nachfolgende Tabelle zeigt eine andere Auswahl der drei Ausgangszustände mit dieser Eigenschaft einer gleichen Anzahl von Übergängen.

Rückkopplungs- und Ausgangssignalpegel
Ausgangssignalbits b₀ b₁ b₂
-1
0 1 1
0	1 0 1
1	1 1 0

In der obigen Tabelle wechseln bei jeder Abtastperiode zwei der drei Ausgangszu stände.

Die rauschinvariante Codierung kann auch auf einen Delta-Sigma-Modulator mit zwei Zuständen angewandt werden, indem zwei Ausgangszustände b₀ und b₁ ge mäß nachfolgender Tabelle erzeugt werden:

Rückkopplungs- und Ausgangssignalpegel
Ausgangssignalbits b₀ b₁
0
0 1
1	1 0

Bei Verwendung einer RZ-Codierung unterstützt ein Treiberausgang jede Abtastpe riode, und i(t) ist unabhängig von den Ausgangsbits.

Wenn im allgemeinen die Summenanzahl logischer EINSEN für jeden Ausgangszu stand der Ausgangsbitleitungen gleich der Summenanzahl logischer EINSEN für je den anderen Ausgangszustand auf den Ausgangsbitleitungen ist, und, wenn eine RZ-Codierung eingesetzt wird, dann sind die i(t)-Transienten unabhängig von den Daten.

Die obigen Tabellen können für einen n-Bit-Modulator verallgemeinert werden. Ein n-Bit-Modulator-Ausgangswort kann 2ⁿ Ausgangszustände darstellen. Von diesen Zuständen ist die Anzahl der Zustände mit K aktiven Bits durch N_K gegeben, wobei gilt:

Beispielsweise ist in einem System mit vier Datenleitungen die Anzahl der Aus gangszustände, die zwei EINSEN enthalten, gegeben durch:

Demzufolge können vier Leitungen bis zu 6 Zustände bei Verwendung dieser rau chinvarianten Codierung codieren. Die nachfolgende Tabelle zeigt diese sechs Mu ster:

Rückkopplungs- und Ausgangssignalpegel
Ausgangssignalbits b₀ b₁ b₂ b₃
0
0 0 1 1
1	0 1 0 1
2	0 1 1 0
3	1 0 0 1
4	1 0 1 0
5	1 1 0 0

Informationen bezüglich Bereichüberschreitung- und Instabilität können ebenfalls Ausgangszuständen zugeordnet werden. Beispielsweise könnte die obige Tabelle die ersten vier Pegel (0 bis 3) als Datenzustände nutzen, und die letzten zwei Pegel (4 und 5) für die Codierung der Bereichüberschreitung- und Instabilität einsetzen. Da mit müssen sogar dann, wenn der Analogteil eines Modulators nicht richtig arbeitet, dessen digitale Ausgangssignalmuster nicht mit den anderen Delta-Sigma-Modula toren, die sich den gleichen synchron gemultiplexten Datenbus teilen, interferieren.

Desweiteren kann das Ausgangssignal des Digitalfilters ebenfalls mit diesem rau schinvarianten Code codiert werden.

Durch den Einsatz dieser rauschinvarianten Codierung wurden die i(t)-Transienten signale, die im allgemeinen nichtlineare Transienten erzeugen, die in das interessie rende Frequenzband eingekoppelt werden können, praktisch elimiert. Durch die Verwendung dieser rauschinvarianten Codierung wurde ein teilweise ineffizientes Codierungsverfahren angewandt, das aber für die Reduzierung der Interferenz zwi schen den digitalem Ausgangssignalen und eines Delta-Sigma-Modulators und sei nen analogen Eingangssignalen optimiert ist.

Claims

1. Delta-Sigma-Modulator, der ein analoges Eingangssignal empfängt und ein digita les Ausgangssignal mit seriellen Daten abgibt, dadurch gekennzeichnet, daß das digitale Ausgangssignal aus K digitalen Zuständen besteht, die bei einer Aus gangsstufe des Delta-Sigma-Modulators an N digitalen Ausgangsanschlüssen zur Verfügung stehen, wobei die Summe der Anzahl der N digitalen Ausgangsanschlüs se, die ein Transienten-Signal mit einer ersten Polarität erzeugen, für jeden der K di gitalen Zustände die gleiche ist.

2. Delta-Sigma-Modulator nach Anspruch 1, dadurch gekennzeichnet, daß K gleich 2 und N gleich 2 ist, und daß jeder der digitalen Zustände so kodiert ist, daß einer der digitalen Ausgangsanschlüsse einen ersten logischen Zustand und der an dere digitale Ausgangsanschluß einen zweiten logischen Zustand aufweist.

3. Delta-Sigma-Modulator nach Anspruch 1, dadurch gekennzeichnet, daß K gleich 3 und N gleich 3 ist, und daß die Summe der Anzahl der drei digitalen Aus gangsanschlüsse, die einen ersten logischen Zustand aufweisen, für jeden der drei digitalen Zustände gleich ist.

4. Delta-Sigma-Modulatorsystem, das mehrere Delta-Sigma-Modulatoren nach ei nem der Ansprüche 1 bis 3 umfaßt, dadurch gekennzeichnet, daß die digita len Ausgänge eines jeden der mehreren Delta-Sigma-Modulatoren im Zeitmultiplex verfahren gemeinsam auf mindestens eine digitale Datenleitung ausgegeben werden.