DE60309703T2

DE60309703T2 - Vorrichtung zur Erzeugung eines Takt-Signals mit Jitter und zum Erzeugen von Zufallsbits

Info

Publication number: DE60309703T2
Application number: DE60309703T
Authority: DE
Inventors: Dr. Raimondo Luzzi
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-09-04
Filing date: 2003-09-04
Publication date: 2007-10-11
Anticipated expiration: 2023-09-05
Also published as: EP1513061B1; EP1513061A1; US20050231294A1; DE60309703D1; US7193481B2

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zum Liefern eines Jitter-basierten Taktsignals und auf eine Vorrichtung zum Liefern eines Zufallbits, und insbesondere auf eine Vorrichtung zum Liefern eines Jitter-basierten Taktsignals und eine Vorrichtung zum Liefern eines Zufallbits, die eine Diode umfassen.
Das sich ausdehnende Gebiet der digitalen Kommunikation erfordert Lösungen zum Sichern von Daten, die gespeichert sind und zu und von einem digitalen Kommunikationssystem übertragen werden. Kryptographische Algorithmen, die eine qualitativ hochwertige Zufallszahlquelle erfordern, werden weit verbreitet in Kommunikationssystemen und insbesondere in Smart Cards verwendet. Zufallszahlen werden für geheime Schlüssel, Signaturen, Authentifizierungsprotokolle, Füllbytes oder Blindwerte verwendet. Typischerweise weist ein Smart-Card-Micro-Controller unter seinen Peripheriegeräten einen echten Zufallszahlgenerator auf. Selbst moderne Hauptplatinen oder PCs umfassen eine Sicherheitsvorrichtung, die einen Zufallszahlengenerator umfasst.
Gemäß dem Stand der Technik wird eine direkte Verstärkung einer Rauschquelle von einer nicht-deterministischen natürlichen Quelle, wie z. B. elektronisches Rauschen oder radioaktiver Zerfall, Jitter-basierte Oszillatorabtastung und zeitdiskrete chaotische Abbildungen zum Erzeugen eines Zufallsstroms weit verbreitet ausgenutzt. Solche Techniken werden häufig kombiniert, um ein Nah-Zufallsverhalten einer bestimmten Zufallsstromerzeugungstechnik zu verbessern.
Das Dokument „A high-speed oscillator-based truly random number generator", M. Bucci, L. Germani, R. Luzzi, A. Trifilet ti, M. Varanonuovo, IEEE Trans. Computers, Band 52, Nr. 4, Seiten 403–409, April 2003, beschreibt einen echten Zufallszahlgenerator, der die Jitter-basierte Oszillatortechnik nutzt, bei der ein Abtastoszillator mit einer verstärkten Rauschquelle versehen ist, um ein hohes Jitter-Zu-Mittelperiode-Verhältnis zu erreichen.
Das Dokument „A high-speed truly IC random number of source for Smart Card microcontrollers", M. Bucci, L. Germani, R. Luzzi, P. Tommasino, A. Trifiletti, M. Varanonuovo, Proc. 9th IEEE International Conf. On Electronics, Circuits and Systems (ICECS 2002), Seiten 239–242, Sept. 2002, präsentiert einen Entwurf eines äußerst schnellen, auf thermischem Rauschen basierten Mischsignal-Zufallszahlgenerator, der ein Nah-Zufallsverhalten für Taktfrequenzen von bis zu 80 MHz aufweist. Der vorgeschlagene Zufallszahlgenerator basiert auf einer Verstärkung von thermischem Rauschen von integrierten Widerständen. Das verstärkte Rauschen wird durch einen getakteten Komparator, dessen Ausgang in einen Zufallsbitstrom gebracht ist, mit einer Referenzspannung verglichen.
Die rauschbasierte Zufallszahlerzeugungstechnik ist die beliebteste Technik zum Erzeugen eines Zufallsstroms. Trotzdem verhindert der Mangel an einer angemessenen Abschirmung von Leistungsversorgungs- und Substrat-Signalen in einer Umgebung einer integrierten Schaltung die exklusive Verwendung dieses Verfahrens für kryptographische Systeme auf der Basis einer integrierten Schaltung. Veröffentlichte Zufallszahlgeneratorentwürfe, die Ringoszillatoren verwenden, berichten, dass typische Oszillatorjitterpegel nicht annähernd ausreichen, um statistische Zufälligkeit zu erzeugen. Folglich werden Pseudozufallstechniken hinzugefügt, um die Ausgabe weiter zu randomisieren. Das Gleiche gilt für zeitdiskrete Chaossysteme, die elektronisch implementiert werden können unter Verwendung von zeitdiskreten analogen Signalverarbeitungstechniken.
Daher schlägt das Dokument „A noise-based IC random number generator for applications in cryptography", C. S. Petrie, J. A. Connelly, IEEE Trans. Circuits and Systems I, Band 47, Nr. 5, Seiten 615–621, Mai 2000, eine Kombination von Direktverstärkung, Oszillatorabtastung und zeitdiskretem Chaos für ein Zufallszahlerzeugungssystem vor. Verstärktes thermisches Rauschen wird summiert in ein analog-digital-basiertes chaotisches System, das verwendet wird, um einen stromgesteuerten Oszillator zu treiben. Die stromgesteuerte Oszillatorausgabe wird bei einer niedrigeren benutzer-definierten Taktfrequenz unter Verwendung eines Daten-Flip-Flops zusammengesetzt. Aufgrund der Kombination von drei Techniken zum Erzeugen eines Zufallsstroms ist die Architektur sehr komplex.
Es ist die Aufgabe der vorliegenden Erfindung, eine kosteneffektive Vorrichtung mit geringen Flächen- und Leistungsanforderungen zum Liefern eines wahren deterministischen Jitterbasierten Taktsignals, und eine Vorrichtung zum Liefern eines Zufallsbits zu schaffen.
Diese Aufgabe wird durch eine Vorrichtung zum Liefern eines digitalen Taktsignals gemäß Anspruch 1 und eine Vorrichtung zum Liefern eines Zufallsbits gemäß Anspruch 7 gelöst.
Die vorliegende Erfindung schafft eine Vorrichtung zum Liefern eines Jitter-basierten Taktsignals, die folgende Merkmale umfasst:
eine in Rückwärtsrichtung vorgespannte Diode, wobei die Diode einen Leckstrom umfasst, der eine Rückwärtsspannung auf der Diode zeitabhängig von einem Schrotrauschen des Leckstroms verringert;
eine Einrichtung zum periodischen Erhöhen der Rückwärtsspannung der Diode auf einen Wert, der über einem Schaltwert liegt, und
eine Einrichtung zum Vergleichen der Rückwärtsspannung der Diode mit dem Schaltwert und zum Ausgeben eines Taktsignals abhängig von dem Vergleich.
Die vorliegende Erfindung schafft ferner eine Vorrichtung zum Liefern eines Zufallbits, die folgende Merkmale umfasst:
eine erste Vorrichtung zum Liefern eines ersten Jitterbasierten Taktsignals und eine zweite Vorrichtung zum Liefern eines zweiten Jitter-basierten Taktsignals; und
eine Einrichtung zum Vergleichen des ersten und des zweiten Taktsignals und zum Ausgeben eines Zufallbits abhängig von einem Ergebnis des Vergleichs.
Die vorliegende Erfindung basiert auf der Erkenntnis, dass ein Schrotrauschen eines Leckstroms einer in Rückwärtsrichtung vorgespannten Diode vorteilhaft zum Erzeugen eines Jitter-basierten Taktsignals verwendet werden kann.
Gemäß der erfindungsgemäßen Anordnung wird an die in Rückwärtsrichtung vorgespannte Diode ein Eingangssignal geliefert, das die Rückwärtsspannung der Diode periodisch erhöht. Aufgrund dieser Charakteristik erzeugt die Vorrichtung zum Liefern eines Jitter-basierten Taktsignals ein Jitter-basiertes Ausgangssignal von dem periodischen Eingangssignal.
Das Dokument „Analysis of temporal noise in CMOS photodiode active pixel sensor", H. Tian, B. Fowler, A. El Gamal, IEEE J. Solid-State Circuits, Band 36, Nr. 1, Seiten 92–101, Jan. 2001, präsentiert eine Analyse eines Photodioden-Schrotrauschens.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung werden zwei Vorrichtungen zum Liefern eines Jitterbasierten Taktsignals kombiniert zum Bereitstellen einer Vorrichtung zum Liefern eines Zufallbits. Ein wahrer Zufallsbitstrom wird erhalten durch Vergleichen der Jitter-basierten Taktsignalausgaben der ersten und der zweiten Vorrichtung zum Liefern eines Jitter-basierten Taktsignals, die basierend auf dem Vergleich ein Zufallsbit ausgeben.
Die erfindungsgemäße Anordnung bietet einen sehr geringen Leistungsverbrauch, geringe Flächenanforderungen in einer integrierten Schaltung und eine leichte Portabilität in unterschiedlichen Entwürfen, da keine analogen Schaltungen verwendet werden. Darüber hinaus wird ein symmetrisches Layout möglich für die Vorrichtung zum Liefern eines Zufallbits, wodurch eine Empfindlichkeit gegenüber deterministischen Störungen vermieden wird. Bei einem Ausführungsbeispiel, das eine Mehrzahl von Jitter-basierten Taktsignalen umfasst, verhindert der hohe Jitterpegel der Jitter-basierten Taktsignale eine Synchronisation der unterschiedlichen Jitter-basierten Taktsignale aufgrund der Leistungsversorgungs- und Substrat-Kopplungen.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden hierin nachfolgend unter Bezugnahme auf die angehängten Zeichnungen beschrieben.
1 zeigt eine schematische Ansicht einer Vorrichtung zum Liefern eines Jitter-basierten Taktsignals gemäß der vorliegenden Erfindung;
2 zeigt eine charakteristische Verringerung einer Rückwärtsspannung einer Vorrichtung zum Liefern eines Jitter-basierten Taktsignals gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
3 zeigt eine schematische Ansicht einer Vorrichtung zum Liefern eines Zufallbits gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
4 zeigt ein weiteres Ausführungsbeispiel einer Vorrichtung zum Liefern eines Zufallbits;
5 zeigt eine schematische Ansicht der Verringerung einer Rückwärtsspannung einer Vorrichtung zum Liefern eines Jitter-basierten Taktsignals; und
6 zeigt ein weiteres Ausführungsbeispiel einer Vorrichtung zum Liefern eines zusätzlichen Zufallbits.
1 zeigt eine Vorrichtung zum Liefern eines Jitterbasierten Taktsignals gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Die Vorrichtung zum Liefern eines Jitter-basierten Taktsignals umfasst eine in Rückwärtsrichtung vorgespannte Diode 1, eine Einrichtung 3 zum periodischen Erhöhen einer Rückwärtsspannung der Diode 1, und eine Einrichtung 5 zum Vergleichen der Rückwärtsspannung der Diode 1 mit einem Schaltwert, und zum Ausgeben eines Taktsignals abhängig von dem Vergleich.
Bei diesem Ausführungsbeispiel ist die Diode ein in Rückwärtsrichtung vorgespannter P-N-Übergang, wie ein n/n+-Widerstand diffundiert in das p-Typ-Substrat. Die Einrichtung 3 zum periodischen Erhöhen einer Rückwärtsspannung der Diode 1 ist ein Tristate-Puffer und die Einrichtung 5 zum Verglei chen einer Rückwärtsspannung der Diode 1 mit einer Schwellenwertspannung und zum Ausgeben eines Taktsignals abhängig von dem Vergleich ist ein CMOS-Inverter.
Die Verarmungsregion A_DIFF der Diode 1 umfasst einen Leckstrom oder Dunkelstrom I_DC 10 aufgrund der thermisch erzeugten Minoritätsträger. Ein Schrotrauschen I_DC(t) ist einem solchen Leckstrom 10 zugeordnet. Die Verarmungsregion der in Rückwärtsrichtung vorgespannten Diode 1 bietet eine Kapazität C_DIFF 12. Der Tristate-Puffer 3 lädt eine Rückwärtsspannung V_DIFF(t) 14 der Kapazität C_DIFF 12 durch Verbinden der Diode 1 mit einer Versorgungsspannung V_DD 30. Wenn der Tristate-Puffer 3 tristate-mäßig betrieben wird, entlädt sich die Kapazität C_DIFF 12 aufgrund des Stroms I_DC 10. Während der Entladungszeit wird das Schrotrauschen I_DC(t) des Stroms I_DC 10 integriert durch die Kapazität C_DIFF 12, und somit wird eine Varianz erhalten für die Rückwärtsspannung V_DIFF(t) 14, die eine Diffusionsspannung der Diode 1 darstellt. Der Inverter 5 ist mit der Verarmungsregion der Diode 1 verbunden, und vergleicht die Rückwärtsspannung V_DIFF(t) 14 mit einer Schwellenwertspannung VTH. Der Inverter 5 gibt ein Ausgangssignal 50 aus, das von der Zeit abhängt, die die Rückwärtsspannung V_DIFF(t) 14 benötigt, um sich von der Versorgungsspannung V_DD 30 zu der Schwellenwertspannung V_TH zu verringern. Somit hängt eine Schaltzeit des Ausgangssignals 50 von einer Zufallsvariable ab aufgrund des Schrotrauschens I_DC(t). Da der Tristate-Puffer 3 die Rückwärtsspannung V_DIFF(t) 14 periodisch erhöht, ist das Ausgangssignal 50 ein Jitter-basiertes Taktsignal 50.
2 zeigt charakteristische Verringerungen einer Diffusionsspannung V_DIFF(t) 214 in einer Vorrichtung zum Liefern eines Jitter-basierten Taktsignals, wie es in 1 gezeigt ist. Während der Zeitperiode 236 verringert sich die Diffusionsspannung V_DIFF(t) 214 aufgrund eines Leckstroms I_DC. Ferner zeigt 2 ein Jitter-basiertes Taktsignal 250, während dasselbe von der Vorrichtung zum Liefern eines Jitterbasierten Taktsignals ausgegeben wird.
Eine erste Charakteristik 214a zeigt eine idealisierte Verringerung der Diffusionsspannung V_DIFF(t) 214 von der Versorgungsspannung 230 aufgrund des Leckstroms I_DC, falls es kein Schrotrauschen I_DC(t) gibt. Wenn sich die Diffusionsspannung V_DIFF(t) 214 auf eine Schwellenwertspannung VTH 225 verringert, wird das Ausgangstaktsignal 250 geschaltet 254. Da ein realistischer Leckstrom I_DC einer Diode ein Schrotrauschen I_DC(t) umfasst, unterscheiden sich realistische Charakteristika 214b, 214c, 214d von der theoretischen Charakteristik 214a. Somit kann die Verringerung der Diffusionsspannung V_DIFF(t) 214 schneller sein (214c, 214d) oder langsamer (214b) als die theoretische Verringerung 214a. Daher verringert sich die Diffusionsspannung V_DIFF(t) 214 auf die Schwellenwertspannung VTH 252 nicht in einer festen Zeitperiode, sondern nach einer Zeitperiode, die eine Zufallsvariable umfasst. Somit hängt die Schaltzeit 254 des Ausgangstaktsignals 250 von der Zufallsvariable ab, die verantwortlich ist für den Jitter des Ausgangstaktsignals 250.
Gemäß einem weiteren Ausführungsbeispiel wird eine Varianz der Schaltzeit 254 genutzt, um ein Zufallsbit zu erzeugen. 3 zeigt eine schematische Ansicht einer Vorrichtung zum Liefern eines Zufallsbits basierend auf dem Jitter-basierten Ausgangstaktsignal einer Vorrichtung zum Liefern eines Jitter-basierten Taktsignals.
3 zeigt eine Vorrichtung zum Liefern eines Zufallsbits, die eine erste Vorrichtung 300a zum Liefern eines Jitterbasierten Taktsignals und eine zweite Vorrichtung 300b zum Liefern eines Jitter-basierten Taktsignals umfasst. Wie es in 1 beschrieben ist, umfasst jede Vorrichtung 300a, 300b eine in Rückwärtsrichtung vorgespannte Diode 301, einen Tristate- Puffer 303 und einen Inverter 305. Die Diode 301 umfasst einen Leckstrom I_DC 310. Eine Versorgungsspannung V_DD 330 wird an die Dioden 301 angelegt, während die Tristate-Puffer 303 in einem aktiven Zustand sind. Die Tristate-Puffer 303 schalten gemäß einem periodischen Rückwärtssignal 334. Jede Vorrichtung zum Liefern eines Jitter-basierten Taktsignals 300a, 300b gibt ein Jitter-basiertes Taktsignal 350a, 350b aus. Wie es in 2 beschrieben ist, umfasst jedes Jitter-basierte Taktsignal 350a, 350b eine Zufallsschaltcharakteristik. Somit variiert eine Schaltzeit der Jitter-basierten Taktsignale 350a, 300b um eine mittlere Schaltzeit.
Die beiden Jitter-basierten Taktsignale 350a, 300b werden als eine Eingabe in eine Abtastschaltung 360 genommen. Bei diesem Ausführungsbeispiel ist die Abtastschaltung 360 ein digitales Flip-Flop. Das erste Jitter-basierte Taktsignal 350a ist mit dem Dateneingang des digitalen Flip-Flops 360 verbunden und das zweite Jitter-basierte Taktsignal 350b ist mit dem Takteingang des digitalen Flip-Flop 360 verbunden. Somit wird das zweite Jitter-basierte Taktsignal 350b verwendet, um das erste Jitter-basierte Taktsignal 350a abzutasten. Das abgetastete erste Jitter-basierte Taktsignal 350a wird durch das digitale Flip-Flop 360 als ein Zufallsbit 362 ausgegeben.
Der Wert des Zufallsbits hängt von den Schaltzeiten der Jitter-basierten Taktsignale 350a, 300b ab. Um einen wahren Zufallsbitstrom 362 zu erzeugen, müssen die mittleren Schaltzeitwerte der Jitter-basierten Taktsignale 350a, 300b ausgerichtet werden. Obwohl die Vorrichtung zum Liefern eines Zufallsbits zwei nominal identische Vorrichtungen 300a, 300b zum Liefern eines Jitter-basierten Taktsignals umfasst, sind die beiden mittleren Schaltzeitwerte unterschiedlich, aufgrund von Anpassungsfehlern über den Diffusionsregionen, Treiberabschaltzeiten, Inverterschwellenwerten, Inverterkommunikationszeiten und Zwischenverbindungsverzögerungen. Bei dem in 3 gezeigten Ausführungsbeispiel ist die mittlere Schaltzeit der ersten Vorrichtung 300a kleiner als die mittlere Schaltzeit der zweiten Vorrichtung 300b, was zu einem unsymmetrischen Bitstrom des Zufallbits 362 führt.
Um die Zeitdifferenz 356 der Schaltzeiten der beiden Jitterbasierten Taktsignale 350a, 350b zu vermeiden, die einen unsymmetrischen Bitstrom der Zufallbits 362 verursacht, muss eine Ausrichtung der mittleren Schaltzeiten durch eine Rückkopplungsschleife gesteuert werden, wie es in dem Ausführungsbeispiel einer Vorrichtung zum Liefern eines Zufallbits in 4 gezeigt ist. Gemäß dem in 3 gezeigten Ausführungsbeispiel umfasst das in 4 gezeigte Ausführungsbeispiel eine erste Vorrichtung 400a und eine zweite Vorrichtung 400b zum Liefern eines Jitter-basierten Taktsignals, die durch eine Versorgungsspannung 430 versorgt werden, die durch ein Rücksetzsignal 434 gesteuert wird. Ein erstes und ein zweites Jitter-basiertes Taktsignal 450a, 450b werden durch die zwei Vorrichtungen 300a, 300b zum Liefern eines Jitter-basierten Taktsignals ausgegeben.
Die Jitter-basierten Taktsignale 450a, 450b sind nicht direkt mit einem Flip-Flop 460 verbunden, das ein Zufallsbit 462 ausgibt, sondern mit einer Einrichtung zum Ausrichten einer mittleren Schaltzeit des Jitter-basierten Taktsignals 450 mit einer mittleren Schaltzeit des zweiten Jitter-basierten Taktsignals 450b. Die Einrichtung zum Ausrichten umfasst eine Einrichtung zum Verzögern 470a, 470b der Jitter-basierten Taktsignale 450a, 450b und einen Zähler 472. Die erste Einrichtung zum Verzögern 470a ist mit dem ersten Jitter-basierten Taktsignal 450a verbunden und gibt ein erstes verzögertes Taktsignal 474a aus. Die zweite Einrichtung zum Verzögern 470b ist mit dem zweiten Jitter-basierten Taktsignal 450b verbunden und gibt ein zweites verzögertes Jitter-basiertes Taktsignal 474b aus. Die verzögerten Taktsignale 474a, 474b sind mit dem Flip-Flop 460 verbunden. Das Zufallsbit 462 wird durch das Flip-Flop 460 ausgegeben durch Abtasten des ersten verzögerten Taktsignals 474a durch das zweite verzögerte Taktsignal 474b. Der Zähler 472 ist ein Auf-/Ab-Zähler, der einen Zählwert aufwärts oder abwärts zählt, abhängig von dem Wert des Zufallbits 462. Daher nimmt der Zähler 472 das Zufallsbit 462 als eine Eingabe. Der Zähler 472 wird durch das zweite verzögerte Taktsignal 474b ausgelöst. Abhängig von dem Zählwert stellt 476 der Zähler 472 eine Verzögerungszeit der zweiten Einrichtung zum Verzögern 470b ein. Ferner wird das zweite verzögerte Taktsignal 474b verwendet, um das Rücksetzsignal 434 zu steuern, das den Zustand der Tristate-Puffer der Vorrichtung 300a, 300b zum Liefern eines Jitter-basierten Taktsignals steuert.
Somit wird eine Rückkopplungsschleife realisiert, um die mittleren Schaltzeiten des ersten und des zweiten Jitterbasierten Taktsignals 350a, 350b auszurichten. Das erste Jitter-basierte Taktsignal 450a wird durch die erste Einrichtung zum Verzögern 470a um eine Zeit ΔT₁ = (T₂ – T₁)/2 verzögert, während das zweite Jitter-basierte Taktsignal 450b durch die zweite Einrichtung zum Verzögern 470b um eine Zeitverzögerung ΔT₂ ε [T₁, T₂] verzögert wird. Die Zeitverzögerung ΔT₂ ist eine variable Verzögerung gemäß der eingestellten Ausgabe 476 des Zählers 472. Der Zähler 472 wird verwendet, um einen Mittelwert der Zufallbits 362 zu schätzen. Eine Präzision, die sehr viel kleiner ist als der verfügbare Jitter der Jitterbasierten Taktsignale 450a, 450b ist erforderlich, um die Verzögerung ΔT₂ einzustellen. Der exakte Wert der Verzögerung ΔT₂ wird von einem Vorspannungsfehler erhalten, der auf einem Mittelwert des Stroms des Zufallbits 362 toleriert werden kann.
Sobald ein Zufallsbit 462 erzeugt wurde, ausgelöst durch eine ansteigende Flanke des zweiten verzögerten Taktsignals 474b, ist ein neuer Rücksetzpuls auf dem Rücksetzsignal 434 erforderlich, um erneut die Diffusionskapazitäten der Dioden der ersten und der zweiten Vorrichtung 400a, 400b zum Liefern eines Jitter-basierten Taktsignals zu laden. Somit wird das zweite verzögerte Taktsignal 474b verwendet, um Rücksetzpulse auf dem Rücksetzsignal 434 auszulösen, und somit einen fortlaufenden Betrieb der Vorrichtung zum Liefern eines zufallbits zu erhalten.
Aufgrund der symmetrischen Anordnung der beiden Vorrichtungen 400a, 400b zum Liefern eines Jitter-basierten Taktsignals beeinträchtigen Gleichtaktstörungen die Zufallsbitausgabe 462 nicht, falls ein symmetrisches Layout für die Anordnung und insbesondere ein ineinandergreifendes Layout für die N+-Diffusionen verwendet wird.
Ein weiterer Vorteil der Rückkopplungsschleife ist eine Kompensation der Leckstromwerte, die eine Schwankung über Prozess und Temperatur umfassen.
5 zeigt eine schematische Charakteristik der Diffusionsspannung V_DIFF(t) 514 über eine Zeitperiode 536, wie es in 2 gezeigt ist. 5 stellt einen Jitter um eine mittlere Schaltzeit eines Jitter-basierten Taktsignals einer Vorrichtung zum Liefern eines Jitter-basierten Taktsignals dar. Die Schaltzeit entspricht einer mittleren Integrationszeit, die die Zeit ist, die die Diffusionsspannung V_DIFF(t) 514 benötigt, um sich von der Versorgungsspannung V_DD hinunter zu der Schwellenwertspannung V_TH zu verringern.
Eine Datenrate des Zufallbitstroms, erzeugt durch eine Vorrichtung zum Liefern eines Zufallbits, ist durch eine mittlere Integrationszeit festgelegt:
Da sowohl der Leckstrom I_DC als auch die Kapazität C_DIFF der Verarmungsregion direkt proportional sind zu einem Diffusionsbereich A_DIFF, der die Grenze des p/n-Substrats definiert, ist die Spannungsdifferenz V_DD – V_TH der einzige Parameter, der verwendet werden kann, um die Datenrate des Zufallbitstroms zu ändern.
Für die Varianz der Diffusionsspannung V_DIFF(t) 514 an dem Ende der Integrationszeit gilt:
wobei q = 1,6 × 10–19 C die Elektronenladung ist.
Wie es in 5 gezeigt ist, hat die Integrationszeit eine nicht-symmetrische Wahrscheinlichkeitsverteilung und es gilt:
Da σ_DIFF << VDD – V_TH ist, folgt jedoch
wobei
Aus den Gleichungen (1), (3) und (7) folgt:
Bei dem vorliegenden Ausführungsbeispiel ist die Leistungsversorgung V_DD 1,2V, der Inverterschwellenwert V_TH ist 0,8 V, der Diffusionsbereich A_DIFF ist 100 μm2, die Verarmungskapazität C_DIFF ist 0,84 fF/μm2, und der Leckstrom I_DC ist 0,4 pA/μm2.
Unter Verwendung der oben erwähnten Werte gilt:
jitter = 5,5 μs
und eine Datenrate von etwa 1,2 kb/s
wird erwartet.
Falls die erhaltene Datenrate der Vorrichtung zum Liefern eines Zufallsbits für eine Zielanwendung zu niedrig ist, kann der hohe Jitterpegel auf den verzögerten Taktsignalen des in 4 gezeigten Ausführungsbeispiels genutzt werden, um zufällige Zufallsbits für jeden Zyklus zu erzeugen.
Eine solche Anwendung zum Erzeugen von zufälligeren Bits ist in 6 gezeigt. Die Anordnung kann parallel zu dem in 4 gezeigten Flip-Flop angeordnet werden. Die Anordnung umfasst ein XOR-Gatter 660, einen Zähler 664 und ein Ausgaberegister 665 zum Ausgeben zusätzlicher Zufallsbits 666. Das XOR-Gatter 660 ist mit einem ersten und einem zweiten verzögerten Taktsignal 674a, 674b, verbunden. Die verzögerten Taktsignale 674a, 674b, die in das XOR-Gatter 660 eingegeben werden, werden durch die Einrichtung zum Verzögern ausgegeben, wie es in 4 ersichtlich ist.
Ein verglichenes Signal 677 ist das Ergebnis der XOR-Kombination der beiden verzögerten Taktsignale 674a, 674b. Ein resultierender Puls 677' hängt von den Schaltzeiten der verzögerten Taktsignale 674a, 674b ab, und hat daher eine Zufallsdauer. Die Zufallsdauer wird quantifiziert durch den Zähler 664, der einen Takteingang 678 umfasst, auf dem ein Takt geliefert wird. Der Zähler 664 zählt die Anzahl von Taktzyklen, in denen das verglichene Signal 677 aktiv ist. Ausgelöst durch einen aktiven Wert des verglichenen Signals 677 gibt das Ausgangsregister 665 das zusätzliche Zufallsbit 666 aus. Der Wert des Zufallsbits 666 hängt von dem Wert des Zählers 664 ab.
Obwohl die vorliegende Erfindung oben unter Bezugnahme auf Tristate-Puffer, p/n-Dioden und Inverter beschrieben wurde, ist außerdem klar, dass die vorliegende Erfindung nicht durch die gezeigten Ausführungsbeispiele begrenzt ist. Anstatt eines Tristate-Puffers kann jede Einrichtung zum periodischen Laden der Kapazität der Diode verwendet werden. Anstatt des Inverters kann jede Einrichtung verwendet werden, die die Diffusionsspannung der Diode mit einer Schwellenwertspannung vergleicht und ein Signal liefert, das entsprechend schaltet. Darüber hinaus kann statt des digitalen Flip-Flops und des XOR-Gatters jede Einrichtung verwendet werden, die ein Ausgangsbit liefert, abhängig von einem Vergleich zwischen zwei Jitter-basierten Takteingangssignalen.

1: Diode
3: Tristate-Puffer
5: Inverter
10: Leckstrom
12: Kapazität der Verarmungsregion
14: Diffusionsspannung
30: Versorgungsspannung
32: Signal zum Steuern des Tristate-Puffers
50: Jitter-basiertes Taktsignal
214: Diffusionsspannung
230: Versorgungsspannung
236: Tristate-Zeitperiode
250: Jitter-basiertes Taktsignal
252: Schwellenwertspannung
254: Schaltzeit
214a: erste Charakteristik
214b, 214c, 214d: zweite, dritte, vierte Charakteristik
300a: erste Vorrichtung zum Liefern eines Jitter-basierten Taktsignals
300: zweite Vorrichtung zum Liefern eines Jitter-basierten Taktsignals
301: Dioden
303: Tristate-Puffer
305: Inverter
310: Leckströme
330: Versorgungsspannung
334: Rücksetzsignal
350a, 350b: Jitter-basierte Taktsignale
346: Zeitdifferenz der Schaltzeit
360: Daten-Flip-Flop
362: Zufallsbit
400a: erste Vorrichtung zum Liefern eines Jitter-basierten Taktsignals
400b: zweite Vorrichtung zum Liefern eines Jitter-basierten Taktsignals
430: Versorgungsspannung
434: Rücksetzsignal
450a: erstes Jitter-basiertes Taktsignal
450b: zweites Jitter-basiertes Taktsignal
460: Daten-Flip-Flop
462: Zufallsbit
470a: erste Einrichtung zum Verzögern
470b: zweite Einrichtung zum Verzögern
472: Zähler
474a: erstes verzögertes Taktsignal
474b: zweites verzögertes Taktsignal
476: Einstellen der zweiten verzögerten Zeit
514: Diffusionsspannung
536: Zeitperiode
660: XOR-Gatter
664: Zähler
665: Ausgangsregister
666: zusätzliches Zufallsbit
674a, 674b: verzögerte Taktsignale
677: verglichene Signale
678: Takt

Claims

Vorrichtung zum Liefern eines Jitter-basierten Taktsignals (50; 250), die folgende Merkmale umfasst: eine in Rückwärtsrichtung vorgespannte Diode (1), wobei die Diode einen Leckstrom (10) umfasst, der eine Rückwärtsspannung (14) auf der Diode zeitabhängig von einem Schrotrauschen des Leckstroms verringert; eine Einrichtung (3) zum periodischen Erhöhen der Rückwärtsspannung der Diode auf eine Spannung (30; 230), die über einem Schaltwert (252) liegt; und eine Einrichtung (5) zum Vergleichen der Rückwärtsspannung der Diode mit dem Schaltwert und zum Ausgeben eines Jitter-basierten Taktsignals abhängig von dem Vergleich.
Vorrichtung zum Liefern eines Jitter-basierten Taktsignals gemäß Anspruch 1, bei der die Einrichtung (3) zum periodischen Erhöhen der Rückwärtsspannung ein Eingangstaktsignal (32) an die Diode (1) liefert, wobei das Eingangstaktsignal einen aktiven Zustand und einen Tristate-Zustand umfasst, wobei der aktive Zustand eine Versorgungsspannung (30; 230) mit einem Versorgungsspannungswert liefert, der über dem Schaltwert (252) liegt, und wobei der aktive Zustand periodisch unterbrochen wird durch den Tristate-Zustand für eine Entladungszeitperiode (236), bei der sich die Rückwärtsspannung (14; 214) der Diode von dem Versorgungsspannungswert auf unter den Schaltwert verringert.
Vorrichtung zum Liefern eines Jitter-basierten Taktsignals gemäß einem der Ansprüche 1 oder 2, bei dem die Einrichtung zum periodischen Erhöhen der Rückwärtsspannung mit dem ausgegebenen Taktsignal verbunden ist, und die Periode, bei der die Rückwärtsspannung erhöht ist, von dem ausgegebenen Taktsignal abhängt.
Vorrichtung zum Liefern eines Jitter-basierten Taktsignals gemäß einem der Ansprüche 1 bis 3, bei der die Einrichtung (3) zum periodischen Erhöhen der Rückwärtsspannung der Diode ein Tristate-Puffer ist.
Vorrichtung zum Liefern eines Jitter-basierten Taktsignals gemäß einem der Ansprüche 1 bis 4, bei dem die in Rückwärtsrichtung vorgespannte Diode (1) ein in Rückwärtsrichtung vorgespannter P-N-Übergang ist.
Vorrichtung zum Liefern eines Jitter-basierten Taktsignals gemäß einem der Ansprüche 1 bis 5, bei der die Einrichtung (5) zum Vergleichen der Rückwärtsspannung mit dem Schaltwert und zum Ausgeben eines Jitter-basierten Taktsignals ein Inverter ist, der mit der Diode verbunden ist.
Vorrichtung zum Liefern eines Zufallsbits, die folgende Merkmale umfasst: eine erste Vorrichtung (300a; 400a) zum Liefern eines ersten Jitter-basierten Taktsignals (350a; 450a) gemäß einem der Ansprüche 1 bis 6, und eine zweite Vorrichtung (300b, 400b) zum Liefern eines zweiten Jitter-basierten Taktsignals (350b; 450b) gemäß einem der Ansprüche 1 bis 6; und eine Einrichtung (360; 460; 660) zum Vergleichen des ersten und des zweiten Taktsignals, und zum Ausgeben eines Zufallsbits (362, 462) abhängig von einem Ergebnis des Vergleichs.
Vorrichtung zum Liefern eines Zufallsbits gemäß Anspruch 7, die eine Einrichtung (470a, 470b, 472) umfasst zum Ausrichten einer mittleren Schaltzeit des ersten Jitterbasierten Taktsignals (450a) mit einer mittleren Schaltzeit des zweiten Jitter-basierten Taktsignals (450b) und zum Liefern eines ersten (474a) und eines zweiten (474b) verzögerten Jitter-basierten Taktsignals an die Einrichtung (460) zum Vergleichen.
Vorrichtung zum Liefern eines Zufallsbits gemäß einem der Ansprüche 7 oder 8, bei der die Einrichtung (360; 460) zum Vergleichen und zum Ausgeben ein D-Flip-Flop ist.
Vorrichtung zum Liefern eines Zufallsbits gemäß einem der Ansprüche 7 bis 9, bei der die Einrichtung (660) zum Vergleichen ferner ein XOR-Gatter umfasst, und wobei ein zusätzliches Zufallsbit (666) vorgesehen ist, abhängig von einer Zeitverzögerung (677') zwischen Flanken des ersten (674a) und des zweiten (674b) Jitter-basierten Taktsignals.