DE60311982T2 - Hertsellungsverfahren einer elektronischen vorrichtung in einem hohlraum mit einer bedeckung - Google Patents
Hertsellungsverfahren einer elektronischen vorrichtung in einem hohlraum mit einer bedeckung Download PDFInfo
- Publication number
- DE60311982T2 DE60311982T2 DE60311982T DE60311982T DE60311982T2 DE 60311982 T2 DE60311982 T2 DE 60311982T2 DE 60311982 T DE60311982 T DE 60311982T DE 60311982 T DE60311982 T DE 60311982T DE 60311982 T2 DE60311982 T2 DE 60311982T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- substrate
- film
- cavity
- structured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders or supports
- H03H9/10—Mounting in enclosures
- H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
- H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/688—Flexible insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
- H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Micromachines (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer elektronischen Anordnung mit einem Substrat mit einer Metallisierungsseite, auf welcher sich ein elektrisches Element in einem Hohlraum befindet, der durch das Substrat und eine Bedeckung begrenzt ist, wonach:
- – eine Folie vorgesehen wird,
- – die Folie auf der Metallisierungsseite des Substrats aufgebracht und dabei der Hohlraum gebildet wird, wobei ein Teil der Folie die Bedeckung bildet, und
- – die Bedeckung an dem Substrat befestigt wird.
- Die Erfindung bezieht sich ebenfalls auf eine elektronische Anordnung mit einem Substrat mit einer Metallisierungsseite, auf welcher sich ein elektrisches Element in einem Hohlraum befindet, der durch das Substrat und eine Bedeckung begrenzt ist.
- Ein Verfahren dieser Art ist aus EP-A-0 939 485 bekannt. Die bekannte Anordnung weist insbesondere ein Oberflächenwellenfilter als elektrisches Element auf. Der Hohlraum ist von dem Substrat, einem Polyimid-Spacer (Abstandshalter) und einer Polyimidfolie als Bedeckung umgeben. Der Spacer weist eine Dicke von etwa 5 μm auf und hat eine Bohrung an der Stelle des Hohlraums. Die Polyimidfolie besitzt eine Dicke von etwa 20 μm. Die Folie wird durch Beschichten des Spacers mit den lichtempfindlichen Trockenschichten an dem Spacer befestigt. Sodann werden durch Photolithographie in der Folie und dem Spacer Durchkontaktierungen vorgesehen, welche sich neben dem Hohlraum befinden.
- EP-A-0 828 346 schlägt ein Wafer Level Package vor, bei welchem ein Hohlraum auf einem Bauelementsubstrat durch eine Bedeckung verschlossen ist. Dieses Package wird dadurch hergestellt, dass eine isolierende Deckelschicht so strukturiert wird, dass mehrere Abdeckhohlräume ausgebildet werden. Sodann wird die Deckelschicht auf das Bauelementsubstrat gebondet, um den verschlossenen Hohlraum zu erzeugen. Danach wird ein Teil der Deckelschicht entfernt.
- US-A-S 738 797 schlägt eine Mehrschichtschaltungsstruktur und die Herstellung derselben vor. In einem Elektroplattierungsverfahren wird eine Basisplatte mit Leitern auf beiden Seiten der Basisplatte versehen. Die Basisplatte wird geringfügig so geätzt, dass ein unterätzter Bereich hinter den Leitern ausgebildet wird. Danach wird die Basisplatte so gemoldet, dass Isolationsmaterial auf einer Seite derselben und in den unterätzten Bereichen vorgesehen ist. Falls erwünscht, kann die Basisplatte dann zum Teil oder vollständig entfernt werden, um die Leiter freizulegen.
-
US 6 140 144 offenbart zum Beispiel in seiner6 ein Package eines Sensors, wie z.B. eines MEMS-Elements. Das Package weist ein Substrat auf, welches auf seiner ersten Seite mit Unterfüllungsmaterial auf das Substrat des Sensors gebondet ist. Ein Teil des Substrats wird von seiner ersten Seite entfernt. Dadurch entsteht eine scharfe Kante, welche so wirkt, dass sie den Fluss des Unterfüllungsmaterials begrenzt. Diese Begrenzungsmittel stellen sicher, dass die Unterfüllung den Sensor nicht bedeckt. - Ein Nachteil des bekannten Verfahrens ist, dass auf das Substrat zwei Folien aufzubringen sind, um den Hohlraum auszubilden. Ebenfalls kann es der Fall sein, dass der Spacer bis nach seiner Verwendung nicht strukturiert wird; der Nachteil hiervon ist jedoch, dass die Schicht des Spacers das elektrische Element bedeckt, was oftmals unerwünscht ist.
- Infolgedessen liegt der Erfindung als Aufgabe zugrunde, ein Verfahren der eingangs erwähnten Art vorzusehen, bei welchem nicht mehr als ein einziger Montageschritt zur Ausbildung des Hohlraums erforderlich ist und das elektrische Element während der Herstellung dennoch nicht von einer Schicht bedeckt wird.
- Diese Aufgabe wird durch die Verfahren nach den Ansprüchen 1 und 3 erfüllt.
- Bei dem Verfahren gemäß der Erfindung wird die Folie an einem hervorstehenden Teil des Substrats befestigt, indem ein Zwischenraum um das Substrat mit Isoliermaterial gefüllt wird. Somit wird durch Ausführen eines einzigen Montageschritts, auf welchen das Einbringen von Isoliermaterial folgt, ein Package vorgesehen.
- Der hervorstehende Teil des Substrats ist zum Beispiel eine Metallisierung. Auf der anderen Seite kann er durch einen Stapel aus einer Metallisierung und isolierenden Hilfsschichten dargestellt sein. Ebenfalls kann es sein, dass der Hohlraum zum Teil in dem Substrat vorgesehen ist. Es besteht die Möglichkeit, dass für den hervorstehenden Teil eine ringförmige Metall- oder Lötkugel verwendet wird. Die elektrische Verbindung des elektrischen Elements mit anderen Teilen der Anordnung oder mit externen Kontakten der sich ergebenden Anordnung erfolgt über die Metallisierung oder das Substrat. Zusätzlich zu der strukturierten Schicht kann danach eine Adhäsionsverstärkungsschicht angeordnet werden. Bei dieser kann es sich um eine monomolekulare oder eine Klebschicht handeln. Diese haftfeste Verstärkungsschicht könnte ebenfalls auf die hervorstehenden Teile aufgebracht werden, wofür jedoch eine strukturierte Verwendung erforderlich ist, welche weitere zusätzliche Schritte notwendig macht.
- Das elektrische Element der Anordnung gemäß der Erfindung kann variieren. Beispiele sind unter anderem Volumen- und Oberflächenwellenfilter (BAW, SAW), Kondensatoren, MEMS-(Mikroelektromechanisches System) Elemente, wie z.B. Schalter und abstimmbare Kondensatoren, Speicherelemente mit abweichenden, feuchtigkeitsempfindlichen Materialien, wie z.B. der Magnet-Direktzugriffspeicher (MRAM). Die Ausführung mit MEMS-Elementen ist äußerst vorteilhaft, da während der Ausbildung einer Bedeckung keine Schicht auf dem Element aufgebracht werden muss. Selbstverständlich können in einem Hohlraum verschiedene Elemente vorhanden sein.
- Als Substrat kann unter anderem eine Schicht aus Kunststoff, Keramik, Glas oder Halbleitermaterial verwendet werden. Es ist dann nicht unmöglich und in vielen Fällen sogar von Vorteil, dass das Substrat Leiter und Elemente umfasst, welche in dem gleichen Schaltkreis wie das elektrische Element enthalten sind. Als Beispiel weist das Substrat einen voll integrierten Schaltkreis mit einer geeigneten Passivierungsschicht als oberste Schicht auf.
- Es sind sehr viele Materialien als Isoliermaterial geeignet, vorausgesetzt, dass diese als Flüssigkeit verwendet werden können. Man kann hierbei an Polymere, wie z.B. epoxidartige Materialien, Polyacrylate, Polyimide, aber auch keramische Materialien, wie z.B. Silicium, Aluminiumoxid, und verwandte Materialien, welche durch Sol-Gel-Behandlung aufgebracht werden, sowie organische Materialien, wie z.B. Benzocyclobuthen, denken. Es ist äußerst vorteilhaft, ein thermisch stabiles Material aufzubringen, da die Folie nicht notwendigerweise transparent ist. Wenn neben dem Hohlraum viele vertikale Zusammenschaltungen vorgesehen sind, ist es vorzuziehen, ein Material mit einer geringen Dielektrizitätskonstanten, wie z.B. ein Alkyl-substituiertes Silicium HSQ, Benzocyclobuthen, SiLk, aufzubringen.
- In einem vorteilhaften Ausführungsbeispiel der Erfindung ist eine strukturierte Unterschicht in der Folie zwischen der strukturierten Schicht und der Opferschicht vorgesehen, wobei die strukturierte Schicht und die Unterschicht eine erste und eine zweite Struktur aufweisen, welche sich gegenseitig durch eine Vertiefung unterscheiden, die einen größeren Durchmesser in der Ebene der Unterschicht als in der Ebene der strukturierten Schicht aufweist; dank dieser Folie wird die strukturierte Schicht in das Isoliermaterial ein gebettet, wenn dieses aufgebracht wird. Bei Aufbringen des Isoliermaterials wird nicht nur der Zwischenraum um den Hohlraum, sondern ebenfalls die Vertiefung/Vertiefungen zwischen den Strukturen der strukturierten Schicht und der Unterschicht gefüllt. Da der Durchmesser der Vertiefung in der Ebene der Unterschicht diesen in der Ebene der strukturierten Schicht überschreitet, steht das Isoliermaterial auf verschiedenen Seiten von der strukturierten Schicht, d.h. über dieser, unter dieser und neben dieser, hervor. Hierdurch entwickelt sich eine mechanische Einbettung, welche für die Robustheit des Hohlraums von Vorteil ist.
- In einem vorteilhaften Ausführungsbeispiel des Verfahrens wird die Opferschicht entfernt, nachdem die Folie befestigt wurde. Die Opferschicht, welche zum Beispiel Aluminium oder andernfalls eine organische Schicht oder ein Polymer enthält, kann in der Tat als eine Schutzschicht dienen. Löcher können ebenfalls in der Opferschicht auf photolithographische Weise ausgebildet werden; diese Löcher können mit elektrisch leitendem Material gefüllt werden. Das Entfernen ist jedoch insofern von Vorteil, als es nicht erforderlich ist, die gewünschten, funktionalen Eigenschaften der Schichten im Auge behalten zu müssen, wenn die Opferschicht ausgewählt wird. Außerdem ist es dann einfacher, zusätzliche Schichten auf die Bedeckung des Hohlraums aufzubringen. Ein Entfernen erfolgt zum Beispiel durch Ätzen, Polieren und/oder Ablösen. Die Dicke der strukturierten Schicht beträgt zum Beispiel 1 bis 30 μm, vorzugsweise 5 bis 15 μm, und die Dicke der Opferschicht zum Beispiel 25 bis 75 μm.
- Es ist von Vorteil, wenn die Unterschicht im Wesentlichen gemäß der gleichen Maske wie die strukturierte Schicht strukturiert ist. Der Unterschied ist jedoch, dass in einer Ebene parallel zu der ersten Seite die Strukturen in der Unterschicht einen kleineren Durchmesser als entsprechende Strukturen in der strukturierten Schicht aufweisen. Insbesondere ist es von Vorteil, wenn die strukturierte Schicht als eine Ätzmaske für die Unterschicht dient und eine nasschemische Ätzung unter Entstehung einer Unterätzung stattfindet.
- Die Unterschicht kann Teil der Opferschicht sein. Alternativ kann die Unterschicht andere Materialien enthalten. Ist die Unterschicht Teil der Opferschicht, wird der kleine Durchmesser der Unterschicht durch eine Ätzbehandlung in einem Ätzmittel erhalten, welches relativ zu dem Material der strukturierten Schicht selektiv ist.
- Weiterhin ist es von Vorteil, wenn die strukturierte Schicht ein Metall enthält. Es ist vorteilhaft, wenn die Bedeckung aus Metall hergestellt wird, da hierdurch eine gute Abdichtung des Hohlraums sichergestellt wird. Darüber hinaus schirmt eine Metallschicht das elektrische Element gegen elektromagnetische Felder ab, welche den Betrieb des Elements behindern könnten. Ein zusätzlicher Vorteil von Metall ist, dass dieses relativ zu einer großen Anzahl Materialien selektiv geätzt werden kann und überdies gegen viele Ätzmittel für das Material der Oberschicht beständig ist. Geeignete Materialien sind zum Beispiel Kupfer und Silber.
- Bei einer vorteilhaften Variante mit einer strukturierten Schicht aus Metall sind Leiterbahnen auf der Metallisierungsseite des Substrats vorhanden. Vor Montieren der Folie werden elektrisch leitende Verbindungsstücke auf diesen Leiterbahnen vorgesehen. Diese Verbindungsstücke werden mit Leiterbahnen der strukturierten Schicht in Kontakt gebracht, wenn die Folie montiert wird. Durch das Vorhandensein dieser Leiterbahnen kann die Anordnung sehr gut mit weiteren Elementen oder Anordnungen integriert werden. Die Leiterbahnen können Teil einer Verbindungsstruktur sein. Alternativ können die Leiterbahnen mit einer Spule oder einer Kondensatorelektrode verbunden sein. Die Verbindungsstruktur wird dann vorzugsweise oberhalb der Bedeckung fortgesetzt.
- Bei einer weiteren Bearbeitung sind die Leiterbahnen der strukturierten Schicht durch Kontaktstellen dargestellt, auf welche Lötmittel aufgebracht werden kann. Auf diese Weise kann die Anordnung als oberflächenmontiertes Bauelement auf einem Träger montiert werden. Dieser Träger kann für diesen Zweck ebenfalls durch eine Halbleiteranordnung, welche einen Hochfrequenzkreis oder einen Verstärker enthält, dargestellt sein.
- In einem weiteren, äußerst vorteilhaften Ausführungsbeispiel wird eine verformte Folie als Folie verwendet. Nach Verformung weist diese Folie einen Vorsprung auf, welcher durch einen Rand begrenzt ist. Diese Folie wird so auf das Substrat aufgebracht, dass der Vorsprung in der Folie die Bedeckung des Hohlraums bildet und der Rand sich in Kontakt mit dem Substrat befindet. Mit anderen Worten, die Folie, von der zweite Seite gesehen, weist den Vorsprung auf, welcher einem vertieften Teil auf der gegenüber liegenden, ersten Seite der Folie entspricht. Der Vorteil dieses Ausführungsbeispiels ist, dass keine großen Spacer oder Vertiefungen in dem Substrat erforderlich sind, um noch eine Bedeckung vorzusehen, welche ausreichend hoch ist. Zur Verformung der Folie kann zum Beispiel eine Folie mit einer strukturierten Schicht aus Kupfer und einer Opferschicht aus Aluminium verwendet werden.
- Zum Zwecke einer effizienten Herstellung ist es weiterhin von Vorteil, wenn eine große Anzahl elektronischer Anordnungen zur gleichen Zeit hergestellt wird. In diesem Fall umfasst das Substrat mehrere elektrische Elemente, welche zu verschiedenen elektronischen Anordnungen gehören. Sobald die Folie aufgebracht wird, werden mehrere Bedeckungen gebildet, und nach Entfernen der Opferschicht werden das gesamte Substrat und die Folie in einzelne elektronische Anordnungen getrennt.
- Weiterhin liegt der Erfindung als Aufgabe zugrunde, eine elektronische Anordnung der eingangs beschriebenen Art vorzusehen, welche einen Hohlraum aufweist, der ausreichend isoliert ist und der ohne auf dem elektrischen Element aufgebrachte Schichten hergestellt werden kann.
- Diese weitere Aufgabe wird dadurch erfüllt, dass als Bedeckung eine Schicht vorhanden ist, welche an dem Substrat durch Isoliermaterial, welches sich in einem Raum neben dem Hohlraum befindet, befestigt ist, wobei die Schicht in dem Isoliermaterial mechanisch eingebettet ist. Die elektronische Anordnung gemäß der vorliegenden Erfindung kann unter Anwendung des erfindungsgemäßen Verfahrens auf vorteilhafte Weise hergestellt werden. In einem vorteilhaften Ausführungsbeispiel desselben enthält die Bedeckung ein Metall, welches eine einwandfreie Abschirmung vorsieht. In einem weiteren Ausführungsbeispiel umfasst das Substrat einen integrierten Schaltkreis. Auf diese Weise kann eine zusätzliche Funktionsvielfalt empfindlicher Elemente zusätzlich zu einem integrierten Schaltkreis vorgesehen werden. Alternativ kann es sein, dass in und/oder auf dem Substrat ein Netz passiver Komponenten vorhanden ist. MEMS-Kondensatoren und Schalter, verbunden mit anderen passiven Elementen, können zum Beispiel eine Impedanzanpassungsschaltung bilden, welche sich ebenfalls für größere Bandbreiten eignet. Beispiele von Elementen und Materialien, welche bei der Anordnung gemäß der vorliegenden Erfindung verwendet werden können, sind oben erwähnt.
- Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
-
1 – einen Querschnitt eines ersten Ausführungsbeispiels der Anordnung; sowie -
2A –E – aufeinander folgende Schritte des Verfahrens zur Herstellung des in1 dargestellten Ausführungsbeispiels. -
1 zeigt schematisch und im Querriss ein erstes Ausführungsbeispiel der Anordnung100 gemäß der vorliegenden Erfindung. Die Anordnung umfasst ein Substrat20 und eine Bedeckung38 , die zusammen einen Hohlraum37 umschließen. Um den Hohlraum37 ist ein Raum vorgesehen, welcher mit Isoliermaterial7 gefüllt ist. In diesem Isoliermaterial7 ist eine Bedeckung38 , d.h. eine strukturierte Metallschicht, eingebettet, so dass das Gesamte mechanisch robust ist. In diesem Beispiel ist in dem Hohlraum37 ein MEMS- (Mikroelektromechanisches System) Kondensator30 vorgesehen. Der MEMS-Kondensator30 ist über eine Verbindungsschicht24 und zugeordnete Vias (Durchkontaktierungen)35 mit einer Kontaktstelle40 verbunden. Die Kontaktstelle40 ist durch Lötkontakthügel42 mit einer zweiten Kontaktstelle41 verbunden. Diese nimmt einen weiteren Kontakthügel43 zum Zwecke des Anbringens der Anordnung an einem Träger auf. -
2 zeigt mehrere Stufen des Verfahrens zur Herstellung der Anordnung100 .2A zeigt die Folie10 vor Montage.2B zeigt das Substrat20 vor Montage.2C zeigt die Anordnung100 unmittelbar nach Montage.2D zeigt die Anordnung100 nach Aufbringen des Isoliermaterials7 .2E zeigt die Anordnung nach Entfernen der Opferschicht4 . -
2A zeigt den Träger10 , wie in dem Verfahren gemäß der vorliegenden Erfindung verwendet. In diesem Beispiel weist der Träger10 , was jedoch nicht wesentlich ist, eine erste Seite1 und eine zweite Seite2 mit einer strukturierten Schicht3 auf der ersten Seite1 und einer Opferschicht4 auf der zweiten Seite2 auf. Eine Unterschicht5 , welche in diesem Ausführungsbeispiel einen Teil der Opferschicht4 darstellt, befindet sich in Kontakt mit der strukturierten Schicht3 . Die Opferschicht4 ist in diesem Fall eine Aluminiumschicht mit einer Dicke von etwa 60 μm. Die strukturierte Schicht3 enthält Kupfer und besitzt eine Dicke von etwa 10 μm. Der Träger wird wie folgt hergestellt: auf der strukturierten Schicht3 wird durch Photolithographie eine halterartige Maske aus Siliciumdioxid ausgebildet; danach wird das Kupfer außerhalb dieser Maske durch Ätzung mit einer wässrigen Lösung aus Ferrichlorid von der strukturierten Schicht entfernt. Während dieses Vorgangs wird in dem Träger10 eine Vertiefung6 ausgebildet. Die Vertiefung6 definiert eine Bedeckung38 und eine Kontaktstelle41 . Sodann wird ein Teil der Opferschicht4 mit einem anderen, selektiven Ätzmittel entfernt. Während dieses Vorgangs erfolgt eine Unterätzung der Opferschicht4 relativ zu der strukturierten Schicht3 , während die Unterschicht5 ausgebildet wird. Die Vertiefung6 weist dann einen größeren Durchmesser in der Ebene der Unterschicht5 als in der Ebene der strukturierten Schicht3 auf. Zum Beispiel kann als selektives Ätzmittel für Aluminium eine Ätznatronlösung verwendet werden. Anschließend wird der Träger10 verformt. Zu diesem Zweck wird eine Form in Kontakt mit dem Träger10 gebracht, wobei der Träger10 auf einem festen Untergrund platziert wird. Die Form weist eine gewünschte Struktur auf, so dass die Bedeckung hergestellt wird. Bei der Form handelt es sich zum Beispiel um ein Si-Substrat mit auf diesem vorgesehenen Kontakthügeln, welche die gewünschte Struktur aufweisen. Die Form kann auf der zweiten Seite2 und auf der ersten Seite1 des Trägers10 platziert werden. -
2B zeigt das Substrat vor Montage. Das Substrat20 ist ein polykristallines Siliciumsubstrat, welches durch Bestrahlung mit Ionen- oder Elektronenstrahlen hochohmig gemacht wird. Das Substrat wird auf der Metallisierungsseite21 mit einer Oxid- und ersten Elektrodenschicht aus A1, welche nicht dargestellt sind, versehen. Hierin wird eine erste Kondensatorelektrode31 eines MEMS- (Mikroelektromechanisches System) Kondensators30 ausgebildet. Gleichzeitig wird hierin eine Steuerelektrode32 des MEMS-Kondensators30 und eine Verbindungsschicht24 definiert. Auf der Oberseite der ersten Elektrodenschicht befindet sich eine Isolationsschicht25 mit Vias (Durchkontaktierungen)35 . Die Isolationsschicht25 wird strukturiert und an der Stelle des MEMS-Kondensators durch eine dielektrische Schicht27 ersetzt. Des Weiteren kann die dielektrische Schicht ebenfalls einen Teil der Isolationsschicht25 bilden. Die Isolationsschicht25 nimmt eine zweite Elektrodenschicht auf. In der zweiten Elektrodenschicht werden die zweite Kondensatorelektrode33 und die Steuerelektrode34 sowie die Brücke36 des MEMS-Kondensators30 ausgebildet. Des Weiteren werden in der zweiten Elektrodenschicht eine Kontaktstelle40 und eine ringförmige Leiterbahn22 ausgebildet. Die Kontaktstelle40 ist mit dem MEMS-Kondensator30 über Via35 elektrisch verbunden. - Obgleich in diesem Ausführungsbeispiel ein leitfähiges Haftmittel eingesetzt wurde, um die ringförmige Leiterbahn
22 mit dem Träger10 zu verbinden, besteht alternativ die Möglichkeit, Metall-Kontakthügel oder Lötmittel zu verwenden. Der zusätzliche Vorteil hiervon ist, dass eine hermetische Abdichtung des MEMS-Kondensators30 erreicht wird. Insbesondere ist es bei Verwendung von Kontakthügeln, zum Beispiel aus Au oder einer Au-Legierung, von Vorteil, wenn die ringförmige Leiterbahn22 und die strukturierte Schicht3 des Trägers10 eine Klebeschicht, zum Beispiel aus Ag, welche Fachkundigen ebenfalls bekannt ist, aufweisen. Des Weiteren ist es von Vorteil, Kontakthügel oder Lötmittel sowohl für die Kontaktstelle40 als auch die ringförmige Leiterbahn22 zu verwenden. Jedoch besteht ebenfalls die Möglichkeit, dass das Lötmittel oder die Metall-Kontakthügel auf dem Träger10 statt auf dem Substrat20 aufgebracht werden. Insbesondere ist es bei Verwendung von Metall-Kontakthügeln mit einer Au-Legierung, wie z.B. Au- Sn, von Vorteil, ebenfalls eine flüssige Schicht oder eine Schicht, welche verflüssigt werden kann, wie zum Beispiel ein Acrylat, wie in der nicht veröffentlichten Anmeldung (PHNL020471) beschrieben, aufzubringen. Die Acrylschicht befindet sich in diesem Fall auf TrägerEP 02077228 10 . In Folge einer Temperaturbehandlung bewegen sich die Metall-Kontakthügel bei hoher Temperatur durch die Acrylschicht, wenn das Substrat20 auf den Träger10 aufgebracht wird oder umgekehrt, ohne dass sich der Kontakthügel auflöst. - Die zweite Elektrodenschicht
28 wird mit einer weiteren Metallschicht29 erstärkt. Im Falle diese weitere Metallschicht29 Kupfer enthält, wird diese durch Elektroplattierung aufgebracht; im Falle diese Schicht Aluminium enthält, wird diese Metallschicht aufgedampft. Zwischen der zweiten Elektrodenschicht28 und der dielektrischen Schicht27 ist ein Luftspalt vorhanden. Dieser Luftspalt39 wird gebildet, indem zum Beispiel ein Oxid auf die dielektrische Schicht27 in einer gewünschten Struktur aufgebracht und dieses Oxid von der dielektrischen Schicht27 nach Aufbringen der weiteren Metallschicht29 selektiv entfernt wird. Die zweite Elektrodenschicht26 umfasst ebenfalls Leiterbahnen22 . -
2C zeigt die Anordnung nach Montage des Trägers10 und des Substrats20 . Vor der Montage werden Lötkontakthügel42 auf die Metallisierungsseite21 des Substrats20 aufgebracht. An Stelle von Lötkontakthügeln42 können zum Beispiel ebenfalls Au-Kontakthügel verwendet werden. Eine Ausrichtung des Trägers und des Substrats wird durch mechanische Ausrichtungsmittel vorgenommen, welche in der strukturierten Schicht3 des Trägers10 und der Metallisierung des Substrats20 vorgesehen sind. Alternativ kann die Ausrichtung mit Licht erfolgen. Um eine ausreichend verschließende Verbindung zwischen der strukturierten Schicht3 des Trägers10 und der leitenden Schicht24 des Substrats zu erhalten, wird eine Wärmebehandlung bei etwa 200°C durchgeführt. Auf diese Weise werden Hohlraum37 und Bedeckung38 ausgebildet. -
2D zeigt eine Anordnung100 nach Aufbringen von Isoliermaterial7 zwischen dem Träger10 und dem Substrat20 . Das Isoliermaterial7 wird in einem Raum um den Hohlraum37 aufgebracht. In diesem Beispiel wird ein Epoxid als Isoliermaterial verwendet. Kapillarkräfte, welche mit einer Vakuumbehandlung komplementiert werden können, sehen vor, dass das Epoxid den Raum und ebenfalls die Vertiefungen6 füllt. Nach der Füllung wird ein zusätzlicher Erwärmungsschritt ausgeführt, um das Isoliermaterial zu härten. -
2E zeigt schließlich die Anordnung100 nach Entfernen der Opferschicht4 . In diesem Beispiel erfolgt dieses durch Ätzung mit Ätznatronlösung (NaOH). Die Anordnung100 ist nun im Wesentlichen fertig. Es können nun Kontakthügel montiert werden. Wird die Anordnung100 auf Metallisierungsebene hergestellt, wird das Substrat zuerst in einzelne Elemente getrennt. Um diese Trennung zu vereinfachen, wird die strukturierte Schicht3 so strukturiert, dass diese an der Stelle der Trennungsstreifen fehlt. Alternativ können auf der Oberseite der strukturierten Schicht zusätzliche Schichten aufgebracht werden. - Zusammenfassend ist eine elektronische Anordnung vorgesehen, bei welcher sich eine Bedeckung in Kontakt mit dem Substrat befindet und somit einen Hohlraum definiert. Die Adhäsion zwischen Substrat und Bedeckung wird dadurch erzeugt, dass die Bedeckung in Isoliermaterial rund um den Hohlraum mechanisch eingebettet ist. Ein Vorteil der Erfindung ist, dass zusammen mit dem Hohlraum ebenfalls Zusammenschaltungen vorgesehen werden. Somit besteht die Möglichkeit, den Hohlraum mit einer beliebigen Komponente im Innern desselben mit einer elektronischen Anordnung zu integrieren. Die Bedeckung kann vorteilhafterweise mit einer Opferschicht versehen werden, welche nach Montage entfernt wird. In dem Hohlraum kann ein elektrisches Element ausgebildet oder montiert werden, welches hermetisch abgedichtet und dabei gleichzeitig geschaltet werden sollte.
Claims (11)
- Verfahren zur Herstellung einer elektronischen Anordnung (
100 ) mit einem Substrat (20 ) mit einer Metallisierungsseite (21 ), auf welcher sich ein elektrisches Element (30 ) in einem Hohlraum (37 ) befindet, der durch das Substrat (20 ) und eine Bedeckung (38 ) begrenzt ist, wonach: – eine Folie (10 ) vorgesehen wird, – die Folie (10 ) auf der Metallisierungsseite des Substrats (20 ) aufgebracht und dabei der Hohlraum (37 ) gebildet wird, wobei ein Teil der Folie (10 ) die Bedeckung (38 ) bildet, und – die Bedeckung (38 ) an dem Substrat (20 ) befestigt wird, dadurch gekennzeichnet, dass – eine Folie (10 ) vorgesehen wird, welche eine strukturierte Schicht (3 ) auf der ersten Seite (1 ) und eine Opferschicht (4 ) auf der zweite Seite (2 ) sowie eine strukturierte Unterschicht (5 ) zwischen der strukturierten Schicht (3 ) und der Opferschicht (4 ) aufweist, wobei die strukturierte Schicht (3 ) und Unterschicht (5 ) eine erste und eine zweite Struktur aufweisen, welche sich gegenseitig durch eine Vertiefung (6 ) unterscheiden, die einen größeren Durchmesser in der Ebene der Unterschicht (5 ) als in der Ebene der strukturierten Schicht (3 ) aufweist, dank welcher (10) die strukturierte Schicht (3 ) in dem Isoliermaterial (7 ) eingebettet wird, wenn dieses aufgebracht wird, – die Folie (10 ) auf einem hervorstehenden Teil des Substrats (20 ) platziert wird, wobei zwischen dem Substrat (20 ) und der Folie (10 ) um den Hohlraum (37 ) ein Zwischenraum entsteht, – die Folie (10 ) an dem Substrat (20 ) durch Füllen des Zwischenraums um den Hohlraum (37 ) mit Isoliermaterial (7 ) befestigt wird, und – die Opferschicht (4 ) nach Befestigen der Folie (10 ) an dem Substrat (20 ) entfernt wird. - Verfahren zur Herstellung einer elektronischen Anordnung (
100 ) mit einem Substrat (20 ) mit einer Metallisierungsseite (21 ), auf welcher sich ein elektrisches Element (30 ) in einem Hohlraum (37 ) befindet, der durch das Substrat (20 ) und eine Bedeckung (38 ) begrenzt ist, wonach: – eine Folie (10 ) vorgesehen wird, – die Folie (10 ) auf der Metallisierungsseite des Substrats (20 ) aufgebracht und dabei der Hohlraum (37 ) gebildet wird, wobei ein Teil der Folie (10 ) die Bedeckung (38 ) bildet, und – die Bedeckung (38 ) an dem Substrat (20 ) befestigt wird, dadurch gekennzeichnet, dass – eine Folie (10 ) vorgesehen wird, welche eine strukturierte Schicht (3 ) auf der ersten Seite (1) und eine Schutzschicht (4 ) auf der zweite Seite (2) sowie eine strukturierte Unterschicht (5 ) zwischen der strukturierten Schicht (3 ) und der Schutzschicht (4 ) aufweist, wobei die strukturierte Schicht (3 ) und Unterschicht (5 ) eine erste und eine zweite Struktur aufweisen, welche sich gegenseitig durch eine Vertiefung (6 ) unterscheiden, die einen größeren Durchmesser in der Ebene der Unterschicht (5 ) als in der Ebene der strukturierten Schicht (3 ) aufweist, dank welcher (10) die strukturierte Schicht (3 ) in dem Isoliermaterial (7 ) eingebettet wird, wenn dieses aufgebracht wird, – die Folie (10 ) auf einem hervorstehenden Teil des Substrats (20 ) platziert wird, wobei zwischen dem Substrat (20 ) und der Folie (10 ) um den Hohlraum (37 ) ein Zwischenraum entsteht, – die Folie (10 ) an dem Substrat (20 ) durch Füllen des Zwischenraums um den Hohlraum (37 ) mit Isoliermaterial (7 ) befestigt wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die strukturierte Schicht (
3 ) ein Metall enthält. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass auf der Metallisierungsseite (
21 ) des Substrats (20 ) neben dem Hohlraum (37 ) Führungsbahnen vorhanden sind, auf welchen vor Ausbringen der Folie (10 ) elektrisch leitende Verbindungsstücke (42 ) vorgesehen werden, welche in Kontakt mit Leiterbahnen in der strukturierten Schicht (3 ) gebracht werden, wenn die Folie (10 ) angebracht wird. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Leiterbahnen in der strukturierten Schicht (
3 ), welche in Kontakt mit elektrischen Verbindungsstücken (42 ) gebracht werden, Kontaktstellen (41 ) sind, auf welchen Lötmittel aufgebracht werden kann. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – eine verformte Folie als Folie verwendet wird, welche einen Vorsprung aufweist, der durch einen Rand begrenzt ist, und – die Folie so auf das Substrat aufgebracht wird, dass der Vorsprung in der Folie die Bedeckung des Hohlraums bildet und der Rand sich in Kontakt mit dem Substrat befindet.
- Elektronische Anordnung (
100 ) mit einem Substrat (20 ) mit einer Metallisierungsseite (21 ), auf welcher sich ein elektrisches Element (30 ) in einem Hohlraum (37 ) befindet, der durch das Substrat (20 ) und eine Bedeckung (38 ) begrenzt ist, dadurch gekennzeichnet, dass als Bedeckung (38 ) eine Schicht (3 ) vorhanden ist, die durch Isoliermaterial (7 ), welches sich in einem Raum neben dem Hohlraum (37 ) befindet, an dem Substrat (20 ) haftet, wobei die Schicht (3 ) in dem Isoliermaterial (7 ) mechanisch eingebettet ist, dass der Raum mit Isoliermaterial (7 ) eine erste Fläche in Angrenzung an die Schicht (3 ) und eine zweite Fläche auf einer gegenüber liegenden Seite der Schicht (3 ) aufweist, welche aneinander grenzen, wobei die zweite Fläche einen größeren Durchmesser in der Ebene der Schicht (3 ) als die erste Fläche aufweist. - Elektronische Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass die mechanisch eingebettete Schicht (
3 ) ein Metall enthält. - Elektronische Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass das Substrat (
20 ) einen integrierten Schaltkreis aufweist. - Elektronische Anordnung nach Anspruch 7 und Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das elektrische Element (
30 ) ein MEMS- (Mikroelektromechanisches System) Element ist. - Elektronische Anordnung (
100 ) nach Anspruch 7, welche weiterhin eine Schutzschicht (4 ) auf einer gegenüber liegenden Seite der Schicht (3 ) aufweist.
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02076427 | 2002-04-11 | ||
| EP02076427 | 2002-04-11 | ||
| EP02078208 | 2002-08-05 | ||
| EP02078208 | 2002-08-05 | ||
| EP02079545 | 2002-10-30 | ||
| EP02079545 | 2002-10-30 | ||
| PCT/IB2003/001300 WO2003084861A2 (en) | 2002-04-11 | 2003-04-10 | Method of manufacturing an electronic device in a cavity with a cover |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE60311982D1 DE60311982D1 (de) | 2007-04-05 |
| DE60311982T2 true DE60311982T2 (de) | 2007-11-08 |
Family
ID=28794672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE60311982T Expired - Lifetime DE60311982T2 (de) | 2002-04-11 | 2003-04-10 | Hertsellungsverfahren einer elektronischen vorrichtung in einem hohlraum mit einer bedeckung |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7160476B2 (de) |
| EP (2) | EP1753023A3 (de) |
| JP (1) | JP4504024B2 (de) |
| KR (1) | KR20040098070A (de) |
| CN (1) | CN100415634C (de) |
| AT (1) | ATE354538T1 (de) |
| AU (1) | AU2003216588A1 (de) |
| DE (1) | DE60311982T2 (de) |
| TW (1) | TWI279391B (de) |
| WO (1) | WO2003084861A2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014102518A1 (de) * | 2014-02-26 | 2015-08-27 | Epcos Ag | Package für ein abstimmbares Filter |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI251712B (en) | 2003-08-15 | 2006-03-21 | Prime View Int Corp Ltd | Interference display plate |
| TW593127B (en) | 2003-08-18 | 2004-06-21 | Prime View Int Co Ltd | Interference display plate and manufacturing method thereof |
| WO2006020744A2 (en) * | 2004-08-12 | 2006-02-23 | Tessera, Inc. | Structure and method of forming capped chips |
| US7424198B2 (en) | 2004-09-27 | 2008-09-09 | Idc, Llc | Method and device for packaging a substrate |
| US7573547B2 (en) | 2004-09-27 | 2009-08-11 | Idc, Llc | System and method for protecting micro-structure of display array using spacers in gap within display device |
| US7368803B2 (en) * | 2004-09-27 | 2008-05-06 | Idc, Llc | System and method for protecting microelectromechanical systems array using back-plate with non-flat portion |
| US7446926B2 (en) | 2004-09-27 | 2008-11-04 | Idc, Llc | System and method of providing a regenerating protective coating in a MEMS device |
| US7184202B2 (en) | 2004-09-27 | 2007-02-27 | Idc, Llc | Method and system for packaging a MEMS device |
| US7405924B2 (en) | 2004-09-27 | 2008-07-29 | Idc, Llc | System and method for protecting microelectromechanical systems array using structurally reinforced back-plate |
| US7999366B2 (en) | 2004-11-26 | 2011-08-16 | Stmicroelectronics, S.A. | Micro-component packaging process and set of micro-components resulting from this process |
| DE602005001386T2 (de) * | 2004-11-26 | 2008-02-14 | Stmicroelectronics S.A. | Verfahren zur Häusung von Mikrobauteilen mittels einer Pressform |
| US7327044B2 (en) * | 2005-01-21 | 2008-02-05 | Fox Electronics | Integrated circuit package encapsulating a hermetically sealed device |
| US7741189B2 (en) * | 2005-06-20 | 2010-06-22 | E.I. Du Pont De Nemours And Company | Electrodes, inner layers, capacitors, electronic devices and methods of making thereof |
| TWI257656B (en) * | 2005-08-03 | 2006-07-01 | Advanced Semiconductor Eng | Method for fabricating protection caps for protecting elements on wafer surface |
| DE102005053722B4 (de) | 2005-11-10 | 2007-08-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile |
| EP2098478A1 (de) * | 2008-03-07 | 2009-09-09 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | Herstellung von Mikrokomponenten mit einer Abdeckungsstruktur |
| JP5463961B2 (ja) * | 2010-03-04 | 2014-04-09 | 富士通株式会社 | Memsデバイスの製造方法およびmemsデバイス |
| DE102011004577B4 (de) * | 2011-02-23 | 2023-07-27 | Robert Bosch Gmbh | Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger |
| US8749056B2 (en) | 2011-05-26 | 2014-06-10 | Infineon Technologies Ag | Module and method of manufacturing a module |
| US9203451B2 (en) | 2011-12-14 | 2015-12-01 | Infineon Technologies Ag | System and method for an RF receiver |
| US8716852B2 (en) * | 2012-02-17 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same |
| US9225311B2 (en) | 2012-02-21 | 2015-12-29 | International Business Machines Corporation | Method of manufacturing switchable filters |
| US10224260B2 (en) | 2013-11-26 | 2019-03-05 | Infineon Technologies Ag | Semiconductor package with air gap |
| US9738516B2 (en) | 2015-04-29 | 2017-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure to reduce backside silicon damage |
| CN110076940B (zh) * | 2019-03-26 | 2021-10-08 | 中国科学院微电子研究所 | 一种基于金属微观结构的精密模具 |
| US10959336B2 (en) * | 2019-03-28 | 2021-03-23 | Mikro Mesa Technology Co., Ltd. | Method of liquid assisted binding |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241237A (ja) * | 1984-05-15 | 1985-11-30 | Mitsubishi Electric Corp | 混成集積回路装置 |
| US5155299A (en) * | 1988-10-05 | 1992-10-13 | Olin Corporation | Aluminum alloy semiconductor packages |
| US5043534A (en) * | 1990-07-02 | 1991-08-27 | Olin Corporation | Metal electronic package having improved resistance to electromagnetic interference |
| US5738797A (en) * | 1996-05-17 | 1998-04-14 | Ford Global Technologies, Inc. | Three-dimensional multi-layer circuit structure and method for forming the same |
| US6140144A (en) * | 1996-08-08 | 2000-10-31 | Integrated Sensing Systems, Inc. | Method for packaging microsensors |
| US5798557A (en) * | 1996-08-29 | 1998-08-25 | Harris Corporation | Lid wafer bond packaging and micromachining |
| US6146917A (en) * | 1997-03-03 | 2000-11-14 | Ford Motor Company | Fabrication method for encapsulated micromachined structures |
-
2003
- 2003-04-10 AT AT03712496T patent/ATE354538T1/de not_active IP Right Cessation
- 2003-04-10 JP JP2003582070A patent/JP4504024B2/ja not_active Expired - Fee Related
- 2003-04-10 EP EP06123172A patent/EP1753023A3/de not_active Withdrawn
- 2003-04-10 KR KR10-2004-7016122A patent/KR20040098070A/ko not_active Withdrawn
- 2003-04-10 DE DE60311982T patent/DE60311982T2/de not_active Expired - Lifetime
- 2003-04-10 US US10/510,590 patent/US7160476B2/en not_active Expired - Fee Related
- 2003-04-10 WO PCT/IB2003/001300 patent/WO2003084861A2/en not_active Ceased
- 2003-04-10 EP EP03712496A patent/EP1501756B1/de not_active Expired - Lifetime
- 2003-04-10 AU AU2003216588A patent/AU2003216588A1/en not_active Abandoned
- 2003-04-10 CN CNB038080591A patent/CN100415634C/zh not_active Expired - Fee Related
- 2003-04-11 TW TW092108374A patent/TWI279391B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014102518A1 (de) * | 2014-02-26 | 2015-08-27 | Epcos Ag | Package für ein abstimmbares Filter |
| US10079586B2 (en) | 2014-02-26 | 2018-09-18 | Snaptrack, Inc. | Package for a tunable filter |
| DE102014102518B4 (de) | 2014-02-26 | 2022-04-28 | Snaptrack, Inc. | Package für ein abstimmbares Filter |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003216588A8 (en) | 2003-10-20 |
| EP1501756B1 (de) | 2007-02-21 |
| EP1753023A3 (de) | 2007-02-21 |
| EP1501756A2 (de) | 2005-02-02 |
| TWI279391B (en) | 2007-04-21 |
| US20050121413A1 (en) | 2005-06-09 |
| ATE354538T1 (de) | 2007-03-15 |
| TW200400918A (en) | 2004-01-16 |
| US7160476B2 (en) | 2007-01-09 |
| EP1753023A2 (de) | 2007-02-14 |
| JP2005522334A (ja) | 2005-07-28 |
| CN1646417A (zh) | 2005-07-27 |
| JP4504024B2 (ja) | 2010-07-14 |
| WO2003084861A3 (en) | 2004-05-13 |
| CN100415634C (zh) | 2008-09-03 |
| DE60311982D1 (de) | 2007-04-05 |
| KR20040098070A (ko) | 2004-11-18 |
| AU2003216588A1 (en) | 2003-10-20 |
| WO2003084861A2 (en) | 2003-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1412978B1 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
| DE60300619T2 (de) | Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts | |
| DE3786914T2 (de) | Verfahren zum herstellen einer integrierten schaltungspackungsstruktur. | |
| EP2170763B1 (de) | Verfahren zur herstellung von leiterbahnbrücken und bauteil mit leitfähiger schicht | |
| DE3888552T2 (de) | Elektronische Packungsstruktur. | |
| EP1394855B1 (de) | Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip | |
| DE102008028299B3 (de) | Systemträger für elektronische Komponente und Verfahren für dessen Herstellung | |
| EP1869705B1 (de) | Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement | |
| DE1764951B1 (de) | Mehrschichtige metallisierung fuer halbleiteranschluesse | |
| DE102008028757A1 (de) | Halbleiterchipanordnung mit Sensorchip und Herstellungsverfahren | |
| WO2004077548A2 (de) | Verbindungstechnik für leistungshalbleiter | |
| DE10308928B4 (de) | Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements | |
| DE10046296C2 (de) | Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung | |
| DE102004057494A1 (de) | Metallisierte Folie zur flächigen Kontaktierung | |
| DE102006005419B4 (de) | Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben | |
| DE10144462C1 (de) | Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung | |
| WO2004077547A2 (de) | Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen | |
| DE10029269B4 (de) | Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten | |
| WO2024061689A1 (de) | Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement | |
| DE10210841B4 (de) | Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen | |
| DE102020103487B4 (de) | Verfahren zur Herstellung eines Glas-Keramik-Verbundsubstrates | |
| AT413170B (de) | Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung | |
| DE19841996B4 (de) | Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung | |
| DE102004018468A1 (de) | Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul | |
| DE102019111816A1 (de) | Verfahren zur herstellung eines bauelements und bauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8381 | Inventor (new situation) |
Inventor name: WEEKAMP, JOHANNES, W., NL-5656 AA EINDHOVEN, NL |
|
| 8364 | No opposition during term of opposition |