DE60318072T2 - Rauschformungsschaltungen und verfahren mit r ckkopplungslenk berlastkompensation und systeme damit - Google Patents

Rauschformungsschaltungen und verfahren mit r ckkopplungslenk berlastkompensation und systeme damit Download PDF

Info

Publication number
DE60318072T2
DE60318072T2 DE60318072T DE60318072T DE60318072T2 DE 60318072 T2 DE60318072 T2 DE 60318072T2 DE 60318072 T DE60318072 T DE 60318072T DE 60318072 T DE60318072 T DE 60318072T DE 60318072 T2 DE60318072 T2 DE 60318072T2
Authority
DE
Germany
Prior art keywords
feedback
filter
quantizer
loop
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60318072T
Other languages
English (en)
Other versions
DE60318072D1 (de
Inventor
John Laurence Austin MELANSON
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Application granted granted Critical
Publication of DE60318072D1 publication Critical patent/DE60318072D1/de
Publication of DE60318072T2 publication Critical patent/DE60318072T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3006Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3011Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/302Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)
  • Noise Elimination (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die Erfindung betrifft allgemein Delta-Sigma-Modulatoren und insbesondere Rauschformungsschaltungen und zugehörige Verfahren mit Rückkopplungslenküberlastausgleich sowie Systeme zur Umsetzung derselben.
  • Hintergrund der Erfindung
  • Delta-Sigma-Modulatoren sind insbesondere in Digital-Analog-Wandlern (digital to analog converters DACs) und Analog-Digital-Wandlern (analog to digital converters ADCs) von Nutzen. Mittels Überabtastung (oversampling) spreizt ein Delta-Sigma-Modulator die Quantisierungsrauschleistung über das Überabtastungsfrequenzband, das üblicherweise erheblich größer als die Eingangssignalbandbreite ist. Zusätzlich nimmt der Delta-Sigma-Modulator eine Rauschformung vor, indem er als Hochpassfilter auf das Quantisierungsrauschen wirkt. Der Großteil der Quantisierungsrauschleistung wird hierdurch aus dem Signalband herausgeschoben.
  • Ein typischer Delta-Sigma-Modulator in einem ADC enthält einen Eingangssummierer, der das analoge Eingangssignal mit negativer Rückkopplung summiert, ein analoges lineares (Schleifen-)Filter, einen Quantisierer und eine Rückkopplungsschleife mit einem Digital-Analog-Wandler (Rückkopplungs-DAC), der den Quantisiererausgang und den invertierenden Eingang des Eingangssummierers koppelt. Ein Delta-Sigma-DAC ist ähnlich aufgebaut und enthält einen digitalen Eingangssummierer, ein digitales lineares Filter, eine digitale Rückkopplungsschleife, einen Quantisierer und einen Ausgangs-DAC am Modulatorausgang. Bei einem Modulator erster Ordnung umfasst das lineare Filter eine einzelne Integratorstufe. Bei Modulatoren höherer Ordnung umfasst das Filter üblicherweise eine Kaskade mit einer entsprechenden Anzahl von Integratorstufen. Modulatoren höherer Ordnung verfügen gegenüber Modulatoren niedrigerer Ordnung über bessere Eigenschaften bei der Übertragung des Quantisierungsrauschens, wobei jedoch die Stabilität ein zunehmend kritischer Faktor des Aufbaus wird, wenn die Ordnung zu nimmt. Bei gegebener Topologie ist der Quantisierer entweder ein Ein-Bit- oder ein Mehr-Bit-Quantisierer.
  • Ein Grund für die Instabilität bei digitalen Delta-Sigma-Modulatoren ist die Eingangsüberlast. Eine Eingangsüberlast tritt beispielsweise auf, wenn die Verstärkung der Eingangsdaten größer als 1 ist, wenn eine digitalisierte Rechteckwelle mit merklicher Gibbs'scher Überschwingung (overshoot) am Modulatoreingang empfangen wird oder wenn ein schlechter Datenstrom von einem vorhergehenden Interpolator zugeführt wird. Ein-Bit-Delta-Sigma-Modulatoren sind für eine Eingangsüberlast notorisch anfällig. Mehr-Bit-Delta-Sigma-Modulatoren sind für eine Eingangsüberlast weniger anfällig, obwohl eine Überlast auch dann noch häufig auftritt, wenn der Eingangsstrom seine maximalen positiven und negativen Pegel erreicht.
  • Derzeit geläufige Techniken zur Bewältigung einer Überlast bei Delta-Sigma-Modulatoren sind vergleichsweise kompliziert und erfordern die Erfassung von Überlastbedingungen sowie das nachfolgende Rücksetzen oder Begrenzen der Modulatorschaltung, um Sättigung und Instabilität zu vermeiden. Die Modulatorüberlast bleibt gleichwohl ein wichtiges Problem, das zu lösen ist, und zwar insbesondere für Modulatoren höherer Ordnung, die ein höherqualitatives Rauschformen ermöglichen. Die Modulatorüberlast ist insbesondere bei Audioanwendungen problematisch, bei denen ein instabiler Modulator Extrema im Ausgangssignal verursacht, die die nachfolgenden Verarbeitungsstufen beschädigen und/oder zu einer für den Zuhörer unangenehmen Audioausgabe führen.
  • Die Druckschrift US 6,150,969 beschreibt einen Delta-Sigma-Modulator wenigstens zweiter Ordnung, der ein Berichtigungsmittel enthält, das auf jede Rückkopplungsschleife in dem Modulator angewendet wird, um systematische nichtlineare Ausgangsverzerrungen zu behandeln.
  • Die Druckschrift US 5,585,801 beschreibt einen Analog-Digital-Wandler vom Sigma-Delta-Typ mit einem Rückkopplungsweg, ersten und zweiten Vorwärtskopplungswegen und einem Quantisierungsmittel zum Erzeugen einer digitalen Ausgabe.
  • Zusammenfassung der Erfindung
  • Die von der Erfindung zu lösende Aufgabe besteht darin, einen Rauschformer bereitzustellen, der gegenüber einer Eingangsüberlast immun ist.
  • Die Aufgabe wird von einem Rauschformer entsprechend dem beigefügten Anspruch 1 gelöst. Die Aufgabe wird zudem von einem Rauschformer entsprechend dem beigefügten Anspruch 4 und einem Verfahren entsprechend dem beigefügten Anspruch 12 gelöst.
  • Entsprechend den erfindungsgemäßen Konzepten werden Verfahren und Schaltungen offenbart, die einen Rauschformer gegenüber einer Eingangsüberlast immun machen. Ein für diese Konzepte repräsentatives Ausführungsbeispiel ist ein Rauschformer, der ein erstes Filter zum Rauschformen eines Eingangssignals unter Normalbetriebsbedingungen und ein zweites unter Überlastbedingungen stabiles Filter umfasst. Ein Quantisierer spricht auf die Summe der Ausgänge der ersten und zweiten Filter an. Eine Signallenkschaltung lenkt die Rückkopplung von dem Ausgang des Quantisierers zu Eingängen der ersten und zweiten Filter, um die Stabilität des ersten Filters unter Überlastbedingungen aufrechtzuerhalten.
  • Schaltungen und Verfahren, die die erfindungsgemäßen Konzepte verkörpern, befassen sich direkt mit dem Problem der Rauschformereingangsüberlast. Tritt eine Überlastbedingung auf, so empfängt die Überlastschleife die größere Energielast und trägt diese, während die Energie durch die primäre Rauschformungsschleife (hochqualitativ) auf einem Pegel gehalten wird, um die Stabilität der primären Schleife aufrechtzuerhalten. Schwindet die Überlastbedingung, so beginnt die primäre Schleife erneut mit dem Durchlassen eines Großteils der Energie und setzt das Durchführen des hochqualitativen Rauschformungsvorganges fort. Die vorliegende Erfindung benötigt keine zusätzliche Schaltung, und zwar weder zur Erfassung von Überlastbedingungen, noch zum Rücksetzen der Rauschformerschaltung, um die Sättigung des Rauschformers zu vermeiden. Darüber hinaus unterbrechen kurze Schwankungen des Eingangsstromes über die normalen maximalen Grenzen des Rauschformereinganges hinaus den Betrieb des Rauschformers im Wesentlichen nicht. Diese Schaltungen und Verfahren sind insbesondere bei Audioanwendungen von Nutzen, bei denen eine Rauschformerüberlast eine Beschädigung der nachfolgenden Verarbeitungsstufen, so beispielsweise bei Audioverstärkern und Lautsprechern, verursacht und die sogar eine Audioausgabe erzeugen können, die das Gehör des Zuhörers schädigt.
  • Kurzbeschreibung der Zeichnung
  • Für ein tiefergehendes Verständnis der vorliegenden Erfindung und der Vorteile derselben wird nunmehr Bezug auf die nachfolgende Beschreibung in Zusammenschau mit der begleitenden Zeichnung genommen, die sich wie folgt zusammensetzt.
  • 1 ist ein Diagramm einer repräsentativen Audiosystemanwendung eines Digital-Analog-Wandlers (DAC) entsprechend den Prinzipien der vorliegenden Erfindung.
  • 2 ist ein höheres Blockdiagramm eines als Beispiel angegebenen Delta-Sigma-Digital-Analog-Wandlers (DAC), der allgemein die Prinzipien der vorliegenden Erfindung verkörpert und für eine Verwendung bei Anwendungen wie dem in dem System von 1 gezeigten DAC geeignet ist.
  • 3 ist ein Betriebsblockdiagramm, das einen bestimmten als Beispiel angegebenen Delta-Sigma-DAC mit Rückkopplungslenküberlaststeuerung zeigt, der die bei dem allgemeinen Beispiel von 2 erläuterten Prinzipien verkörpert.
  • Detailbeschreibung der Erfindung
  • Die Prinzipien der vorliegenden Erfindung und ihre Vorteile erschließen sich am besten unter Bezugnahme auf das in 1 bis 3 der Zeichnung dargestellte Ausführungsbeispiel, wobei in den Figuren gleiche Bezugszeichen gleiche Bestandteile bezeichnen.
  • 1 ist ein Diagramm einer typischen Audiosystemanwendung eines DAC-Untersystems 100 (Digital-Analog-Wandler DAC) entsprechend den Prinzipien der vorliegenden Erfindung. Bei diesem Beispiel ist das DAC-Untersystem 100 Teil einer Audiokomponente 101, so beispielsweise eines CD-Abspielgerätes (Compact Disk CD), eines DAT-Abspielgerätes (Digital Audio Tape DAT, digitales Audioband) oder einer DVD-Einheit (Digital Versatile Disk DVD, digitale vielseitige Platte). Ein Laufwerk 102 für Digitalmedien gewinnt die Digitaldaten, beispielsweise als Ein-Bit-Audiodaten beim Ein-Bit-Format von Sony/Phillips oder als Mehr-Bit-PCM in Mehr-Bit-Audioanwendungen, von dem gegebenen digitalen Datenspeichermedium und leitet die Daten zusammen mit Taktungen und Steuersignalen an das DAC-Untersystem 100 weiter. Die sich ergebenden analogen (Audio-)Daten werden in dem Analog/Audioverarbeitungsblock 103 vor einer Verstärkung in dem Verstärkerblock 104 weiterverarbeitet. Der Audioverstärker block 104 steuert sodann einen Satz von herkömmlichen Lautsprechern 105a und 105b, eine Kopfhörergarnitur oder eine ähnliche Vorrichtung an.
  • Die digitalen Audiodaten werden als serielle Worte über den SDATA-Weg empfangen, der von dem Abtasttakt (sampling clock SCLK) getaktet wird. Die linken und rechten Kanaldaten werden abwechselnd in Reaktion auf das linke-rechte Taktsignal (left-right clock LRCK) verarbeitet. Das LRCK-Signal liegt üblicherweise mit derselben Rate wie der Dateneingang (das heißt mit der Abtastrate) vor. Das Mastertaktsignal (master clock MCLK) synchronisiert die gesamte Zeiteinstellung der Audiokomponente 101 und weist eine Überabtastungsfrequenz (oversampling frequency) einer gegebenen Vielfachen der Audioabtastrate auf. Steuersignale DF1 und DF0 ermöglichen eine Auswahl des Eingangsformates, so beispielsweise eines rechten oder linken zulässigen Formates, eines Formates mit einer Wortbreite von 20 Bit oder 24 Bit und dergleichen mehr. Werden 1-Bit-Daten eingegeben, so empfangen der SDATA-Port linke Kanaldaten und der DF1-Port rechte Kanaldaten.
  • Wie dargelegt, ermöglichen Delta-Sigma-Modulatoren höherer Ordnung (beispielsweise dritter oder höherer Ordnung) üblicherweise eine bessere Rauschformung als Delta-Sigma-Modulatoren niedrigerer Ordnung (beispielsweise erster oder zweiter Ordnung). Nimmt die Ordnung des Modulators zu, so wird die Modulatorstabilität jedoch ein zunehmend kritischer Faktor des Aufbaus. Ein spezieller Grund für die Instabilität ist die Eingangsüberlast, bei der eine Schwankung des Eingangssignals über die maximalen positiven oder negativen Modulatoreingangsgrenzen hinaus eine Sättigung bei einer oder mehreren der Modulatorfilterstufen sowie eine Oszillation der gesamten Schleife verursacht.
  • Bei typischen digitalen Delta-Sigma-Modulatoren wird, wenn der Eingangsstrom einen gegebenen maximalen positiven oder negativen Wert übersteigt, der Quantisiererausgang auf seinen entsprechenden maximalen oder minimalen Wert gesteuert, wobei an diesem Punkt der Durchsatzdatenstrom abgeschnitten (clip; begrenzt) wird. Der abgeschnittene Ausgang des Quantisierers begrenzt wiederum die Menge der negativen Rückkopplung, die für den Modulatoreingangssummierer und das Schleifenfilter zur Verfügung steht. Bei nichtausreichender Rückkopplung tritt bei den Integratoren des Schleifenfilters eine Sättigung bei ihren maximalen oder minimalen Werten auf, und der Modulator wird instabil. Tritt bei den Integratorstufen eine Sättigung auf, so werden die nachfolgenden Schaltungen, so beispielsweise der DAC in einem Delta-Sigma-Digital-Analog- Wandler, übersteuert. Das Ergebnis der Übersteuerung sind extreme Übergänge in dem analogen Ausgangssignal, das bei Audiosystemen die Lautsprecher schädigen und/oder eine Unannehmlichkeit oder Schädigung beim Zuhörer verursachen kann.
  • Eine gängige Technik für die Behandlung einer Überlast in digitalen Delta-Sigma-Modulatoren besteht darin, die Integratorstufen des Schleifenfilters auf 0 zurückzusetzen, wenn eine Überlast erfasst wird. Die Erfassung und Rücksetzung einer Integratorüberlast ist jedoch vergleichsweise schwierig zu implementieren. So muss der Modulator beispielsweise derart ausgestaltet werden, dass er gegenüber Unterbrechungen aufgrund gelegentlicher kurzer Schwankungen des Eingangssignals über seine maximalen Werte hinaus immun ist und gleichzeitig immer noch die realen Überlastbedingungen an dem Modulatoreingang erfasst und entsprechend zurücksetzt.
  • 2 ist ein höheres Blockdiagramm eines als Beispiel angegebenen Delta-Sigma-Digital-Analog-Wandlers (DAC) 200 mit Rückkopplungslenküberlaststeuerung, der die Prinzipien der vorliegenden Erfindung verkörpert. Der DAC 200 ist für eine Verwendung in Anwendungen wie dem DAC-Untersystem 100 von 1 geeignet. Der DAC 200 umfasst zwei Delta-Sigma-Schleifen 201 und 202 und einen gemeinsam genutzten Quantisierer 203. Im Allgemeinen ist die primäre Delta-Sigma-Schleife 201 ein Filter höherer Ordnung, das den gewünschten Rauschformungsvorgang im Normalbetrieb (bei niedrigem Pegel) durchführt. Die Delta-Sigma-Schleife 202 ist im Allgemeinen ein „Überlastdatenweg" niedrigerer Ordnung, der unter Überlastbedingungen unbedingt stabil ist. Eine Lenkschaltung 204, die nachstehend weiter erläutert wird, steuert die negative Rückkopplung von dem Quantisierer 203 zu den Eingängen der Delta-Sigma-Schleifen 201 und 202. Durch Lenken der Rückkopplung zu den Eingängen der Schleifen 201 und 202 wird die Energiemenge, die durch die entsprechende Schleife 201/202 geleitet wird, gesteuert.
  • Bei dem dargestellten Ausführungsbeispiel des DAC 200 ist die primäre Schleife 201 eine Schleife sechster (6.) Ordnung und enthält einen Eingangssummierer 205, der das digitale Eingangssignal mit negativer Rückkopplung von der Lenkschaltung 204 summiert, und zudem ein primäres Schleifenfilter 206 sechster (6.) Ordnung. Das primäre Schleifenfilter 206 weist vorzugsweise eine herkömmliche Topologie auf, so beispielsweise eine Topologie mit Vorwärtskopplung oder Rückkopplung. Eine allgemeine Diskussion des Aufbaus und der Ausgestaltung verschiedener Topologien von Delta-Sigma-Schleifenfiltern finden sich in verschiedenen Veröffentlichungen, so beispielsweise bei „Delta-Sigma Data Converters, Theory, Design and Simulation” von Norsworthy et al., veröffentlicht bei IEEE Press, 1996.
  • Die als Beispiel angegebene Überlast-Delta-Sigma-Modulator-Schleife 202 ist eine Schleife zweiter (2.) Ordnung und enthält einen Eingangssummierer 207, der einen festen Eingangswert (in diesem Fall 0) mit Rückkopplung von der Lenkschaltung 204 summiert, und zudem ein Schleifenfilter 208 zweiter (2.) Ordnung. Die Delta-Sigma-Schleifen zweiter (2.) Ordnung sind gegenüber einer Überlast vergleichsweise immun und im Allgemeinen einfach zu implementieren. Mit anderen Worten, der Aufbau eines Schleifenfilters zweiter Ordnung kann bei oder mit bis zu 100 Prozent (100%) des Eingangsbereiches hiervon arbeiten und dabei immer noch stabil sein. Zusätzlich ist die Stabilität von Filtern zweiter Ordnung allgemein erwiesen. Daher wird bei dem dargestellten Ausführungsbeispiel des DAC 200 eine Schleife 202 zweiter (2.) Ordnung als Überlastschleife 202 ausgewählt. Im Allgemeinen werden die Zustandsvariablen der Stufe zweiter Ordnung abgeschnitten oder begrenzt, um sicherzustellen, dass Register mit finiter Wortlänge verwendet werden können.
  • Die Ausgänge der primären Schleife 201 und der Überlastschleife 202 werden zu dem gemeinsam genutzten Quantisierer 203 durch den Summierer 209 summiert. Bei dem dargestellten Ausführungsbeispiel ist der Quantisierer 203 ein 9-Stufen-Quantisierer mit Funktionen der Begrenzung oder Trunkierung (Nachkommastellenstreichung). Bei dem dargestellten Quantisierer 203 sind der maximale positive trunkierte (quantisierte) digitale Ausgangswert gleich +4 und der maximale negative Ausgangswert gleich –4. Die Lenkschaltung 204 steuert zwei Rückkopplungsströme, nämlich einen Strom von dem Ausgang des gemeinsam genutzten Quantisierers 203 zu dem Eingangssummierer 205 der primären Schleife 201 und einen weiteren Strom zu dem Eingangssummierer 207 der Überlastschleife 202. Der Ausgangsstrom von dem Quantisierer 203, der gleich der Energiesumme der beiden Rückkopplungsströme ist, steuert einen geläufigen Schaltkondensator- oder Stromlenk-DAC 211 über eine DEM-Schaltung 210 (Dynamic Element Matching DEM, dynamische Elementanpassung). Der DAC 211 weist üblicherweise acht Elemente auf, die an sich einander gleichwertig sind. Die DEM-Schaltung 210 stellt die gleichwertige Verwendung der Elemente sicher, um fehlanpassungsbedingtes Rauschen zu entfernen.
  • Im Normalbetrieb stellt der Quantisierer 203 einen Ausgang ohne Abschneiden bereit, weshalb die Lenkschaltung 204 den Großteil der Rückkopplung von dem Quantisierer 203 zu der primären Schleife 201 leitet. Infolgedessen empfängt der Eingangssummierer 205 am Eingang zu dem Schleifenfilter sechster Ordnung eine ausreichende negative Rückkopplung, um die primäre Schleife 201 im stabilen Betriebszustand zu halten. In diesem Fall gibt der dargestellte 9-Stufen-Begrenzungsquantisierer 203 digitale Werte im Bereich zwischen –4 und +4 aus. Bleibt der Modulatoreingang der primären Schleife 201 ausreichend klein, so stellen Rückkopplungswerte in dem Bereich zwischen –4 und +4 eine ausreichende Rückkopplung bereit, um die Stabilität der primären Schleife 201 aufrechtzuerhalten.
  • Nimmt der Eingang der Modulatorschleife 201 zu und nähert sich einer Überlast, so lenkt die Lenkschaltung 204 eine ausreichende negative Rückkopplung zu dem Eingang der primären Schleife 201, um die Stabilität aufrechtzuerhalten. Gleichzeitig wird ein Ausgleichspegel der Rückkopplung an den negativen Eingang des Summierers 207 der unbedingt stabilen Überlastschleife 202 niedriger Ordnung gesendet. Schneidet der Begrenzungsquantisierer 203 beispielsweise seinen Ausgang bei einem Wert von +4 ab, benötigt der Eingang jedoch eine Rückkopplung mit einem Wert von +5 zur Aufrechterhaltung der Stabilität, so führt die Lenkschaltung 204 einen Strom mit einem Wert von +5 zu dem Eingang der primären Schleife 201 sowie einen Ausgleichsstrom mit einem Wert von –1 zu dem Eingang der Überlastschleife 202 zurück. Der Gesamtwert aus der Rückkopplungslenkschaltung 204 bleibt daher gleich dem Wert aus dem Quantisierer 203. Um eine Signalverschlechterung bei Überlastbedingungen zu minimieren, stellt der Betrieb der Lenkschaltung 204 sicher, dass sich die beiden Ausgänge der Lenkschaltung 204 zum Ausgang des Quantisierers 203 summieren. Unter Niedrigsignalbedingungen wird ein minimales oder verschwindendes Signal an den Eingang der Modulatorschleife 202 niedriger Ordnung ausgegeben.
  • Mit anderen Worten, die größere Rückkopplung in den Summierer 205 der primären Schleife 201 summiert sich mit dem größeren digitalen (Überlast-)Eingangssignal des DAC 200 und hält die Stufen des primären Schleifenfilters 206 sechster Ordnung von der Sättigung fern. Die Ausgleichsrückkopplung für die Überlastschleife 202 vergrößert die Energie durch die Schleife 202.
  • Infolgedessen wird verhindert, dass die primäre Schleife 201 eine Überlast erfährt, weshalb sie stabil bleibt. Die Überlastschleife 202 leitet den Großteil der Überlastenergie weiter, bleibt jedoch aufgrund ihrer niedrigen Ordnung stabil. Schwindet die Überlastbedingung, so wird der Großteil der Rückkopplungsenergie zu der primären Schleife 202 rückgeleitet, die mit dem Erzeugen eines hochqualitativen Ausgangssignals fortfährt. Die Schleife 202 zweiter (2.) Ordnung ist einfach aufzubauen und zu implementieren, da sie über keinerlei Eingangssignale verfügt und nur quantisierte Rückkopplungssignale aufweist. Daher kann die Wortlänge der Register sehr kurz gemacht werden.
  • Es bestehen mehrere Möglichkeiten für die Implementierung eines Rückkopplungslenküberlastausgleiches beispielsweise bei dem DAC 200 von 2. 3 ist ein Betriebsblockdiagramm, das einen bestimmten als Beispiel angegebenen Delta-Sigma-DAC 300 mit Rückkopplungslenküberlaststeuerung darstellt. Der Delta-Sigma-DAC 300 enthält ein primäres Schleifenfilter 301 (sechster Ordnung) und ein (bedingungslos stabiles) Überlastschleifenfilter 302 niedriger Ordnung (2. Ordnung). Aus darstellerischen Gründen ist das primäre Schleifenfilter 301 ein Filter sechster (6.) Ordnung, während das Filter 302 niedriger Ordnung ein Filter zweiter (2.) Ordnung ist. Erneut wird eine Topologie zweiter (2.) Ordnung für das Filter 302 niedriger Ordnung gewählt, da Schleifenfilter zweiter (2.) Ordnung erwiesenermaßen unter Überlastbedingungen stabil sind. Bei diesem Beispiel ist das Filter 302 niedriger Ordnung das Überlastfilter.
  • Das primäre Schleifenfilter 301 sechster Ordnung ermöglicht ein hochqualitatives Filtern des Eingangssignals unter Normalbetriebsbedingungen (bei niedrigem Pegel). Der Signalausgang des primären Schleifenfilters 301 wird von einem nichtbegrenzenden Quantisierer 303 quantisiert, der wiederum einem Eingang des Summierers 304 zugeleitet wird. Der Summierer 304 ist nach dem Quantisierer 303 angeordnet, da der Ausgang eines einfachen Schleifenfilters zweiter Ordnung ebenfalls eine ganze Zahl ist, was daher rührt, dass der Eingang stets mit einer ganzen Zahl angesteuert wird und daher nicht an der Trunkierung (Nachkommastellenstreichung) beteiligt ist. Der Ausgang des nichtbegrenzenden Quantisierers 303 stellt zudem eine negative Rückkopplung für den Eingangssummierer 305 zum Schießen der primären Delta-Sigma-Modulator-Schleife bereit, die zudem einen Verzögerungsblock beziehungsweise Z–1-Block 306 für die Signaltaktung enthält.
  • Ein zweiter Eingang des Summierers 304 wird durch das Überlastfilter 302 beschickt. Der Eingang des Überlastfilters 302 ist ein fester Wert, so beispielsweise bei diesem Beispiel eine logische Null (0). Die negative Rückkopplung des Summierers 307 von dem Ausgang des Überlastfilters 302 mit Verzögerung durch das Verzögerungselement beziehungsweise (Z–1)-Element 308 wird nachstehend weiter beschrieben.
  • Die Summe der Ausgänge aus den jeweiligen primären und Überlastfiltern 301 und 302 gemäß Erzeugung durch den Summierer 304 wird durch einen Begrenzer 309 geleitet, der einen Abschneidevorgang (Trunkierung) vornimmt. Das sich ergebende Ausgangssignal des Begrenzers 309 steuert die DEM-Schaltung 310 und den DAC 311 am Ausgang des DAC 300 an.
  • Die Rückkopplung in den Eingangssummierer 307 wird von dem Summierer 312 erzeugt. Der invertierende (negative (–)) Eingang FB1 des Summierers 312 wird von dem Ausgang des nichtbegrenzenden Quantisierers 303 angesteuert. Der nichtinvertierende (positive (+)) Eingang des Summierers 302 wird von dem Ausgang des Begrenzers 309 angesteuert.
  • Solange der Ausgang des nichtbegrenzenden Quantisierers 303 unterhalb des maximalen Ausgangs (positiven nach negativ) des Begrenzers 309 bleibt, bleibt die Überlastrückkopplung FB2 aus dem Summierer 312 bei Null (0). Der Großteil der Energie wird daher durch das hochqualitative Schleifenfilter 301 sechster Ordnung geleitet. Übersteigt der Ausgang des Quantisierers 303 jedoch die positiven oder negativen maximalen Ausgangswerte des Begrenzers 309, so nimmt die Überlastrückkopplung FB2 aus dem Summierer 312 entsprechend zu. Die volle Rückkopplung FB1 aus dem nichtbegrenzenden Quantisierer 303 zu dem Ausgang des Schleifenfilters 301 sechster (6.) Ordnung hält das Schleifenfilter 301 sechster Ordnung dadurch stabil, dass sichergestellt wird, dass die Stufen des Schleifenfilters 301 nicht in Sättigung geraten. Die Überlastrückkopplung FB2 in den Eingang des Filters 302 zweiter (2.) Ordnung stellt sicher, dass mehr Energie durch das Schleifenfilter 302 geleitet wird, das unter Überlastbedingungen stabil bleibt. Die gesamte Rückkopplung für die Summierer 305 und 307 ist gleich dem Ausgang des Begrenzers 309.
  • Andere Lenkmechanismen können bei alternativen Ausführungsbeispielen der vorliegenden Erfindung ebenfalls zum Einsatz kommen, so beispielsweise ein System, das sich des Überlastfilterweges nur dann bedient, wenn eine Überlast den Betrieb des Hauptschleifenfilters stark beeinträchtigt, jedoch das Abschneiden kurzer vorübergehender Überlasten in dem Quantisierer ermöglicht. Darüber hinaus kann die Rückkopplungslenkung auch auf dem Pegel des Eingangssignals beruhen.
  • Die Prinzipien der vorliegenden Erfindung wurden unter Bezugnahme auf als Beispiel angegebene digitale Delta-Sigma-Modulatoren bei als Beispiel angegebenen DACs 200 und 300 beschrieben. Die Rückkopplungslenküberlaststeuerung entsprechend diesen Beispielen ist jedoch auch bei analogen Delta-Sigma-Modulatoren und artverwandten Anwendungen, so beispielsweise bei Analog-Digital-Wandlern, anwendbar.
  • Ungeachtet dessen, dass die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben worden ist, soll die Beschreibung nicht in einem beschränkenden Sinn gedeutet werden. Verschiedenartige Abwandlungen an den offenbarten Ausführungsbeispielen wie auch alternative Ausführungsbeispiele der Erfindung erschließen sich einem Fachmann auf dem einschlägigen Gebiet bei einem Studium der Beschreibung der Erfindung. Einem Fachmann auf dem einschlägigen Gebiet erschließt sich, dass die Konzeption und das spezifische offenbarte Ausführungsbeispiel ohne Weiteres als Grundlage für eine Abwandlung und Gestaltung anderer Strukturen zur Erreichung derselben Zwecke der vorliegenden Erfindung herangezogen werden können. Es ist zudem für einen Fachmann auf dem einschlägigen Gebiet einsichtig, dass gleichwertige Ausgestaltungen nicht vom Schutzumfang der Erfindung gemäß Niederlegung in den beigefügten Ansprüchen abweichen.
  • Es ist beabsichtigt, dass die Ansprüche beliebige derartige Abwandlungen oder Ausführungsbeispiele beinhalten, die im wahren Schutzumfang der Erfindung enthalten sind.

Claims (9)

  1. Rauschformer, umfassend: eine erste dem Rauschformen eines ersten Rückkopplungsstromes unter Normalbetriebsbedingungen dienende Rückkopplungsschleife (201), die ein erstes Filter (206) mit einer ersten Signalübertragungsfunktion aufweist; eine zweite Rückkopplungsschleife (202), die ein zweites Filter (208) mit einer zweiten von der ersten Signalübertragungsfunktion verschiedenen Signalübertragungsfunktion aufweist; einen Quantisierer (203) mit einem Eingang, der gleichzeitig auf Ausgänge der ersten und zweiten Rückkopplungsschleifen (201, 202) anspricht; und eine Lenkschaltung (204) zum Lenken der Rückkopplung von einem Ausgang des Quantisierers (203) zu Eingängen der ersten und zweiten Rückkopplungsschleifen (201, 202), dadurch gekennzeichnet, dass die Lenkschaltung (204) enthält: einen ersten Ausgang zum Bereitstellen eines ersten Rückkopplungsstromes für die erste Rückkopplungsschleife (201) und einen zweiten Ausgang zum Bereitstellen eines zweiten Rückkopplungsstromes für die zweite Rückkopplungsschleife (202) unter Überlastbedingungen zur Aufrechterhaltung der Stabilität der ersten Rückkopplungsschleife (201), wobei die zweite Rückkopplungsschleife (202) unter Überlastbedingungen stabil ist.
  2. Rauschformer nach Anspruch 1, bei dem die Lenkschaltung (204) eine erste Menge der Rückkopplung zu dem Eingang des ersten Filters (206) und eine zweite Menge der Rückkopplung zu dem zweiten Filter (208) unter den Überlastbedingungen lenkt, wobei die erste Menge der Rückkopplung die Stabilität des ersten Filters aufrechterhält und eine Summe der ersten und zweiten Mengen der Rückkopplung im Wesentlichen gleich dem Ausgang des Quantisierers (203) ist.
  3. Rauschformer nach Anspruch 1, bei dem der Quantisierer einen Begrenzungsquantisierer (203) umfasst, der ein quantisiertes Ausgangssignal auf einen Maximalpegel begrenzt, wobei eine Summe der Rückkopplung für den Eingang des ersten Filters (206) und der Rückkopplung für den Eingang des zweiten Filters (208) im Wesentlichen gleich dem Maximalpegel unter den Überlastbedingungen ist.
  4. Verfahren zum Rauschformen in einem Delta-Sigma-Modulator mit ersten und zweiten Rückkopplungsschleifen (201, 202), einem gemeinsam genutzten Quantisierer (203) mit Eingängen, die gleichzeitig auf Ausgänge aus den ersten und zweiten Rückkopplungsschleifen (201, 202) ansprechen, wobei die erste Rückkopplungsschleife (201) ein erstes Filter (206) mit einer ersten Signalübertragungsfunktion enthält und die zweite Rückkopplungsschleife (202) ein zweites Filter (208) mit einer zweiten von der ersten Signalübertragungsfunktion verschiedenen Signalübertragungsfunktion enthält, und einer Lenkschaltung (204), wobei das Verfahren gekennzeichnet ist durch: den Umstand, dass die zweite Rückkopplungsschleife (202) unter Überlastbedingungen stabil ist; Lenken eines ersten Rückkopplungsstromes aus dem Quantisierer (203) zu der ersten Rückkopplungsschleife (201) unter Normalbetriebsbedingungen; Filtern des ersten Rückkopplungsstromes mit der ersten Rückkopplungsschleife (201) unter den Normalbetriebsbedingungen; und Lenken eines zweiten Rückkopplungsstromes aus dem Quantisierer (203) zu der ersten Rückkopplungsschleife und gleichzeitig eines dritten Rückkopplungsstromes aus dem Quantisierer (203) zu der zweiten Rückkopplungsschleife (202) unter Überlastbedingungen zur Aufrechterhaltung der Stabilität der ersten Rückkopplungsschleife (201), wobei sich der zweite Rückkopplungsstrom und der dritte Rückkopplungsstrom im Wesentlichen zu einer Gesamtmenge der Rückkopplung aus dem Quantisierer (203) summieren.
  5. Verfahren zum Rauschformen nach Anspruch 4, bei dem das Lenken des zweiten Rückkopplungsstromes und des dritten Rückkopplungsstromes umfasst: Erzeugen des zweiten Rückkopplungsstromes einer ersten Polarität mit ausreichender Energie zur Aufrechterhaltung der Stabilität des ersten Filters; und Erzeugen des dritten Rückkopplungsstromes mit einer zweiten Polarität zum Summieren mit dem Anteil des ersten Rückkopplungsstromes derart, dass sich im Wesentlichen der gesamte Rückkopplungsstrom aus dem Quantisierer ergibt.
  6. Verfahren zum Rauschformen nach Anspruch 4, bei dem das Eingabesignal einen digitalen Datenstrom umfasst.
  7. Verfahren zum Rauschformen nach Anspruch 4, bei dem das Filtern des Eingangssignals mit dem ersten Filter (206) unter Normalbedingungen ein Filtern des Eingangssignals mit einem Filter höherer Ordnung umfasst; und das Lenken des dritten Rückkopplungsstromes zu dem zweiten Filter (208) ein Lenken des dritten Stromes zu einem Filter niedrigerer Ordnung mit erwiesener Stabilität unter den Überlastbedingungen umfasst.
  8. Verfahren zum Rauschformen nach Anspruch 4, des Weiteren umfassend ein Summieren von Ausgangsströmen der ersten und zweiten Filter (206, 208) an einem Eingang des Quantisierers (203) unter den Überlastbedingungen.
  9. Verfahren zum Rauschformen nach Anspruch 7, bei dem das Filter höherer Ordnung eine Ordnung von wenigstens drei und das Filter niedrigerer Ordnung eine Ordnung von zwei oder weniger aufweisen.
DE60318072T 2002-08-13 2003-08-01 Rauschformungsschaltungen und verfahren mit r ckkopplungslenk berlastkompensation und systeme damit Expired - Lifetime DE60318072T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US217368 2002-08-13
US10/217,368 US6724332B1 (en) 2002-08-13 2002-08-13 Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
PCT/US2003/024243 WO2004032333A1 (en) 2002-08-13 2003-08-01 Noise shaping circuits and methods with feedback steering overload compensation and systems using the same

Publications (2)

Publication Number Publication Date
DE60318072D1 DE60318072D1 (de) 2008-01-24
DE60318072T2 true DE60318072T2 (de) 2008-11-13

Family

ID=32068068

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60318072T Expired - Lifetime DE60318072T2 (de) 2002-08-13 2003-08-01 Rauschformungsschaltungen und verfahren mit r ckkopplungslenk berlastkompensation und systeme damit

Country Status (7)

Country Link
US (1) US6724332B1 (de)
EP (2) EP1540827B1 (de)
JP (3) JP4014598B2 (de)
AT (1) ATE381150T1 (de)
AU (1) AU2003257140A1 (de)
DE (1) DE60318072T2 (de)
WO (1) WO2004032333A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933871B2 (en) * 2001-09-17 2005-08-23 Cirrus Logic, Inc. Feedback steering delta-sigma modulators and systems using the same
JP3828031B2 (ja) * 2002-03-25 2006-09-27 株式会社ルネサステクノロジ Daコンバータ
US6822594B1 (en) * 2003-10-09 2004-11-23 Cirrus Logic, Inc. Overload protection and stability for high order 1-bit delta-sigma modulators
GB2408858B (en) * 2003-12-05 2006-11-29 Wolfson Ltd Word length reduction circuit
US7084798B2 (en) * 2004-01-16 2006-08-01 Cirrus Logic, Inc. Look-ahead delta sigma modulators with quantizer input approximations
US7187312B2 (en) * 2004-01-16 2007-03-06 Cirrus Logic, Inc. Look-ahead delta sigma modulator having an infinite impulse response filter with multiple look-ahead outputs
US7196647B2 (en) * 2004-01-16 2007-03-27 Cirrus Logic, Inc. Signal processing with look-ahead modulator noise quantization minimization
US7009543B2 (en) * 2004-01-16 2006-03-07 Cirrus Logic, Inc. Multiple non-monotonic quantizer regions for noise shaping
US7170434B2 (en) * 2004-01-16 2007-01-30 Cirrus Logic, Inc. Look-ahead delta sigma modulator with quantization using natural and pattern loop filter responses
US7138934B2 (en) * 2004-01-26 2006-11-21 Cirrus Logic, Inc. Pattern biasing for look-ahead delta sigma modulators
US7148830B2 (en) * 2004-01-26 2006-12-12 Cirrus Logic, Inc. Look-ahead delta sigma modulator with pruning of output candidate vectors using quantization error minimization pruning techniques
WO2005074139A2 (en) * 2004-01-28 2005-08-11 Koninklijke Philips Electronics N.V. A da-converter system and a method for converting a multi-bit digital signal to an analog signal
US7081843B2 (en) * 2004-07-19 2006-07-25 Cirrus Logic, Inc. Overload protection for look-ahead delta sigma modulators
US6972705B1 (en) * 2004-12-14 2005-12-06 Cirrus Logic, Inc. Signal processing system having an ADC delta-sigma modulator with single-ended input and feedback signal inputs
US7053807B1 (en) * 2005-03-03 2006-05-30 Analog Devices, Inc. Apparatus and method for controlling the state variable of an integrator stage in a modulator
US7358881B2 (en) * 2005-07-22 2008-04-15 Cirrus Logic, Inc. Quantizer overload prevention for feed-back type delta-sigma modulators
US7327295B1 (en) 2005-10-24 2008-02-05 Cirrus Logic, Inc. Constant edge-rate ternary output consecutive-edge modulator (CEM) method and apparatus
US7209067B1 (en) * 2005-12-08 2007-04-24 Cirrus Logic, Inc. Extended dynamic range consecutive edge modulation (CEM) method and apparatus
US7167118B1 (en) 2005-12-08 2007-01-23 Cirrus Logic, Inc. Centered-pulse consecutive edge modulation (CEM) method and apparatus
JP4872439B2 (ja) * 2006-04-21 2012-02-08 株式会社Ihi データ補間方法及びデータ補間装置
US7450047B1 (en) * 2007-09-06 2008-11-11 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range
JP5235707B2 (ja) * 2009-02-03 2013-07-10 キヤノン株式会社 制御装置
US8970412B2 (en) * 2011-10-25 2015-03-03 Invensense, Inc. Signal quantization method and apparatus and sensor based thereon
CN105379123A (zh) 2013-04-09 2016-03-02 美国思睿逻辑有限公司 用于在数字麦克风系统中生成数字输出信号的系统及方法
US8842031B1 (en) 2013-07-01 2014-09-23 Cirrus Logic, Inc. Delta-sigma modulator with limiter
US9626981B2 (en) 2014-06-25 2017-04-18 Cirrus Logic, Inc. Systems and methods for compressing a digital signal
US10917107B2 (en) * 2017-01-17 2021-02-09 Sony Corporation Analog-digital converter, solid-state image sensing device, and electronic system
US10701486B1 (en) 2019-06-07 2020-06-30 Cirrus Logic, Inc. Low-latency audio output with variable group delay
US11438697B2 (en) 2019-06-07 2022-09-06 Cirrus Logic, Inc. Low-latency audio output with variable group delay
US12015426B2 (en) * 2022-08-04 2024-06-18 Nxp B.V. System and method of reducing delta-sigma modulator error using force-and-correction

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055843A (en) * 1990-01-31 1991-10-08 Analog Devices, Inc. Sigma delta modulator with distributed prefiltering and feedback
US5124703A (en) * 1990-04-05 1992-06-23 Matsushita Electric Industrial Co., Ltd. Digital signal requantizing circuit using multistage noise shaping
NL9001441A (nl) * 1990-06-22 1992-01-16 Philips Nv Sigma-delta modulator.
NL9100379A (nl) * 1991-03-01 1992-10-01 Philips Nv Sigma-deltamodulator.
FI88765C (fi) * 1991-04-09 1993-06-28 Nokia Mobile Phones Ltd Foerfarande och arrangemang foer stabilering av en hoegre grads sigma-delta-modulator
US5414424A (en) * 1993-08-26 1995-05-09 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
GB2281828B (en) * 1993-09-14 1997-08-06 Marconi Gec Ltd Analogue-to-digital converters and digital modulators
US5742246A (en) * 1996-03-22 1998-04-21 National Science Council Stabilizing mechanism for sigma-delta modulator
US6150969A (en) * 1996-06-12 2000-11-21 Audiologic, Incorporated Correction of nonlinear output distortion in a Delta Sigma DAC
US6064326A (en) * 1998-03-30 2000-05-16 Silicon Laboratories, Inc. Analog-to-digital conversion overload detection and suppression
US6331833B1 (en) * 1999-05-07 2001-12-18 Cadence Design Systems, Inc. Highly linear sigma-delta modulator having graceful degradation of signal-to-noise ratio in overload condition
JP2002076901A (ja) * 2000-08-30 2002-03-15 Matsushita Electric Ind Co Ltd Δ変調とδς変調を混合した方式の変調器,オーバーサンプリング型d/a変換器およびa/d変換器

Also Published As

Publication number Publication date
EP1890384A2 (de) 2008-02-20
US6724332B1 (en) 2004-04-20
EP1540827A4 (de) 2005-08-24
WO2004032333A8 (en) 2004-10-14
JP2005536963A (ja) 2005-12-02
DE60318072D1 (de) 2008-01-24
EP1890384A3 (de) 2008-05-07
EP1540827B1 (de) 2007-12-12
EP1540827A1 (de) 2005-06-15
ATE381150T1 (de) 2007-12-15
AU2003257140A1 (en) 2004-04-23
JP2007267433A (ja) 2007-10-11
JP2007267434A (ja) 2007-10-11
WO2004032333A1 (en) 2004-04-15
JP4443591B2 (ja) 2010-03-31
JP4014598B2 (ja) 2007-11-28

Similar Documents

Publication Publication Date Title
DE60318072T2 (de) Rauschformungsschaltungen und verfahren mit r ckkopplungslenk berlastkompensation und systeme damit
DE3855034T2 (de) Digitaler Ein-Bit-Koder und Dekoder mit adaptivem Filter mit einer Anpassungsschaltung für Bitstromüberlastung
DE69123366T2 (de) Digitale Rauschformerschaltung
DE68915700T2 (de) Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem.
DE102012001071B4 (de) Schaltung und verfahren zur optimierung des dynamikbereichs in einem digital-zu-analog-signalpfad
DE69818631T2 (de) Verstärkungsanordnung für digitale signale
DE69215271T2 (de) Unterdrückung von Ton und periodischem Geräusch in einem leerlaufenden Kanal für Sigma-Delta-Modulatoren unter Verwendung eines hochpegeligen Zittersignals
DE112013000926B4 (de) Sigma-Delta-Modulator mit Dithersignal
DE69629369T2 (de) Verfahren zum kodieren wellenförmiger daten
DE60013602T2 (de) Verfahren und gerät zum effizienten verarbeiten gemischter signale in einen digitalen verstärker
DE69729794T2 (de) Sigma-delta-modulator mit geschalteten strömen
DE69738056T2 (de) Übertragung eines Bitstromsignals
EP1177634B1 (de) Sigma-delta-analog/digital-wandleranordnung
DE3315519A1 (de) Analog/digitale signaluebertragung
DE60211208T2 (de) Sigma-delta modulation
DE69627278T2 (de) Vielfach-Abtastraten-Digitalfilter und Verfahren für einen sigma-delta Konversionsprozess
DE102017102860A1 (de) Signalabhängiges subtraktives Dithering
DE102005029490A1 (de) Delta-Sigma-Modulator und Delta-Sigma-Modulationsverfahren
DE19619208A1 (de) Digitaler Verstärker
DE69431223T2 (de) Gerät und Verfahren zur Tonsignalübertragung
DE69728499T2 (de) Signalprozessoren für 1-Bit-Signale mit Sigma-Delta-Modulatoren n-ter Ordnung
DE19711715B4 (de) Signalverarbeitungsvorrichtung zur Umsetzung eines Vielfachbit-Signales, in dem Unterdaten (Sub-Daten) an ein Ein-Bit-Signal angefügt sind
DE60318093T2 (de) Einrichtung zur digitalen signalverarbeitung und audiosignalwiedergabeeinrichtung
DE69923911T2 (de) Vorrichtung zur Übertragung und Wiedergabe eines digitalen Audiosignales
DE69619124T2 (de) Durch digitale signalverarbeitung implementiertes audiorauschunterdrückungssystem

Legal Events

Date Code Title Description
8364 No opposition during term of opposition