DE69020802T2 - Verfahren zum Ausheilen von Halbleitern. - Google Patents

Verfahren zum Ausheilen von Halbleitern.

Info

Publication number
DE69020802T2
DE69020802T2 DE69020802T DE69020802T DE69020802T2 DE 69020802 T2 DE69020802 T2 DE 69020802T2 DE 69020802 T DE69020802 T DE 69020802T DE 69020802 T DE69020802 T DE 69020802T DE 69020802 T2 DE69020802 T2 DE 69020802T2
Authority
DE
Germany
Prior art keywords
wafer
annealing
rta
black box
annealing step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69020802T
Other languages
English (en)
Other versions
DE69020802D1 (de
Inventor
Karen A Grim
Bertram Schwartz
Shobha Singh
Uitert Legrand G Van
George J Zydzik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of DE69020802D1 publication Critical patent/DE69020802D1/de
Application granted granted Critical
Publication of DE69020802T2 publication Critical patent/DE69020802T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0431Apparatus for thermal treatment
    • H10P72/0436Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90Thermal treatments, e.g. annealing or sintering
    • H10P95/904Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/003Anneal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/071Heating, selective

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Dicing (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

    Technisches Gebiet
  • Die Erfindung richtet sich auf die Herstellung von Halbleitervorrichtungen, insbesondere denjenigen mit A&sub3;-B&sub5;- und A&sub2;-B&sub6;-Halbleiterverbindungen, mit Ausheilung von Halbleiterwafern.
  • Stand der Technik
  • Bei der Herstellung von Halbleitervorrichtungen können Wafer aus Halbleitermaterial durch Ionenimplantation mit mindestens einem Dotiermittel dotiert werden. Durch diesen Vorgang wird stets die implantierte Oberfläche beschädigt. Es ist wünschenswert, diesen Schaden zu beseitigen, um für nachfolgende Verarbeitungsschritte wie Metallisierung eine hochwertige Oberfläche zu bieten. Dies wird typischerweise dadurch erreicht, daß der implantierte Wafer einer Ausheilung unterworfen wird, die gleichzeitig die implantierten Ionen aktiviert.
  • Gebräuchliche langfristige Ausheilung im Ofen führt zu einer hochwertigen Oberfläche. Ofenausheilung ist leider zeit- und energieaufwendig und kann bewirken, daß sich das Dotiermittelprofil erweitert und flüchtige Bestandteile verlorengehen (z.B. As von GaAs-Wafern oder P von InP-Wafern), was die Aufrechterhaltung einer bestimmten Atmosphäre über einer ausgeheilten Probe erfordert, um den Verlust des flüchtigen Bestandteils zu kompensieren.
  • Seit kurzem ist die schnelle thermische Ausheilung (RTA - Rapid Thermal Annealing) bei der Verarbeitung von implantierten Halbleitern, insbesondere von Halbleitern mit A&sub3;-B&sub5;- und A&sub2;-B&sub6;- Halbleitererbindungen, einschließlich solchen wie GaAs und InP und Verbindungshalbleitern, die an GaAs und InP gitterangepaßt sind, wie beispielsweise InGaAs, InGaAsP, AlInas, AlInAsP usw., immer nützlicher geworden. Bei dem RTA-Vorgang wird der ausgeheilte Gegenstand für einen kurzen Zeitraum wie beispielsweise von 1 bis 30 Sekunden oder länger, einer Wärmeenergie mit hohen Temperaturen von bis zu 1100ºC ausgesetzt. Beispielsweise werden InP-Wafer Temperaturen im Bereich von 700 bis 800ºC ausgesetzt, während GaAs-Wafer bei Temperaturen im Bereich von 800 bis 1050ºC ausgeheilt werden.
  • Das RTA-Verfahren bietet den Vorteil der Beseitigung des Implantationsschadens mit geringerer Dotiermittelprofilerweiterung im Vergleich zur gebräuchlichen Ofenausheilung. Der RTA-Vorgang kann jedoch zu Gleitlinienbildung sowie auch zu EN1- Elektronenfallen während der RTA-Ausheilung führen.
  • Gleitlinien sind Gebiete eines Wafers, die sich aus der Einführung von thermoelastischen Spannungen ergeben, die auf Grund der hohen Temperaturen während der RTA entstehen und zu thermoplastischen Erscheinungen mit Versetzungsgleiten führen. Da beim RTA-Verfahren das Abkühlen der Probe hauptsächlich durch Strahlung stattfindet, können auf Grund der unterschiedlichen Strahlungsstärke von verschiedenen Teilen der Probe Temperaturgradienten auftreten. Beispielsweise kühlt sich auf Grund der vergleichsweise höheren Ausstrahlung vom Waferrand dieser schneller als die Mitte ab. Infolgedessen können durch den Temperaturgradienten im Wafer thermische Spannungen erzeugt werden, die zu den Gleitlinien führen. Von G. Bentini, L. Correra und C. Donolato wird in "Defects Introduced in Silicon Wafers During Rapid Isothermal Annealing: Thermoelastic and Thermoplastic Effects" [In Siliziumwafern auftretende Fehler während der schnellen isothermischen Ausheilung: thermoelastische und thermoplastische Effekte], J. App. Phys. 56 (10), 15. November 1984, Seiten 2922-2929, die Bildung von Gleitlinien in Silizium beschrieben. Dieses Phänomen tritt auch in A&sub3;-B&sub5;- und A&sub2;-B&sub6;-Halbleitermaterialien auf. Sehr oft können sich die Gleitlinien über eine beträchtliche Entfernung in den mittleren Bereich von Halbleiterwafern erstrecken, wie beispielsweise 1,3 cm oder mehr vom Rand eines Wafers mit einem Durchmesser von ca. 5 oder 6,7 cm, woraus sich Gebiete ergeben, die für weitere Verarbeitung nicht geeignet sind und daher zu einer schlechten Vorrichtungsausbeute führen.
  • Zusätzlich können bei höheren RTA-Temperaturen EN1-Fallen eingeführt werden. In solchen Verbindungshalbleitern wie n-GaAs werden die EN1- Elektronenfallen von der RTA typischerweise oberhalb von 5800ºC eingeführt. Die EN1-Falle ist eine Elektronenfalle mit einer gewissen Aktivierungsenergie aus dem Leitungsband und ergibt sich aus Infraroterwärmung während der RTA. Diese Fallenbildung steht eng mit einer schnellen Erwärmungsstufe im RTA-Vorgang in Verbindung und wird nie nach gebräuchlicher Ofenausheilung beobachtet. Eine detailliertere Besprechung von EN1- Fallen ist in M. Kazuhara und T. Nozaki "Study of Electron Traps in n-GaAs Resulting From Infrared Rapid Thermal Annealing" [Untersuchung von Elektronenfallen in n-GaAs infolge von schneller thermischer Ausheilung mit Infrarot], J. Appl. Phys. 59 (9), 1. Mai 1986, Seiten 3131-3136, zu finden. Die Bildung von Elektronenfallen in n-GaAs durch RTA ist unter Anwendung von Tieftransientenspektroskopie untersucht worden. Von diesen Autoren wurde berichtet, daß zusätzlich zu einer Anzahl von Fallenebenen, die allgemein in Voll-GaAs, so wie es gewachsen ist, vorhanden sind, in bei 950ºC in einer RTA- Ausheilung ausgeheiltem verkapselten GaAs eine neue EN1- Falle mit einer Aktivierungsenergie von 0,20 eV aus dem Leitungsband und einem Elektroneneinfangquerschnitt von 5,4x10&supmin;¹&sup6; cm² gebildet wird.
  • Es ist von Bedeutung, daß die durch RTA ausgeheilten Wafer nicht nur wiederholbar hohe Beweglichkeiten und gleichförmige Aktivierung besitzen sollten, sondern auch eine morphologische Güte aufweisen sollten, die zumindest mit der mit der gebräuchlichen Ofenausheilung erreichten vergleichbar ist. So ist es wünschenswert, die implantierten Halbleiterwafer der RTA auszusetzen und dabei eine hochwertige Oberfläche ohne jegliche Gleitlinien zu erhalten. Zusätzlich ist es wünschenswert, das Auftreten von durch EN1 eingefangenen Fehlern in den mit RTA behandelten Wafern im wesentlichen zu vermeiden.
  • Ein Vorgang nach dem Oberbegriff des Anspruches 1 ist in Appl. Phys. Lett 47 (3), 1. August 1985, Seiten 304-306 offenbart.
  • Die oben umrissenen Probleme lassen sich mittels der in den Patentansprüchen dargestellten Erfindung lösen.
  • In einem beispielhaften erfindungsgemäßen Vorgang wird ein auszuheilender Wafer in einen "schwarzen Kasten" mit einem Boden, einem Schutzring und einem Deckel gelegt, der dann in einer Ausheilkammer angeordnet wird. Der schwarze Kasten besteht aus einem Werkstoff, der im wesentlichen Einstrahlungsenergie absorbiert und Energie hauptsächlich durch Ausstrahlung ableitet. Die RTA- Ausheilung des im schwarzen Kasten ausgeheilten Wafers ergibt Wafer, die im wesentlichen frei von Gleitlinien sind. Als dreistufige Ausheilung ausgeführte RTA- Ausheilung führt zu wiederholbar hohen Beweglichkeiten und gleichförmiger Aktivierung. Die dreistufige RTA- Ausheilung umfaßt einen Vorausheilungsschritt bei einer solchen Temperatur und so lange, daß Wärmeschock des Wafers gemildert wird, der sich ansonsten aus höheren Ausheiltemperaturen ergeben kann, einen Hauptausheilungsschritt bei einer solchen Temperatur und so lange, daß an der Halbleiteroberfläche durch Ionenimplantation verursachte Schäden beseitigt und Dotiermittelionen aktiviert werden, und einen Nachausheilungsschritt bei einer solchen Temperatur und so lange, daß sich aus dem Hauptausheilungsschritt ergebende Spannungen beseitigt werden. Anwendung der dreistufigen RTA in Verbindung mit dem schwarzen Kasten führt zu Wafern, die im wesentlichen frei von Gleitlinien sind und wiederholbar hohe Beweglichkeiten und gleichförmige Aktivierung aufweisen.
  • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist eine perspektivische Teilansicht einer Heizkammer einer repräsentativen Ausheileinrichtung einschließlich einiger ihrer bei der Durchführung der erfindungsgemäßen RTA benutzten Bestandteile.
  • Fig. 2 ist eine explodierte Ansicht von Bestandteilen eines für die erfindungsgemäße Ausheilung von Halbleiterwafern benutzten schwarzen Kastens einer Ausheilvorrichtung.
  • Fig. 3 ist eine graphische Darstellung eines dreistufigen Ausheilzyklusses zur Ausheilung von Siimplantierten GaAs-Wafern.
  • In Figuren 4, 5, 6 und 7 werden vier unterschiedliche Varianten von RTA-Auswirkungen auf die morphologische Güte von mit RTA behandelten GaAs-Wafern verglichen.
  • Fig. 8 offenbart ein Trägerkonzentrationsprofil über Tiefenprofil für beispielhaftes mit einer Dosis von 3x10¹² cm&supmin;² ²&sup9;Si bei 60 KeV implantiertes und durch einen dreistufigen Zyklus von 30 Sekunden bei 650ºC, 10 Sekunden bei 950ºC und 30 Sekunden bei 850ºC ausgeheiltes GaAs.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung betrifft die Herstellung von Halbleitervorrichtungen aus Habbleitermaterialien mit A&sub3;-B&sub5;- und A&sub2;-B&sub6;-Verbindungen mit schneller thermischer Ausheilung (RTA - Rapid Thermal Annealing) von mit einem geeigneten Dotiermittel implantierten Halbleiterwafern. Es wird unten ein Verfahren und eine Einrichtung zur Ausheilung von Wafern mit RTA unter Vermeidung von Gleitlinien und mit wiederholbar hohen Beweglichkeiten und gleichförmiger Aktivierung beschrieben. Als beispielhafter Halbleiterwafer zur Erläuterung der Erfindung werden Si- implantierte GaAs-Wafer benutzt. Andere Halbleitermaterialien und andere Dotiermittel können mit logischen Abwandlungen behandelt werden, bei denen die unten beschriebenen Lehren zur Anwendung kommen.
  • In dieser Darstellung benutzte Wafer waren ursprünglich undotierte, auf (100) orientierte chemischmechanisch polierte halbisolierende GaAs-Wafer mit einem Durchmesser von ca. 5 cm und einer Stärke von ca. 500 um. Annähernd 5 um der Oberflächenstärke jedes Wafers wurden durch Ätzen in einer frisch hergestellten Lösung von 5 H&sub2;SO&sub4;:H&sub2;O&sub2;:H&sub2;O vor der Ionenimplantation entfernt. ²&sup9;Si wurde bei Raumtemperatur in einer nichtkanalisierenden Richtung implantiert. Die Dosis und Energie der Implantationen betrugen 3x10¹²cm&supmin;² bzw. 60 KeV. Zur Implantierung dieser Ionen beiraumtemperatur können andere Dosen im Bereich von3x10¹² bis 5x10¹&sup5; cm&supmin;² und Energien im Bereich von 30 bis 800 KeV benutzt werden. Vor der RTA-Ausheilung wurden die implantierten Wafer mit einem Film aus durch Elektronenstrahl aufgetragenem Glas in einer Stärke im Bereich von 10 bis 500 nm bedeckt (verkapselt). Von 1 bis 15 Molprozent P&sub2;O&sub5;, vorzugsweise 2 bis 10 Molprozent P&sub2;O&sub5;, enthaltendes Phosphorsilikatglas (PSG) ist auf Grund seiner ausgezeichneten Schutzeigenschaften für die Verwendung in RTA am besten geeignet. Für Ausheilzwecke genügt ein PSG-Film in einem Stärkebereich von 30 bis 150 nm, typisch ca. 100 nm.
  • Das Vorhandensein von P&sub2;O&sub5; in SiO&sub2;-Glas erniedrigt seinen Erweichungspunkt und erhöht seinen Wärmeausdehnungskoeffizienten und reduziert damit Spannung während der thermischen Ausheilung, insbesondere durch RTA. Auch blockiert das Vorhandensein von Phosphor eine weitere Diffusion von beispielsweise ionenimplantierten Dotiermitteln bei der Ausheilung. Der P&sub2;O&sub5;-Gehalt eines als Sperrschicht im Ausheilverfahren benutzten PSG wird so ausgewählt, daß der Erweichungspunkt unterhalb einer Ausheiltemperatur liegt, der Schmelzpunkt eines gleichwertigen Kristallmaterials jedoch oberhalb der Ausheiltemperatur liegt. Unter diesen Umständen bildet die Glasschicht eine gute Sperre, ohne die Halbleiteroberfläche unter Spannung zu setzen. Ein P&sub2;O&sub5;-Gehalt oberhalb von 15 Molprozent bewirkt immer noch eine Spannungserniedrigung, aber der Film ist nicht unbedingt chemisch inert. Unter 1 Molprozent liegende Mengen können immer noch Spannung bedeutend verringern, erniedrigen jedoch den Glaserweichungspunkt nur geringfügig. Da bei vielen Anwendungen eine Ausheilung unterhalb von 1200ºC (z.B. 800 bis 1050ºC bei GaAs) gewünscht ist, reicht eintypischer geeigneter Bereich für die P&sub2;O&sub5;-Menge in PSG von 2 bis 10 Molprozent. Eine detailliertere Besprechung der Auswahl der P&sub2;O&sub5;-Menge in PSG findet sich in dem D. T. Ekholm et al. am 15. März 1988 erteilten US-Patent 4,731,293.
  • Das Phosphosilikatglas kann durch das in EP-A-0254013 offenbarte Sol-Gel-Verfahren sehr wirkungsvoll und kostengünstig für die Verwendung bei der Elektronenstrahlbeschichtung vorbereitet werden. Für die Verkapselung können auch andere Gläser wie Borsilikat oder das im Handel erhältliche Vycor (gewichtsmäßig 3% B&sub2;O&sub3;, 1% Al&sub2;O&sub3; und 96% SiO&sub2;) benutzt werden. Die Verwendung von Borsilikatglas bei der Herstellung solcher Vorrichtungen wie Lawinenfotodioden ist in dem am 4. April 1989 im Namen von G. Chi et al. erteilten US- Patent Nr. 4,819,039 offenbart. Die Verwendung von PSG- Glas bei der Herstellung verschiedener Halbleitervorrichtungen einschließlich Lawinenfotodioden ist in dem oben erwähnten US-Patent 4,731,293 offenbart.
  • Wafer 1 mit einem Verkapselungsfilm 2 über einer implantierten Oberfläche wurde in einer Ausheilungseinrichtung unter fließendem trockenen inerten Gas wie Stickstoff (N&sub2;), Argon, Formiergas usw. ausgeheilt. Eine für die RTA-Ausheilung verwendete Einrichtung sollte in der Lage sein, genügend Wärmeenergie zur Vorheizung einer Halbleiterprobe auf eine Temperatur zwischen einer Anfangstemperatur, z.B. Raumtemperatur, und einer Spitzenausheiltemperatur und die für besagte Spitzenausheilung für eine Zeitdauer von 1 bis 30 Sekunden geeignete hohe Wärmeenergie, beispielsweise bis zu 1100-1200ºC, bereitstellen zu können. Für diesen Zweck ist eine mikroprozessorgesteuerte Halogenlampen-Ausheilanlage HEATPULSE 410 geeignet, die im Handel von AG Processing Technologies, Inc., 1325 Borregas Avenue, Sunnyvale, California, 94089, USA, erhältlich ist.
  • Eine repräsentative Ausheileinrichtung enthält eine in der Fig. 1 gezeigte Heizkammer 3. Die Heizkammer enthält ein Quarzisolationsrohr 4, eine untere und eine obere Reihe von Wolfram-Halogenlampen 6 hoher Intensität und Rohrleitungen 7 zum Führen einer geeigneten Kühlflüssigkeit wie Wasser. Die Lampen 6 geben gepulste Strahlungsenergie zum Aufheizen des auf einem Magazin oder einem Heizer 8 in dem Isolationsrohr angeordneten Wafers 1 ab. Bei niedrigen Temperaturen absorbiert der Wafer sichtbares Licht und bei hohen Temperaturen absorbiert er Infrarotstrahlung. Es sind spiegelnde Oberflächen 9 vorgesehen, um die Wärmeenergie zum Isolationsrohr zu reflektieren und die Gleichförmigkeit der Wärmeenergieverteilung zu verbessern.
  • Die thermische Verarbeitung tritt im Isolationsrohr 4 zwischen der oberen und unteren Reihe von Lampen 6 ein. Ein Magazin 8 aus geeignetem Material wie Quarz ist im Isolationsrohr 4 herausnehmbar angeordnet und wird zum Tragen des bearbeiteten implantierten und verkapselten Wafers 1 im Rohr benutzt. Zur Überwachung der Ausheilung kann die Einrichtung mit einem (nicht gezeigten) Pyrometer und einem (nicht gezeigten) Thermoelement ausgerüstet sein. Die Ausheiltemperatur wird typischerweise durch Pyrometermessung gesteuert, während Wafertemperaturen bis innerhalb eines Bereichs von 625-675ºC mit einem Thermoelement wie einem Chromel-Alumel-Thermoelement überwacht werden. Das Thermoelement kann auf geeignete Weise wie auf dem Magazin 8 neben dem Wafer in Kontakt mit einer Waferunterseite oder im Wafer eingebettet angebracht sein.
  • Nach der Erfindung wird der implantierte und verkapselte Wafer 1 vor seiner Anordnung auf dem Magazin 8 in einer Einrichtung eingeschlossen, die als "schwarzer Kasten" bezeichnet werden kann. Die Einrichtung umfaßt drei Bestandteile: einen Boden oder eine Platte 10 zum Tragen des Wafers 1, einen Schutzring 11 zum Umfassen des Wafers und einen Deckel oder eine Abdeckung 12 zum Abdichten eines vom Boden und dem Schutzring gebildeten Hohlraums. Die Bestandteile des schwarzen Kastens bestehen aus einem Schwarzkörpermaterial, das im wesentlichen die gesamte Einstrahlungsenergie (d.h. die Ausstrahlung der Lampen 6) absorbiert und die absorbierte Energie hauptsächlich durch Abstrahlung ableitet. Die Bestandteile des schwarzen Kastens sollten auch aus einem Material bestehen, das unter Betriebsbedingungen stabil und hinsichtlich der gasförmigen Umgebung, z.B. N&sub2;, inert ist. In dem Darstellungsbeispiel sind die Bestandteile des schwarzen Kastens aus einem aus Graphit und Silizium ausgewählten Material hergestellt. Wenn es gewünscht ist, die Möglichkeit einer Verunreinigung des Wafermaterials durch das Material (die Materialien) der Bestandteile des schwarzen Kastens besonders bei höheren RTA-Temperaturen zu verringern, können zumindest die inneren Oberflächen dieser Bestandteile durch einen verkapselnden Glasfilm bedeckt sein. Die Beschichtung kann in einer geeigneten Stärke wie beispielsweise 100-500 nm aufgebracht sein. Die Beschichtung kann vorzugsweise aus demselben Glasmaterial wie dem zur Bedeckung des Wafers benutzten bestehen. Andere Verkapselungsmaterialien wie beispielsweise Vycor oder SiO&sub2; können ebensogut benutzt werden.
  • Die Abmessung des Innendurchmessers des Schutzringes 11 ist etwas größer als die Abmessung des auszuheilenden Wafers 1, um einen geringen Freiraum zwischen dem implantierten Wafer und dem Schutzring zu lassen. Durch den Freiraum soll die Erweiterung des Wafers in dem Hohlraum bei gleichzeitiger wirkungsvoller gleichmäßig verteilter Wärmeübertragung zwischen dem Schutzring des schwarzen Kastens und dem Wafer ermöglicht werden. Aus ähnlichen Gründen ist die Höhe des Schutzringes etwas größer als die Stärke des implantierten Wafers, so daß der Deckel 12 ebenfalls vom implantierten Wafer 1 beabstandet ist. Für einen Wafer mit einer Stärke von ca. 500 um weist der Schutzring typischerweise eine Höhe von 600 bis 900 um auf. Dadurch werden mindestens 100 um Freiraum zwischen dem Wafer und dem Deckel geboten. Ein ähnlicher Freiraum ist zwischen den Innenwänden des Schutzringes und dem Wafer vorgesehen. Die Außenabmessung des Schutzringes und damit des Bodens und des Deckels kann so ausgewählt werden, daß sie in die Grenzen von Halterungen 13 paßt, die in ausgewählten Abstandsöffnungen 14 (Fig. 2) auf dem Magazin angeordnet werden können. Typischerweise weisen Boden, Deckel und Wände des Schutzringes jeweils eine Stärke von 600 bis 1000 um auf. So beträgt für einen implantierten Wafer mit einem Durchmesser von ca. 5 cm die Innenabmessung des Schutzringes ca. 5,7 cm im Durchmesser, und die Außenabmessung des Bodens, des Schutzringes und des Deckels beträgt ca. 7,6 cm im Durchmesser. Für einen implantierten Wafer mit einem Durchmesser von ca. 7,6 cm beträgt die Innenabmessung des Schutzringes ca. 8,3 cm im Durchmesser, und die Außenabmessungen der Bestandteile des schwarzen Kastens betragen jeweils ca. 10 cm im Durchmesser. Um in eine Befestigungsanordnung des benutzten Magazins zu passen, können ebensogut andere entsprechende Außenabmessungen gewählt werden.
  • Vor dem Ausheilen wird der Boden 10 auf das Magazin 8 gelegt, der Schutzring 11 wird auf den Boden 10 gelegt, der implantierte und verkapselte Wafer 1 wird mit der implantierten Seite nach oben innerhalb eines vom Schutzring 11 geformten Hohlraums auf den Boden 10 gelegt, und danach wird der Deckel 12 über den Schutzring 11 gelegt, um den Wafer 1 in den so gebildeten schwarzen Kasten einzuschließen. Als Alternative dazu kann der Wafer 1 vor Auflegen des Schutzringes auf den Boden auf den Boden 10 gelegt werden, oder der schwarze Kasten mit dem Wafer 1 kann vor Auflegen des schwarzen Kastens auf das Magazin zusammengebaut werden.
  • Nach Herstellung einer Strömung aus trockenem inerten Gas wie N&sub2; durch das Isolationsrohr 4 und damit über den schwarzen Kasten wurde der Wafer 1 einer RTA unterworfen. In dem vorliegenden Beispiel war der Ausheilzyklus ein dreistufiger Ausheilzyklus, der, wie in Fig. 3 gezeigt, aus einem Vorausheilungsschritt, einem gepulsten Hauptausheilungsschritt und einem Nachausheilungsschritt, gefolgt von einer Abkühlung, bestand.
  • Der Vorausheilungsschritt wird durch Anheben der Temperatur bis auf einen Bereich von 625 bis 675ºC und Aufrechterhalten dieser Temperatur für eine Zeitdauer durchgeführt, die nicht nur zur Vorheizung des Kastens, sondern auch des Wafers innerhalb des Kastens ausreicht. Damit werden die Auswirkungen des Wärmeschocks gemindert, dem der Wafer ausgesetzt sein würde, wenn er direkt der höheren Ausheiltemperatur unterworfen wäre. Der Vorausheilungsschritt wird vorzugsweise bei ca. 650ºC für eine Zeitdauer von ca. 30 Sekunden durchgeführt. Der gepulste Hauptausheilungsschritt wird bei Temperaturen im Bereich von 900 bis 1000ºC für eine Zeitdauer durchgeführt, die zur Ausheilung des durch die Ionenimplantation verursachten Schadens an der Oberfläche des Wafers 1 ausreicht. Eine Zeitdauer von bis zu 50 Sekunden könnte nützlich sein, wobei eine Zeitdauer im Bereich von 5 bis 20 Sekunden am geeignetsten ist. Der gepulste Hauptausheilungsschritt wird vorteilhafterweise bei Spitzentemperaturen von 950ºC für ca. 10 Sekunden durchgeführt. Der Nachausheilungsschritt wird bei einer Temperatur im Bereich von 825 bis 875ºC für eine Zeitdauer durchgeführt, die zur Beseitigung von Spannungen, die durch die Hochtemperaturausheilung verursacht sein könnten, ausreicht. Die Nachausheilung wird vorzugsweise so durchgeführt, daß der impulsausgeheilte Wafer ca. 30 Sekunden lang auf ca. 850ºC gehalten wird. Nach dem Nachausheilungsschritt kann sich der Wafer mit einer Geschwindigkeit von 5 bis 50ºC/Sekunde auf mindestens 550ºC abkühlen. Die Abkühlung verläuft typischerweise mit einer Abkühlgeschwindigkeit von ca. 30ºC/Sekunden oder langsamer. Ausgeheilte Wafer 1 werden aus der Heizkammer 3 herausgenommen, wenn ihre Temperatur unter 200ºC abfällt. Nach der Ausheilung kann die Verkapselung 2 auf dem ausgeheilten Wafer 1 beibehalten werden, oder sie kann, wenn für die nachfolgende Vorrichtungsverarbeitung eine unverkapselte Oberfläche wünschenswert ist, unter Anwendung einer HF:H&sub2;O-Ätzlösung entfernt werden.
  • Zur Bestimmung des Wirksamkeitsgrades der Hauptausheiltemperatur und -zeit hinsichtlich Gleitlinien wurde eine Anzahl von Wafern bei Spitzentemperaturen im Bereich von 925 bis 1000ºC für Zeiten im Bereich zwischen 5 und 20 Sekunden ausgeheilt. Bei ihrer Untersuchung mit einem Lichtmikroskop waren alle auf diese Weise ausgeheilten Wafer vollständig frei von Wärmeschäden. Um die Wafer auf Gleitlinien zu untersuchen, wurden sie in bei 300ºC geschmolzenem KOH 20 Minuten lang geätzt.
  • Der Wirksamkeitsgrad der Anwendung des schwarzen Kastens mit Schutzring und Deckel aus Graphit oder Silizium bei der Beseitigung von Gleitlinien ist in den Figuren 4, 5, 6 und 7 dargestellt. In diesem Experiment wurden vier implantierte und verkapselte (in Figuren 5, 6 bzw. 7 dargestellte) Wafer aus demselben GaAs- Einkristallkörper unter Anwendung des dreistufigen Zyklus einschließlich des Vorausheilungsschritts für ca. 30 Sekunden bei 650ºC, des Hauptausheilungsimpulsschritts für ca. 10 Sekunden bei einer Spitzentemperatur von 950ºC und des Nachausheilungsschritts für ca. 30 Sekunden bei 850ºC ausgeheilt. In Fig. 4, 6 bzw. 7 dargestellte Wafer konnten sich mit einer natürlichen Abkühlgeschwindigkeit von ca. 30ºC/Sekunde von der Nachausheiltemperatur von 850ºC abkühlen, während sich der in der Fig. 5 gezeigte Wafer mit einer Abkühlgeschwindigkeit von ca. 10ºC/Sekunde abkühlen konnte.
  • Der in der Fig. 4 dargestellte Wafer wurde in einem Hohlraum eines durch einen Boden aus Silizium und einen Schutzring und einen Deckel aus Graphit gebildeten schwarzen Kastens ausgeheilt. Die topographische Verteilung des auf Gleitlinien beruhenden Schadens in diesem Wafer war auf ein nur kleines Grenzgebiet mit weniger als 10% der Oberfläche begrenzt. Der in Fig. 5 gezeigte Wafer wurde unter Verwendung derselben Art von schwarzen Kasten ausgeheilt, konnte sich jedoch mit einer geringeren Abkühlgeschwindigkeit ( 10ºC/Sek.) als der erste Wafer von 850ºC auf ca. 600ºC abkühlen. Die Ergebnisse zeigen, daß der Wafer unter diesen Bedingungen vollständig frei von Gleitlinien war. Die Wiederholbarkeit dieses Vorgangs wurde mit mehr als 20 Wafern bestätigt, die bei Spitzentemperaturen im Bereich zwischen 925 und 1000ºC ausgeheilt wurden. Einfache Verwendung einer langsamen Abkühlgeschwindigkeit ohne den Graphitschutzring und -deckel brachte keinen Erfolg bei der Beseitigung von Gleitlinien. Mit einem Siliziumschutzring und -deckel erhaltene Ergebnisse waren im Vergleich mit den mit dem Graphitschutzring und -deckel erhaltenen ebenfalls sehr zufriedenstellend.
  • Für Vergleichszwecke wurde der in Fig. 6 gezeigte Wafer auf einem Siliziumboden, aber ohne Schutzring oder Deckel ausgeheilt. In diesem Wafer war die Gleitliniendichte so hoch, daß er im wesentlichen unbrauchbar für die Vorrichtungsherstellung war. Der in Fig. 7 gezeigte Wafer wurde in einem Hohlraum eines Kastens ausgeheilt, der durch einen Quarzglasschutzring und einen Siliziumdeckel gebildet wurde. Obwohl in diesem Fall eine leichte Verringerung der Dichte von Gleitlinien (relativ zur Dichte ohne den Schutzring und Deckel) eintrat, waren mehr als 75% des Wafers nicht für Vorrichtungsverwendung geeignet. Mit einem Schutzring aus Aluminiumoxid und einem Silizium- oder Graphitdeckel erhaltene Ergebnisse waren ebenfalls im Vergleich zu den mit dem Schutzring aus Quarzglas erhaltenen unzufriedenstellend.
  • Diese Beispiele zeigen, daß der Gleitschaden durch Verwendung einer Einrichtung eines schwarzen Kastens mit einem Schutzring und einem Deckel aus einem Schwarzkörpermaterial wie entweder Graphit oder Silizium wirksam beseitigt wird. Es hat sich herausgestellt, daß ein Schutzring aus Quarzglas oder Aluminiumoxid bei der Verhinderung der Gleitlinien unwirksam war. Gleichermaßen wurden bei der Verwendung von Schutzring und Deckel aus Quarzglas oder Aluminiumoxid ungünstige Ergebnisse erzielt.
  • Der Vorteil der dreistufigen Ausheilung gegenüber einer zweistufigen Ausheilung einschließlich eines Vorausheilungs und Hauptausheilungsschritts wurde auf folgende Weise untersucht. Eine Anzahl von Wafern mit einem Durchmesser von 5 cm wurde in zwei Hälften gespalten. Von jedem Wafer wurde ein Stück unter Verwendung einer zweistufigen Ausheilung mit Voraufheizung bei 650ºC für ca. 30 Sekunden, gefolgt von der Rauptausheilung bei 950ºC für ca. 10 Sekunden, aktiviert. Das andere Stück desselben Wafers wurde unter Verwendung des in Fig. 3 dargestellten dreistufigen Zyklus ausgeheilt. Beide Ausheilungssätze wurden mit dem schwarzen Kasten mit Boden aus Silizium und mit Schutzring und Deckel aus Graphit ausgeführt. Bei ihrer Untersuchung auf Gleitlinien zeigte sich, daß beide Stücke gleitlinienfrei waren. Das beweist, daß mit dem schwarzen Kasten Gleitlinien entweder mit zweistufiger oder dreistufiger RTA wirksam vermieden werden können.
  • Die mit der zweistufigen Ausheilung erreichbaren Beweglichkeits- und Aktivitätseigenschaften waren jedoch nicht so wirksam wie die mit der dreistufigen Ausheilung erreichbaren. Die sich aus entweder der zweistufigen oder dreistufigen Ausheilung ergebende Aktivierung war vergleichbar und betrug annähernd 100%. Die mit der zweistufigen Ausheilung erreichbaren Durchschnittsbeweglichkeiten waren jedoch viel niedriger als die bei der dreistufigen Ausheilung.
  • Profile von Trägerkonzentrationen über Tiefe wurden aus C-V-Messungen an einer Quecksilbersonde erhalten, die unter Benutzung von Ti-Au-Schottky- Sperrdioden gegenüber einem Volumen-n-GaAs-Standard geeicht wurde. Ergebnisse von C-V-Messungen ergaben Profile von Trägerkonzentration über Tiefe, die ausgezeichnet mit den theoretischen LSS-Profilkurven für beide Hälften übereinstixnmten und eine Aktivierung von beinahe 100% anzeigten. In Fig. 8 wird ein typisches Tiefenprofil dargestellt, das durch die dreistufige Ausheilung eines GaAs-Wafers mit einem Durchmesser von 7,6 cm erhalten wurde und die Aktivierung von beinahe 100% anzeigt. Das LSS-Profil wird durch die durchgezogene Linie dangestellt. Die durchgezogene Kennlinie stellt die theoretische oder LSS-Kennlinie dar und wird unter Verwendung des Projektionsbereichs und der Projektionsstandardabweichung erhalten, die aus der Theorie von Lindhard, Scharft und Schlott Proiected Rande Statistics, Semiconductors and Related Materials [Projektionsbereichsstatistiken, Halbleiter und verwandte Materialien], 2. Auflage, von James F. Gibbon, William S. Johnson und Steven W. Mylroie; Halstead Press, John Wiley and Sons, Inc., New York, abgeleitet wurden.
  • Unter Verwendung des Van der Pauw-Verfahrens wurden Hall-Effekt und Schichtwiderstandsmessungen zur Untersuchung der Schichtträgerkonzentration (Ng) und Durchschnittsschichtbeweglichkeit (um) der implantierten Aktivschicht durchgeführt. Hall-Messungen an den zweistufig ausgeheilten Stücken ergaben Durchschnittsbeweglichkeiten im Bereich von 1500-2000 cm²/Vs, während die dreistufig ausgeheilten Proben Beweglichkeiten zwischen 2500-3000 cm²/Vs aufwiesen. Dieser Unterschied kann wie folgt erklärt werden. Ortliche Schwankung der Beweglichkeit in einem gegebenen Wafer aus GaAs wird allgemein beobachtet und steht mit unterschiedlichen Versetzungen über die Probe hinweg in Beziehung. Angesichts der Tatsache, daß mit dem RTA-Vorgang Schritte mit schneller Anwärmung und Abkühlung verbunden sind, besteht die Möglichkeit einer Bildung von eingefangenen Gitterfehlern während der Ausheilung. Das Auftreten solcher eingefangenen Fehler würder zu einer schlechten Beweglichkeit von Majoritätsträgern in der implantierten Schicht führen. So können niedrige gemessene Beweglichkeiten in Schichten mit Aktivierung von annähernd 100%, die durch den zweistufigen Ausheilzyklus (Vorausheilungsschritt für ca. 30 Sekunden bei 650ºC, gefolgt vom gepulsten Hauptausheilungsschritt für ca. 10 Sekunden bei 950ºC) erhalten werden, dem Vorhandensein von EN1-Fallen zugeschrieben werden.
  • Aktivierte Schichten mit wiederholbar hoher Beweglichkeit wurden durch Anwendung eines dreistufigen Ausheilzyklusses erhalten, bei dem der Endschritt aus einer Ausheilung für ca. 30 Sekunden bei 850ºC bestand. Da in mit einem dreistufigen Ausheilzyklus aktivierten Wafern höhere Beweglichkeiten beobachtet werden, ist die Annahme, daß sich in diesem Vorgang keine EN1-Fallen bildeten, nicht unberechtigt. Ansonsten würde das Vorhandensein von EN1-Fallen auf Grund der Zerstreuung von Trägern zu einer geringeren Beweglichkeit führen. Es könnte trotzdem auch angenommen werden, daß, wenn sich aus dem gepulsten Hauptausheilungsschritt durch EN1-Fallen eingefangene Fehler ergaben, diese durch den Nachausheilungsschritt entfernt wurden. Diese Ansicht wird in der Tat durch die oben erwähnte Beobachtung von M. Kuzuhara und T. Nozaki unterstützt, daß die EN1-Falle durch langfristige Ausheilung (Dauer > 255) zerstört wurde.

Claims (5)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem ein Wafer aus Halbleitermaterial, bei dem Dotiermittelionen in mindestens einen ausgewählten Bereich mindestens einer Oberfläche desselben implantiert sind und das eine Schicht von Verkapselungsmaterial über der besagten Oberfläche aufweist, einer schnellen thermischen Ausheilung (RTA - Rapid Thermal Anneal) unterworfen wird, wobei das besagte Halbleitermaterial aus Halbleitermaterialien mit A&sub3;B&sub5;- und A&sub2;B&sub6;-Verbindungen ausgewählt wird, wobei die besagte RTA mindestens einen Hauptausheilungsschritt umfaßt, bei dem der Wafer so lange einer solchen Temperatur ausgesetzt wird, daß durch die Ionenimplantation an der besagten Oberfläche verursachte Schäden behoben und Dotiermittelionen im besagten mindestens einen ausgewählten Bereich der besagten Oberfläche des Wafers aktiviert werden,
wobei vor der besagten RTA der Wafer in einem Hohlraum eines hiernach als "Schwarzer Kasten" bezeichneten Behälters mit einem Boden (10), einem ringförmigen Schutzring (11) und einem Deckel (12) eingeschlossen wird, wobei der besagte Boden, Schutzring und Deckel aus Schwarzkörpermaterial bestehen, das unter Ausheilbedingungen stabil ist, wobei das Schwarzkörpermaterial des Bodens, des Schutzringes und des Deckels des schwarzen Kastens aus aus Graphit und Silizium ausgewähltem Material besteht,
wobei Innenflächen des besagten schwarzen Kastens mit einer Schicht von Verkapselungsmaterial verkapselt sind, das dem Verkapselungsmaterial auf der besagten mindestens einen Oberfläche des Wafers ähnlich sein kann oder auch nicht, wobei das Verkapselungsmaterial auf den besagten Innenflächen aus der Reihe Phosphorsilikatglas, Borsilikatglas, einem gewichtsinäßig aus 3% B&sub2;O&sub3;, 1% Al&sub2;O&sub3; und 96% SiO&sub2; bestehenden Glas (z.B. Vycor ) und SiO&sub2; ausgewählt wird, dadurch gekennzeichnet, daß die RTA einen dem besagten Hauptausheilungsschritt vorangehenden Vorausheilungsschritt enthält, wobei der Vorausheilungsschritt bei einer festen Temperatur so lange durchgeführt wird, daß nicht nur der schwarzen Kasten, sondern auch der Wafer im schwarzen Kasten vorgeheizt wird, um einen etwaigen Wärmeschock des Halbleitermaterials zu mildern, der sich aus der höheren Temperatur des Hauptausheilungsschritts ergeben kann, und einen dem Hauptausheilungsschritt folgenden Nachausheilungsschritt, wobei der Nachausheilungsschritt so lange bei einer solchen Temperatur ausgeführt wird, daß Spannungen beseitigt werden, die sich aus dem Hauptausheilungsschritt ergeben können, gefolgt von einer Abkühlung, und wobei, wenn das Halbleitermaterial der besagten Verbindung aus GaAs besteht, die besagte RTA folgendes umfaßt: daß der schwarze Kasten mit dem darin befindlichen Wafer nacheinander der Vorausheilung bei Temperaturen im Bereich von 625ºC bis 675ºC für eine Zeitdauer von 20 bis 40 Sekunden, dem Hauptausheilungsschritt bei einer Spitzentemperatur im Bereich von 900ºC bis 1000ºC für eine Zeitdauer von 5 bis 20 Sekunden und der Nachausheilung bei Temperaturen im Bereich von 825ºC bis 875ºC für eine Zeitdauer von 25 bis 35 Sekunden sowie danach einer Abkühlung mit einer Geschwindigkeit von 5ºC bis 50ºC pro Sekunde unterworfen wird.
2. Verfahren nach Anspruch 1, wobei der Verbindungshalbleiter GaAs ist, wobei die besagte RTA folgendes umfaßt daß der schwarze Kasten mit dem darin befindlichen Wafer nacheinander der Vorausheilung mit einer Temperatur von ca. 650ºC für ca. 30 Sekunden, der Hauptausheilung bei einer Spitzentemperatur von ca. 950ºC für ca. 10 Sekunden und der Nachausheilung bei einer Temperatur von ca. 850ºC für ca. 30 Sekunden sowie danach der besagten Abkühlung unterworfen wird.
3. Verfahren nach Anspruch 1 oder 2, wobei die besagte Abkühlung mit einer Geschwindigkeit von bis zu 30ºC pro Sekunde erfolgt.
4. Verfahren nach Anspruch 1 oder 2, wobei die besagte Abkühlung mit einer Geschwindigkeit von ca. 10ºC pro Sekunde erfolgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verkapselungsmaterial Phosphorsilikatglas mit 2-10 Molprozent P&sub2;O&sub5; umfaßt.
DE69020802T 1989-05-01 1990-04-25 Verfahren zum Ausheilen von Halbleitern. Expired - Fee Related DE69020802T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/345,923 US5011794A (en) 1989-05-01 1989-05-01 Procedure for rapid thermal annealing of implanted semiconductors

Publications (2)

Publication Number Publication Date
DE69020802D1 DE69020802D1 (de) 1995-08-17
DE69020802T2 true DE69020802T2 (de) 1995-12-07

Family

ID=23357116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69020802T Expired - Fee Related DE69020802T2 (de) 1989-05-01 1990-04-25 Verfahren zum Ausheilen von Halbleitern.

Country Status (8)

Country Link
US (1) US5011794A (de)
EP (1) EP0399662B1 (de)
JP (1) JPH0750691B2 (de)
KR (1) KR950014610B1 (de)
CA (1) CA2015411C (de)
DE (1) DE69020802T2 (de)
ES (1) ES2074536T3 (de)
HK (1) HK100596A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869500B2 (en) 2001-09-25 2005-03-22 Samsung Electronics Co., Ltd. Method for processing a wafer and apparatus for performing the same
DE102005030851A1 (de) * 2005-07-01 2007-01-04 Freiberger Compound Materials Gmbh Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
US8025729B2 (en) 2005-07-01 2011-09-27 Freiberger Compound Materials Gmbh Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645131B2 (ja) * 1990-03-28 1994-06-15 日本碍子株式会社 セラミック長尺成形体乾燥用治具
JPH04198095A (ja) * 1990-11-28 1992-07-17 Fujitsu Ltd 化合物半導体薄膜成長方法
DE4140387C2 (de) * 1991-12-07 1998-10-15 Inst Halbleiterphysik Gmbh Vorrichtung und Verfahren zur verformungsfreien Bearbeitung von Halbleitermaterialscheiben in schnellen thermischen Prozessen
US5580388A (en) * 1993-01-21 1996-12-03 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
US5820686A (en) * 1993-01-21 1998-10-13 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
US5680502A (en) * 1995-04-03 1997-10-21 Varian Associates, Inc. Thin film heat treatment apparatus with conductively heated table and surrounding radiation shield
US5830277A (en) * 1995-05-26 1998-11-03 Mattson Technology, Inc. Thermal processing system with supplemental resistive heater and shielded optical pyrometry
US6002109A (en) 1995-07-10 1999-12-14 Mattson Technology, Inc. System and method for thermal processing of a semiconductor substrate
US5861609A (en) * 1995-10-02 1999-01-19 Kaltenbrunner; Guenter Method and apparatus for rapid thermal processing
US6133550A (en) 1996-03-22 2000-10-17 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
JP3563224B2 (ja) * 1996-03-25 2004-09-08 住友電気工業株式会社 半導体ウエハの評価方法、熱処理方法、および熱処理装置
US5837555A (en) * 1996-04-12 1998-11-17 Ast Electronik Apparatus and method for rapid thermal processing
US6046439A (en) * 1996-06-17 2000-04-04 Mattson Technology, Inc. System and method for thermal processing of a semiconductor substrate
US6198074B1 (en) 1996-09-06 2001-03-06 Mattson Technology, Inc. System and method for rapid thermal processing with transitional heater
US7470142B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Wafer bonding method
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
US5960158A (en) 1997-07-11 1999-09-28 Ag Associates Apparatus and method for filtering light in a thermal processing chamber
US6207591B1 (en) * 1997-11-14 2001-03-27 Kabushiki Kaisha Toshiba Method and equipment for manufacturing semiconductor device
DE19808246B4 (de) * 1998-02-27 2004-05-13 Daimlerchrysler Ag Verfahren zur Herstellung eines mikroelektronischen Halbleiterbauelements mittels Ionenimplatation
US5930456A (en) * 1998-05-14 1999-07-27 Ag Associates Heating device for semiconductor wafers
US5970214A (en) * 1998-05-14 1999-10-19 Ag Associates Heating device for semiconductor wafers
US6210484B1 (en) 1998-09-09 2001-04-03 Steag Rtp Systems, Inc. Heating device containing a multi-lamp cone for heating semiconductor wafers
US6771895B2 (en) * 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
US6303411B1 (en) 1999-05-03 2001-10-16 Vortek Industries Ltd. Spatially resolved temperature measurement and irradiance control
DE19920871B4 (de) * 1999-05-06 2004-07-01 Steag Rtp Systems Gmbh Verfahren zum Aktivieren von Ladungsträgern durch strahlungsunterstützte Wärmebehandlung
US6416318B1 (en) * 1999-06-16 2002-07-09 Silicon Valley Group, Inc. Process chamber assembly with reflective hot plate and pivoting lid
JP2001007039A (ja) 1999-06-18 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法
DE19936081A1 (de) 1999-07-30 2001-02-08 Siemens Ag Vorrichtung und Verfahren zum Temperieren eines Mehrschichtkörpers, sowie ein unter Anwendung des Verfahrens hergestellter Mehrschichtkörper
DE50015995D1 (de) 1999-10-20 2010-10-28 Saint Gobain Vorrichtung und Verfahren zum Temperieren mindestens eines Prozessierguts
EP1277238B1 (de) 1999-10-20 2010-09-15 Saint-Gobain Glass France S.A. Vorrichtung und Verfahren zum gleichzeitigen Temperieren mehrerer Prozessiergüter
JP4577462B2 (ja) * 1999-11-05 2010-11-10 住友電気工業株式会社 半導体の熱処理方法
US6342691B1 (en) 1999-11-12 2002-01-29 Mattson Technology, Inc. Apparatus and method for thermal processing of semiconductor substrates
US6797533B2 (en) * 2000-05-19 2004-09-28 Mcmaster University Quantum well intermixing in InGaAsP structures induced by low temperature grown InP
AU2001252071A1 (en) * 2000-05-19 2001-11-26 Mcmaster University A method for locally modifying the effective bandgap energy in indium gallium arsenide phosphide (ingaasp) quantum well structures
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
WO2002047123A1 (en) * 2000-12-04 2002-06-13 Vortek Industries Ltd. Heat-treating methods and systems
US6594446B2 (en) 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
TW480677B (en) * 2001-04-04 2002-03-21 Macronix Int Co Ltd Method of fabricating a nitride read only memory cell
US7231141B2 (en) * 2001-04-23 2007-06-12 Asm America, Inc. High temperature drop-off of a substrate
US6521503B2 (en) 2001-04-23 2003-02-18 Asm America, Inc. High temperature drop-off of a substrate
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
JP2005515425A (ja) * 2001-12-26 2005-05-26 ボルテック インダストリーズ リミテッド 温度測定および熱処理方法およびシステム
US7013091B2 (en) * 2002-01-16 2006-03-14 Pts Corporation Synchronization of pulse and data sources
TW200305228A (en) * 2002-03-01 2003-10-16 Hitachi Int Electric Inc Heat treatment apparatus and a method for fabricating substrates
US6776849B2 (en) * 2002-03-15 2004-08-17 Asm America, Inc. Wafer holder with peripheral lift ring
US6861321B2 (en) 2002-04-05 2005-03-01 Asm America, Inc. Method of loading a wafer onto a wafer holder to reduce thermal shock
DE10234694A1 (de) * 2002-07-30 2004-02-12 Infineon Technologies Ag Verfahren zum Oxidieren einer Schicht und zugehörige Aufnamevorrichtung für ein Substrat
US6933158B1 (en) * 2002-10-31 2005-08-23 Advanced Micro Devices, Inc. Method of monitoring anneal processes using scatterometry, and system for performing same
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
KR20120045040A (ko) 2002-12-20 2012-05-08 맷슨 테크날러지 캐나다 인코퍼레이티드 피가공물 지지 방법
WO2004072323A2 (en) * 2003-02-07 2004-08-26 Solaicx High reflectivity atmospheric pressure furnace for preventing contamination of a work piece
JP3929939B2 (ja) * 2003-06-25 2007-06-13 株式会社東芝 処理装置、製造装置、処理方法及び電子装置の製造方法
WO2005059991A1 (en) * 2003-12-19 2005-06-30 Mattson Technology Canada Inc. Apparatuses and methods for suppressing thermally induced motion of a workpiece
TWI327761B (en) * 2005-10-07 2010-07-21 Rohm & Haas Elect Mat Method for making semiconductor wafer and wafer holding article
JP4907222B2 (ja) * 2006-05-01 2012-03-28 三菱電機株式会社 半導体ウエハの加熱装置
JP2008053521A (ja) * 2006-08-25 2008-03-06 Sumco Techxiv株式会社 シリコンウェーハの熱処理方法
JP5967859B2 (ja) * 2006-11-15 2016-08-10 マトソン テクノロジー、インコーポレイテッド 熱処理中の被加工物を支持するシステムおよび方法
US20080160731A1 (en) * 2006-12-27 2008-07-03 Dongbu Hitek Co., Ltd. Method for fabricating cmos image sensor
CN102089873A (zh) 2008-05-16 2011-06-08 加拿大马特森技术有限公司 工件破损防止方法及设备
US7943527B2 (en) * 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
JP6482180B2 (ja) * 2014-03-25 2019-03-13 住友重機械工業株式会社 半導体装置の製造方法
EP3690962A1 (de) 2019-01-31 2020-08-05 (CNBM) Bengbu Design & Research Institute for Glass Industry Co., Ltd. Anordnung, vorrichtung und verfahren zum wärmebehandeln eines mehrschichtkörpers
US11340400B2 (en) 2019-03-06 2022-05-24 Massachusetts Institute Of Technology Hybrid integration for photonic integrated circuits
US11710656B2 (en) 2019-09-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor-on-insulator (SOI) substrate
JP7438399B2 (ja) * 2020-08-03 2024-02-26 アプライド マテリアルズ インコーポレイテッド バッチ熱処理チャンバ
DE102022130610A1 (de) * 2022-11-18 2024-05-23 Ams-Osram International Gmbh Herstellung eines substrats

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143520A (ja) * 1982-02-22 1983-08-26 Toshiba Corp 半導体結晶の熱処理方法
JPS59136925A (ja) * 1983-01-25 1984-08-06 Sumitomo Electric Ind Ltd 化合物半導体の熱処理方法
US4698486A (en) * 1984-02-28 1987-10-06 Tamarack Scientific Co., Inc. Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
JPS60239400A (ja) * 1984-05-11 1985-11-28 Sumitomo Electric Ind Ltd 化合物半導体のアニ−ル法
US4794217A (en) * 1985-04-01 1988-12-27 Qing Hua University Induction system for rapid heat treatment of semiconductor wafers
US4731293A (en) * 1986-06-20 1988-03-15 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of devices using phosphorus glasses
US4725565A (en) * 1986-06-26 1988-02-16 Gte Laboratories Incorporated Method of diffusing conductivity type imparting material into III-V compound semiconductor material
JPS648616A (en) * 1987-06-30 1989-01-12 Sharp Kk Lamp annealing apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869500B2 (en) 2001-09-25 2005-03-22 Samsung Electronics Co., Ltd. Method for processing a wafer and apparatus for performing the same
DE10244409B4 (de) * 2001-09-25 2009-09-17 Samsung Electronics Co., Ltd., Suwon Verfahren zum Ätzen einer auf einem Wafer ausgebildeten vorbestimmten Schicht und Vorrichtung zur Durchführung derselben
DE102005030851A1 (de) * 2005-07-01 2007-01-04 Freiberger Compound Materials Gmbh Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
US8025729B2 (en) 2005-07-01 2011-09-27 Freiberger Compound Materials Gmbh Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer
US9181633B2 (en) 2005-07-01 2015-11-10 Freiberger Compound Materials Gmbh Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer

Also Published As

Publication number Publication date
DE69020802D1 (de) 1995-08-17
KR950014610B1 (ko) 1995-12-11
JPH02303121A (ja) 1990-12-17
US5011794A (en) 1991-04-30
EP0399662A2 (de) 1990-11-28
EP0399662B1 (de) 1995-07-12
HK100596A (en) 1996-06-14
EP0399662A3 (de) 1992-03-04
ES2074536T3 (es) 1995-09-16
CA2015411C (en) 1994-03-15
CA2015411A1 (en) 1990-11-01
KR900019149A (ko) 1990-12-24
JPH0750691B2 (ja) 1995-05-31

Similar Documents

Publication Publication Date Title
DE69020802T2 (de) Verfahren zum Ausheilen von Halbleitern.
DE69126228T2 (de) Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69204386T2 (de) Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.
DE1933690C3 (de) Verfahren zum Herstellen eines mindestens bereichsweise einkristallinen Films auf einem Substrat
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE3219441C2 (de)
DE69004201T2 (de) Verfahren zur Herstellung einer SOI-Halbleiteranordnung.
DE2947180A1 (de) Verfahren zum vermindern des spezifischen widerstandes einer siliziumschicht
DE102015103810A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
EP0018520A1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE3330032A1 (de) Behandlungsverfahren zum herbeifuehren plastischen fliessens einer glasschicht auf einem halbleiterplaettchen
DE69225881T2 (de) Verfahren zur Herstellung eines Substrates vom SOI-Typ mit einer uniformen dünnen Silizium-Schicht
DE69230962T2 (de) Kristallzüchtungsverfahren zur Herstellung von grossflächigen GaAs und damit hergestellte Infrarot-Fenster/Kuppel
DE3780598T2 (de) Bauelemente und bauelemente-herstellung mit borsilikatglass.
DE102007022533A1 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
EP1060505B1 (de) Verfahren zur herstellung eines mikroelektronischen halbleiterbauelements
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE19633184A1 (de) Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und ein Verfahren zu dessen Herstellung
DE69535661T2 (de) Verfahren zur Herstellung eines Films für eine Halbleiteranordnung bei niedriger Temperatur
DE4440072C1 (de) Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht
DE19633183A1 (de) Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee