DE69410067T2 - Transistorschaltung - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Schaltung, die einen MOS-Transistor umfaßt, und insbesondere zur Steuerung der Drain-Source-Durchschlags spannung eines MOS-Transistors.
• US-A-5 086 365 beschreibt eine elektrostatische Entladeschutzschaltung, die einen MOS-Transistor mit einem offenen Rückgate umfaßt, in der ein parasitärer Bipolartransistor einschaltet, um negative elektrostatische Entladepulse an Masse abzulenken.
• Es ist im allgemeinen bekannt, daß eine Kollektor-Emitter- Spannung an einen Bipolartransistor angelegt wird, der eine offene Basis aufweist, ein Lawinendurchschlag bei einer bestimmten Spannung eintritt, was bewirkt, daß ein großer Strom zwischen dem Kollektor und Emitter fließt. Dies ist aufgrund dessen, daß der Dunkelstrom zwischen dem Kollektor und Emitter eine Elektronenlawine in dem Basisgebiet erzeugt. Dies ist z. B. auf Seiten 231-233 in "Physics and Technology of Semiconductor Devices" (John Wiley and Sons, Inc. 1976) von A. S. Groove beschrieben.
• Obwohl der zuvor erwähnte Mechanismus zum Bewirken eines Lawinendurchschlages bekannt ist, hängt die Lawinendurchschlagsspannung von dem Herstellungsprozeß der Halbleiterbauelemente ab, wie beispielsweise die Verunreinigungskonzentration der Basis, und kann nicht geändert werden wenn der Bauelementherstellungsprozeß einmal abgeschlossen ist.
• Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung eine Transistorschaltung bereitzustellen, die elektrisch die Lawinendurchschlagsspannung steuern kann, sogar nachdem der Herstellungsprozeß der Halbleiterbauelemente abgeschlossen ist.
• Eine Transistorschaltung gemäß dieser Erfindung umfaßt einen MOS-Transistor mit einem offenen Rückgate, und Steuereinrichtungen zur Steuerung einer Spannung, die an das Steuerungsgate des MOS-Transistors angelegt wird, wodurch die Steuereinrichtung die Lawinendurchschlagsspannung eines parasitären Bipolartransistors, der durch das Drain-Gate und die Source des MOS-Transistors gebildet ist, steuert.
• Die vorliegenden Erfinder entdeckten, daß die Lawinendurchschlagsspannung eines parasitären Bipolartransistors, der durch die Source, Rückgate (Substrat) und Drain eines MOS-Transistors gebildet ist, durch Andern der Gatespannung dieses MOS-Transistors steuerbar ist, und die vorliegende Erfindung ist im Hinblick auf diese Entdeckung geschaffen worden. Wenn die Lawinendurchschlagsspannung steuerbar ist, ist es möglich zu verhindern, daß der Lawinendurchschlag des parasitären Bipolartransistors des MOS-Transistors eintritt, um zu erlauben, daß der Lawinendurchschlag an einem früheren Schritt auftritt, oder das Auftreten des Lawinendurchschlags soweit wie möglich zu verzögern. Diese Erfindung kann somit eine versprechende Transistorschaltung erreichen, die in verschiedenen Anwendungen verwendet werden kann und sehr vorteilhaft ist.
• Diese Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung verstanden werden, wenn im Zusammenhang mit den begleitenden Abbildungen betrachtet, in denen zeigt:
• Fig. 1 ein Diagramm, das eine Schaltung zum Testen eines Transistors zeigt, der in der vorliegenden Erfindung verwendet wird;
• Fig. 2 ein Diagramm, das charakteristische Kurven zeigt, die durch die Testschaltung erhalten werden;
• Fig. 3 ein Diagramm, das charakteristische Kurven zeigt, die durch die Testschaltung erhalten werden;
• Fig. 4 ein Schaltdiagramm einer ersten Ausführungsform dieser Erfindung;
• Fig. 5 ein Schaltdiagramm einer anderen Ausführungsform dieser Erfindung;
• Fig. 6 ein Schaltdiagramm einer anderen Ausführungsform dieser Erfindung;
• Fig. 7 ein Schaltdiagramm einer weiteren Ausführungsform dieser Erfindung;
• Fig. 8 ein Schaltdiagramm einer weiteren Ausführungsform dieser Erfindung; und
• Fig. 9 eine Querschnittsansicht eines Hauptabschnittes des in Fig. 5 gezeigten Schaltdiagramms.
• Ausführungsformen der vorliegenden Erfindung werden nun unter Bezugnahme auf die begleitenden Abbildungen beschrieben.
• Die vorliegenden Erfinder studierten die Lawinendurchschlagsspannung eines parasitären Bipolartransistors, der durch das Drain, Rückgate und Source eines MOS-Transistors in einer auf einem MOS-Transistor basierenden Halbleiterschaltung gebildet ist, und entdeckten, daß, wenn eine Spannung zwischen das Drain und Source des Transistor angelegt wird, wobei sein Rückgate (Substrat) offen ist, und zudem eine Gatespannung angelegt wird, die Lawinendurchschlagsspannung des parasitären Bipolartransistors abnimmt. Die Entdeckung wurde durch die Ergebnisse des Erhaltens der Charakteristiken der Drain- Source-Spannung Vds als Funktion des Drain-Source-Stromes Ids erhalten, wenn Vgs = 0V, 0.2V, 0.3V oder 0.4V an das Gate eines NMOS-Transisors N1 angelegt wird, unter Verwendung der in Fig. 1 gezeigten Meßschaltung&sub1; während das Rückgate (in diesem Fall ein P-Wannensubstrat) , wie in Fig. 1 gezeigt, in einem offenen Zustand eingestellt wird. Die erhaltenen Vds/Jds Charakteristiken sind in Fig. 2 gezeigt. Die charakteristischen Kurven in Fig. 2 enthalten die Temperaturabhängigkeit (Ta = -40ºC, 25ºC, 85ºC) als Parameter. Eine Probe mit einer Schwellenspannung Vth = 0,6V, W/Leff = 630 um/1.0 um (W ist die Kanaibreite und Leff ist die effektive Kanallänge) wurde als NMOS-Transistor N1 verwendet. In Fig. 1 ist fll ein npn Bipolartransistor, der NMOS-Transistor 1 parasitiert, und ist durch das Drain, das Gate und dessen Source gebildet.
• Aus den charakteristischen Kurven in Fig. 2 ist erkennbar, daß der Strom Ids von einem bestimmten Gatepotential Vgs an schnell ansteigt. In dem Test war die Stromgrenze 10 uA, um zu verhindern, daß das Bauelernent durch das Fließen eines derartig hohen Stromes bricht. Es ist jedoch von dem rapiden Anstieg der charakteristischen Kurven offensichtlich, daß ein Lawinendurchschlag aufgetreten ist. Es ist von den charakteristischen Kurven ersichtlich, daß mit einer Gate- Source-Spannung Vgs = 0V der Lawinendurchschlagspannung des parasitären Bipolartransistors selbst beobachtet wird, wohingegen wenn Vgs > 0V die Durchschlagspannung kleiner wird.
• Fig. 3 zeigt die charakteristischen Kurven der Durchschlagspannung als Funktion des Gatepotentials, wie aus den charakteristischen Kurven in Fig. 2 erhalten. Der mögliche Grund warum der Lawinendurchschlag bei einer niedrigen Gatespannung aufgetreten ist, wie in Fig. 2 und 3 gezeigt, ist, daß das Anlegen einer positiven Gatespannung an das Gate des Transistors N1 den Energiebandmodus der Halbleiteroberfläche direkt unterhalb des Gates und die Ladungsverteilung ändert, und der Unterschwellenstrom fließt direkt unterhalb des Gates, was den Lawinendurchschlag triggert.
• Das obige isüdie Beschreibung eines MOS-Transistors. Im Hinblick auf einen PMOS-Transistor ist die Durchschlagspannung steuerbar, wie in dem Fall des NMOS- Transistors, durch Einstellen des Gatepotentials niedriger als das Sourcepotential.
• Fig. 4 ist ein Schaltdiagramm einer Ausführungsform der vorliegenden Erfindung, wie für einen Signalbegrenzer angepaßt. In diesem Beispiel hat der NMOS-Transistor N1 eine Source, die an das Massepotential (VSS) angeschlossen ist, ein Drain, das an eine Signalleitung 12 (z. B. die Ausgabeleitung) angeschlossen ist, und ein offenes Rückgate (Basis eines parasitären Bipolartransistors (nicht gezeigt), der durch das Rückgate und Source des NMOS-Transistors N1 gebildet wird), und ein Steuersignal wird an das Gate (Steuergate) angelegt. Die Ausgabe eines D/A (Digital/Analog)-Konverters 11 wird als das Steuersignal an dieses Steuergate angeschlossen, um digital das Gatepotential zu steuern. Wenn z. B. 0,4V als die Ausgabe des D/A-Konverters 11 angewendet wird, wird eine Spannung, die 4,3V übersteigt, an das Drain angelegt, was einen Lawinendurchschlag verursacht, so daß diese Schaltung ein limitiertes Potential von 4,3V hat. Der D/A-Konverter 11 kann durch einen Vorspannungsgenerator oder dergleichen ersetzt werden.
• Durch Ändern der digitalen Eingabe des D/A-Konverters 11, um seine analoge Ausgabe zu ändern, wird die Gate-Source- Spannung Vgs geändert, um zu erlauben, daß die Drain-Source- Durchschlagspannung wie in Fig. 3 gezeigt steuerbar ist. Die Schaltung in Fig. 4 kann somit als eine Zenerdiode dienen, die eine Durchschlagspannungs-Anderungsfunktion aufweist. Sogar wenn der Herstellungsprozeß für den Transistor N1 fest ist, kann somit der Transistor Nl durch Steuern der Gateeingabespannung die gewünschte Lawinendurchschlagspannung aufweisen. D. h. der Herstellungsprozeß für den Transistor N1 braucht nicht geändert zu werden, um die Durchschlagspannung zu ändern.
• Fig. 5 zeigt den Fall, wo die vorliegende Erfindung als eine Schutzschaltung für den internen Schaltkreis eines Halbleiterbauelementes gegen die elektrostatische Entladung (ESD) verwendet ist. In diesem Beispiel wird die vorliegende Erfindung nur auf die VSS-Seite angewendet. Der NMOS- Transistor N1 weist eine Source auf, die mit dem Massepotential VSS verbunden ist, ein offenes Rückgate (P- Wanne und die Basis des parasitären Eipolartransistors), und ein Gate, das mit der Basis eines NPN-Transistors BP1 verbunden ist. Der Kollektor des NPN-Transistors BP1 ist mit dem Drain des NMOS-Transistors N1 verbunden. Die Basis des Transistors BP1 ist über seine eigene Widerstandskomponente Rp (z. B. die Widerstandskomponennte bis zu dem VSS Vorspannungsabschnitt der P-Wanne) an die Masse VSS angeschlossen. Das Drain des Transistors Nl ist an einen externen Anschluß 21 einer integrierten Schaltung angeschlossen, die die vorliegende Schaltung bildet, und zudem an das Gate eines MOS-Transistors T5, ein Element in der internen Schaltung.
• Wenn ein positiver Spannungsstoß ("surge voltage") (größer als die Versorgungsspannung) an den Drainknoten des Transistors N1 über den externen Anschluß 21 angelegt ist, fließt der Strom durch die Basis des Transistors BP1, aufgrund des Durchschlages der PN Übergangsdiode zwischen dem Kollektor und der Basis des Transistors BP1. Folglich steigt das Basispotential über VSS durch die Widerstandskomponente Rp der Basis des Transistors BP1 selbst an, was die Basis und den Emitter vorwärts vorspannt (z. B. auf 0,6V oder höher). Folglich wird der Transistor BP1 eingeschaltet, was bewirkt, daß der positive Spannungsstoß in Richtung VSS entkommt. Da das Basispotential angestiegen ist, steigt auch das Gatepotential des NMOS-Transistors N1 an. Wie zuvor beschrieben, tritt deswegen ein Durchschlag bei einer Spannung ein, die wesentlich kleiner als die Lawinendurchschlagsspannung ist, wenn das Rückgate des Transistors N1 auf dem Massepotential ist, was bewirkt, daß der Spannungstoß in Richtung VSS entkommt. Mit anderen Worten, die Kraft zum Erlauben des Entkommens eines Spannungsstoßes ist durch die Schaltung, die den MOS- Transistor N1 zusätzlich zu dem Transistor BP1, wie in Fig. 2 gezeigt, vorsieht, erhöht, im Vergleich mit der Schaltung, die nur einen Transistor BP1 einsetzt.
• Wenn ein negativer Spannungsstoß an den externen Anschluß 21 angelegt ist, fließt der negative Spannungsstoß durch die Widerstandskomponente Rp und den Transistor BP1. Dieser Strom wird der Basisstrom des Transistors BP1, der diesen Transistor BP1 einschaltet. Dies erhöht die Gatevorspannung des Transistors N1, was die Lawinendurchschlagsspannung erniedrigt. Folglich entkommt der negative Spannungsstoß in Richtung VSS, durch den ermächtigten Transistor BP1 und den Lawinendurchschlag des Transistors N1.
• Der Durchschlag des MOS-Transistors T5 in der internen Schaltung wird auf diese Weise verhindert.
• Fig. 6 zeigt den Fall, wo die vorliegende Erfindung sowohl auf die Leistungsversorgungs-VCC-Seite, sowie auf die VCC- Seite angewendet wird. Sogar wenn VSS offen ist, und nur die Versorgungsspannung VCC angelegt ist, kann erlaubt werden, daß ein positiver Spannungsstoß in Richtung VCC entkommt. Insbesondere, wenn ein Transistor BP2 durch den positiven Eingabespannungsstoß eingeschaltet wird, steigt das Gatepotential eines NMOS-Transistors N2 an, und die Lawinendurchschlagsspannung des parasitären Bipolartransistors N2 fällt ab, was erlaubt, das der positive Spannungsstoß in Richtung VCC über den parasitären Bipolartransistor, den Transistor BP2 und einen NMOS- Transistor N2 entweicht.
• In Fig. 5 kann der Bipolartransistor BPL durch Anordnen von N Diffussionsschichten auf einem P-Substrat (Wanne) erreicht werden. In ähnlicher Weise können in Fig. 6 die Bipolartransistoren BP1 und BP2 durch Anordnen von Ndiffusionsschichten auf P-Substraten (Wannen) erreicht werden. Die Struktur des NMOS-Transistors Nl und des Bipdartransistors BPL in Fig. 5 ist z. B. wie in Fig. 9 gezeigt. Wie in Fig. 9 gezeigt, benötigt die in Fig. 5 dargestellte Ausführungsform eine P-Wannenstruktur auf einem N-Substrat 31, da es nötig ist, das P-Substrat (Wanne) 32, in dem der NMOS-Transistor N1 ausgebildet ist, und das P- Substrat (Wanne) 33, in dem der Bipolartransistor BP1 ausgebildet ist, voneinander zu trennen. Im wesentlichen gilt das gleiche für die in Fig. 6 Ausführungsform, obwohl nicht dargestellt.
• Die Transistoren BP1 und BP2 in Fig. 5 und 6 können jeweils durch NMOS-Transistoren N3 und N4 ersetzt werden, die auf einer P-Wanne ausgebildet sind, die von der P-Wanne der NMOS-Transistoren N1 und N2, wie in Fig. 7 und 8 gezeigt, verschieden ist. Die Sources und Drains dieser MOS- Transistoren N3 und N4 entsprechen den Emittern und Kollektoren der Bipolartransistoren BP1 und BP2 in Fig. 5 und 6, und das Rückgate (Substrat) entspricht der Basis. Die Gates der Transistoren N3 und N4 sind mit VSS verbunden, um die Durchschlagspannungen der Transistoren zu erhöhen, so daß die Transistoren ausgeschaltet werden. In diesem Fall kann der Abstand zwischen der Source und dem Drain enger gemacht werden, als der in dem Fall, wo die Ndiffusionsschichten der Source und des Drains einfach nahe aneinander auf dem P-Substrat, wie in Fig. 5 und 6 gezeigt, angeordnet sind, d. h. die Basislänge kann verkürzt werden. Die Spannungsstoßentweichleistung kann somit verbessert werden.
• Die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausführungsformen begrenzt, kann aber in verschiedenen anderen Anwendungen ausgeführt werden. Obwohl diese Erfindung für eine NMOS-Transistor in den Ausführungsformen angepaßt ist, kann diese Erfindung z. B. auch prinzipiell für einen PMOS-Transistor angepaßt werden.
• Gemäß der oben beschriebenen vorliegenden Erfindung, da die Lawinendurchschlagsspannung eines MOS-Transistors steuerbar ist, ist es möglich ein Auftreten des Lawinendurchschlags des MOS-Transistors zu verhindern, ein Eintreten des Lawinendurchschlages an einem früheren Schritt zu erlauben, oder das Eintreten des Lawinendurchschlags soweit wie möglich zu verzögern. Dies erweitert den Anwendungsbereich von MOS-Transistoren, und kann eine Transistorschaltung erreichen, die sehr vorteilhaft ist. Gemäß dieser Erfindung ist der Lawinendurchschlag zwischen dem Drain und der Source eines MOS-Transistors mit einem offenen Rückgate steuerbar, so daß erlaubt wird, daß der MOS-Transistor wie eine Zenerdiode mit einer Durchschlagsspannungsänderungsfunktion funktioniert. Durch Verwenden dieser Funktion kann eine niedrigere Durchschlagsspannung als die herkömmliche erhalten werden, so daß eine Transistorschaltung mit einem hohen elektrischen Durchschlag bereitgestellt werden kann.

Claims (8)

1. Eine Transistorschaltung, umfassend:

einen MOS-Transistor (N1) mit einem offenen Rückgate; und

eine Steuereinrichtung (11) zum Steuern einer Spannung, die an ein Steuergate des MOS-Transistors anzulegen ist, wodurch die Steuereinrichtung eine Lawinendurchschlagsspannung eines parasitären Bipolartransistors, der durch ein Drain, das Rückgate und eine Source des MOS-Transistors gebildet ist, steuert.

2. Eine Transistorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das eine Ende des Kanaldurchganges des MOS-Transistors (N1) mit einer Leistungsversorgungselektrode (VCC, VSS) verbunden ist, und das andere Ende mit einer Signalleitung verbunden ist.

3. Eine Transistorschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Spannung, die an das Steuergate durch die Steuereinrichtung (11) azulegen ist, variabel ist.

4. Eine Transistorschaltung nach Anspruch 1, dadurch gekennzeichniet, daß die Steuereinrichtung (11) umfaßt:

eine Spannungsstoßerfassungseinrichtung (BP1, RP), die mit einem Steuergate des MOS-Transistors verbunden ist, zum Erfassen einer Spannungsstoßspannung und zum Anlegen einer Spannung an das Steuergate des MOS-Transistors entsprechend eines Ergebnisses des Erfassens der Spannungsstoßspannung.

5. Eine Transistorschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Spannungsstoßerfassungseinrichtung (BP1, RP) einen Bipolartransistor (BP1) und einen Widerstand (RP) zwischen einer Basis des Bipolartransistors und einer der Energieversorgungselektroden (VCC, VSS) umfaßt, ein Kollektor oder ein Emitter des Bipolartransistors und ein Ende eines Kanaldurchganges des MOS-Transistors (N1) an mindestens einen externen Anschluß (21) einer integrierten Schaltung, die den MOS-Transistor (N1) und die Spannungsstoßerfassungseinrichtung bildet, angeschlossen sind, und das entsprechende andere Teil, nämlich der andere Kollektor oder Emitter des Bipolartransistors, und das andere Ende des Kanaldurchganges des MOS-Transistors an eine der Leistungsversorgungselektroden (VCC, VSS) angeschlossen sind.

6. Eine Transistorschaltung nach Anspruch 5, weiterhin umfassend:

einen zweiten MOS-Transistor (N2) mit einem offenen Rückgate; und

eine zweite Spannungserfassungseinrichtung (BP2, RP2), die an ein Steuergate des zweiten MOS-Transistors angeschlossen ist, zum Erfassen einer Spannungsstoßspannung und zum Anlegen einer Spannung an das Steuergate des MOS- Transistors entsprechend eines Ergebnisses des Erfassens der Spaannungstoßspannung, wobei die zweite Spannungsstoßerfassungseinrichtung (BP2, RP2 einen zweiten Bipolartransistor (BP2) und einen zweiten Widerstand (RP2) zwischen einer Basis des zweiten Bipolartransistors und einer Leistungsversorgungselektrode (VCC, VSS) umfaßt, wobei ein Kollektor oder ein Emitter des zweiten Bipolartransistors und ein Ende eines Kanaldurchganges des zweiten MOS-Transistors (N2) mindestens an einen externen Anschluß der integrierten Schaltung angeschlossen sind, und das entsprechende andere Teil, nämlich der Kollektor oder der Emitter des zweiten Bipolartransistors, und das andere Ende des Kanaldurchganges des zweiten MOS-Transistors mit der anderen der Leistungsversorgungselektroden (VCC, VSS) verbunden sind,

wodurch jede der Spannungsstoßerfassungseinrichtungen jeweils Lawinendurchschlagspannungen eines parasitären Bipolartransistors, der durch ein Drain, das Rückgate und Source des jeweiligen MOS-Transistors gebildet ist, steuert.

7. Eine Transistorschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Spannungstoßerfassungseinrichtung (BP1, R) durch einen parasitären Bipolartransistor eines MOS-Transistors gebildet ist, und der parasitäre Bipolartransistor als der Bipolartransistor (BP1) der Spannungsstoßerfassungseinrichtung verwendet wird.

8. Eine Transistorschaltung nach Anspruch 6, dadurch gekennzeichnet, daß jede der Spannungsstoßerfassungseinrichtungen (BP1, R; BP2, RP2 durch einen entsprechenden parasitären Bipolartransistor eines MOS-Transistors (N1, N2) gebildet ist, und die parasitären Bipolartransistoren jeweils als die erst- und zweitgenannten Bipolartransistoren (BP1, BP2) verwendet werden.