DE69418399T2 - Dünnfilmanordnung und Verfahren zur Herstellung - Google Patents

Dünnfilmanordnung und Verfahren zur Herstellung

Info

Publication number
DE69418399T2
DE69418399T2 DE69418399T DE69418399T DE69418399T2 DE 69418399 T2 DE69418399 T2 DE 69418399T2 DE 69418399 T DE69418399 T DE 69418399T DE 69418399 T DE69418399 T DE 69418399T DE 69418399 T2 DE69418399 T2 DE 69418399T2
Authority
DE
Germany
Prior art keywords
film
thin film
metal film
metallic material
conductive oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69418399T
Other languages
English (en)
Other versions
DE69418399D1 (de
Inventor
Shinichiro Ishihara
Ikunori Kobayashi
Michiko Okafuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16602579&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69418399(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69418399D1 publication Critical patent/DE69418399D1/de
Application granted granted Critical
Publication of DE69418399T2 publication Critical patent/DE69418399T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf eine Dünnfilmanordnung bzw. ein Dünnfilmbauelement und ein Verfahren zu dessen Herstellung. Insbesondere bezieht sich die Erfindung auf eine Dünnfilmanordnung mit einer transparenten bzw. lichtdurchlässigen Elektrode, welche aus einem leitfähigen Oxidfilm hergestellt ist, z. B. Dünnfilmanordnungen bzw. Dünnfilmbauelemente, wie z. B. Flüssigkristall-Anzeigebauelemente, Elektrolumineszenz-Anzeigen und photoelektrische Wandler bzw. meßaufnehmende Bauelemente, und ein Verfahren zu deren Herstellung.
  • 2. Beschreibung des technologischen Hintergrunds
  • Dünnfilmanordnungen bzw. Bauelemente, die leitfähige Oxidfilme als transparente Elektroden verwenden, umfassen Flüssigkristall-Anzeigevorrichtungen, Elektrolumineszenz-Anzeigevorrichtungen und photoelektrische Wandlervorrichtungen bzw. Bauelemente. Eine Technik, welche eine transparente Elektrode verwendet, die aus einem leitfähigen Oxid hergestellt wird, wird nachfolgend beschrieben werden, unter Bezugnahme auf ein Beispiel einer Flüssigkristall-Anzeigevorrichtung eines Typs mit aktiver Matrix.
  • Eine Flüssigkristall-Anzeigevorrichtung eines Typs mit aktiver Matrix weist im allgemeinen ein aktives Matrix-Substrat auf, ein gegenüberliegendes Substrat, und einen Flüssigkristallfilm, der zwischen den zwei Substraten angeordnet ist. Das aktive Matrix-Substrat weist eine Mehrzahl von Gate-Bus-Leitungen auf, eine Mehrzahl von Source-Bus-Leitungen, welche mit bzw. in rechten Winkeln bezüglich den Gate-Bus- Leitungen angeordnet sind, und eine Mehrzahl von Pixel- bzw. Bildelement-Elektroden, die innerhalb der Bereiche angeordnet sind, die von diesen Busleitungen umgeben bzw. umschlossen sind, welche darauf ausgebildet sind. Jede der Pixel-Elektroden empfängt ein Datensignal von der Source-Bus-Leitung über einen Dünnfilmtransistor (hiernach als TFT = Thin Film Transistor, bezeichnet), welcher an- oder abschaltet in Reaktion auf ein Scan- bzw. Abtastsignal, welches auf der entsprechenden Gate-Bus-Leitung übertragen wurde. Das gegenüberliegende Substrat hat eine transparente gegenüberliegende Elektrode.
  • Unter Bezugnahme auf Fig. 6 wird ein TFT des Standes der Technik nachfolgend beschrieben werden.
  • Wie in Fig. 6 gezeigt, weist der TFT eine Gate-Elektrode 2 auf, die auf einem Substrat 1 ausgebildet ist, einen gate-isolierenden Film 3, der über der Gate-Elektrode 2 ausgebildet ist, einen amorphen Silizium(a-Si)Film 4, der auf dem gate-isolierenden Film 3 ausgebildet ist, mit Phosphor dotierte a-Si-Kontaktfilme 5, welche auf dem a-Si- Film 4 ausgebildet sind, Sperrmetallschichten 7 und Source/Drain-Elektroden 8a und 8b, hergestellt aus Aluminium (Al). Die Gate-Elektrode 2, der gate-isolierende Film 3 und der a-Si-Film 4 können in einer umgekehrten Reihenfolge angeordnet sein. Die Drainelektrode 8b ist mit einer Pixel-Elektrode 6, hergestellt aus einem transparenten leitfähigen Film, verbunden. Als das Material für den transparenten leitfähigen Film wird gewöhnlich ein Indium-Zinn-Oxid (ITO = Indium-Tin-Oxid) verwendet (vergleiche z. B. Patent Abstracts of Japan, Auflage 13, 116 und JP-A-63 289 533).
  • Ein Verfahren zur Herstellung des TFT wird nachfolgend beschrieben werden. Als erstes wird ein Cr-Film auf dem Glassubstrat 1 abgelagert, und die Gate-Elektrode 2 wird aus dem Cr-Film in einem Photolithographieverfahren gebildet. Dann werden der gate-isolierende Film 3, hergestellt aus Siliziumnitrid (SiNx), der a-Si-Film 4, und der n&spplus;-Typ a-Si-Film 5, dotiert mit Phosphor, um einen ohmschen Kontakt zwischen den Source/Drain-Elektroden 8a und 8b und dem Halbleiterfilm auszubilden, aufeinanderfolgend bzw. sukzessiv in dem Plasma CVD-Verfahren abgelagert, gefolgt von der Entfernung des a-Si-Films 4 und des n&spplus;-Typ a-Si-Films 5 von Bereichen, welche von denen verschieden sind, wo die TFTs ausgebildet werden sollen, durch Ätzen während des Photolithographieverfahrens. Indium-Zinn-Oxid (ITO) wird so abgelagert, um eine transparente Pixel-Elektrode 6 in dem Photolithographieverfahren auszubilden. Dann werden ein Titan(Ti)-Film und ein Aluminium(Al)-Film in dieser Reihenfolge abgelagert, und dann werden die Sperrmetallschichten 7 und die Source/Drain-Elektroden 8a und 8b während des Photolithographieverfahrens ausgebildet, gefolgt von der Entfernung des n&spplus;-Typ a-Si-Films 5 über dem TFT-Kanal, wodurch der TFT vervollständigt wird.
  • Innerhalb der obigen Ansätze ist es schon bekannt, in der Anordnung eine zusätzliche Metallschicht vorzusehen, z. B. aus Chrom hergestellt z. B. offenbaren die Patent Abstracts of Japan, Auflage 17, 98 und JP-A-4 293 021 eine Aluminiumschicht, welche zwischen einem anderen Metall mit hohem Schmelzpunkt (Cr) als der zweiten Metallschicht angeordnet ist bzw. von dieser umgeben wird. Ähnlich offenbart die EP-A 0 211 402 eine Aluminiumschicht, die von Molybdän bedeckt ist, welches auf dem Al- Film abgelagert ist. Eine vergleichbare Struktur von Al- und Mo-Filmen wird gemäß der US-A-5,150,233 zur Herstellung bzw. Ausbildung dieser Dünnfilmanordnungen verwendet.
  • Bei dem Verfahren zur Herstellung des TFTs, wie oben beschrieben, bestand ein Problem darin, daß die Verwendung eines positiven bzw. Positiv-Photoresists bzw. Abdecklacks in dem Photolithograpieverfahren, um die Source- und Drain-Elektroden 8a und 8b auszubilden, zu einer Korrosion des ITO und des Aluminiums während des Entwicklungsverfahrens führt.
  • Die Korrosion tritt auf, weil ITO und Aluminium in die Entwicklungslösung eingetaucht werden, während sie elektrisch miteinander verbunden werden. Insbesondere findet eine Zellreaktion zwischen dem ITO und dem Aluminium in der Entwicklungslösung statt, weil die Entwicklungslösung, die für den positiven Photoresist bzw. Abdecklack verwendet wird, eine wässrige alkanische Lösung ist, welche Aluminium auflöst, was zu der Korrosion von ITO und Aluminium führt.
  • Wenn ein negativer Photoresist bzw. Abdecklack bei dem Photolithographieverfahren verwendet wird, tritt die Korrosition nicht auf. Demzufolge wurden Lösungen bezüglich des Problems zum Vermeiden der Korrosion vorgeschlagen, wie z. B. die Verwendung eines Negativlacks bzw. negativen Photoresists und die Verwendung einer speziellen bzw. bestimmten Lösung für den Entwickler. Jedoch kompliziert dies das Herstellungsverfahren und es erhöht die Kosten, einen Negativlack bzw. negativen Photoresist nur für den Zweck des Musterbildens von Aluminium zu verwenden oder eine Entwicklungslösung mit einer bestimmten Lösung zu verwenden, da der positive Photoresist bevorzugt wird, um feinere Muster auszubilden, weil der positive Photoresist eine genauere bzw. besser aufgelöste Mustergenauigkeit ermöglicht und leichter abzunehmen bzw. abzuschälen ist.
  • Korrosion kann in dem Fall nicht auftreten, wenn Verdrahtungsstreifen verwendet werden, die ausgebildet sind durch die Verwendung eines anderen Metalls als Aluminium, z. B. Molybdän (Mo) oder Tantal (Ta). Jedoch haben diese Metalle höhere spezifische Widerstände (resistivity) als Aluminium, und deshalb müssen die Verdrahtungsstreifen, welche aus solchen Metallen hergestellt werden, breiter ausgebildet werden. Solche breiteren Verdrahtungsstreifen sind nicht passend bzw. geeignet für die Integration mit hoher Dichte eines Dünnfilmbauelements bzw. einer Dünnfilmanordnung.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Dünnfilmanordnung bzw. das Dünnfilmbauelement dieser Erfindung umfaßt: Ein Substrat; einen transparenten bzw. lichtdurchlässigen, leitfähigen Oxidfilm, welcher auf dem Substrat ausgebildet ist; und einen Metallfilm, welcher über dem Substrat ausgebildet ist und in Kontakt bzw. Verbindung steht mit mindestens einem Teil des leitfähigen Oxidfilms, wobei der Metallfilm Aluminium und ein metallisches Material aufweist mit einem Elektroden-Normalpotential (standard electrode potential), welches größer ist als das Elektroden-Normalpotential des Aluminiums, so daß das Elektroden- Normalpotential des Metallfilms höher ist als das Reduktionspotential des leitfähigen Oxidfilms, und wobei das Aluminium und das metallische Material homogen in dem Metallfilm gemischt sind.
  • Bei einer Ausführungsform bildet mindest ein Teil des metallischen Materials eine Korrosions-Sperrschicht bzw. -Stopschicht auf der Oberfläche des Metallfilms.
  • Bei einer Ausführungsform ist das metallische Material Wolfram.
  • Bei einer Ausführungsform liegt die Konzentration des metallischen Materials, welches in dem Metallfilm enthalten ist, in einem Bereich von 0, 5 Atom % bis 6 Atom %.
  • Bei einer Ausführungsform ist der leitfähige Oxidfilm aus einem Material hergestellt, das aus einer Gruppe, bestehend aus Indiumoxid, Zinnoxid und Indium-Zinn-Oxid, ausgewählt wird.
  • Bei einer Ausführungsform wird ein Diffusions-Sperr-Metallfilm weiter zwischen dem Metallfilm und dem Substrat vorgesehen.
  • Das Verfahren zur Herstellung einer Dünnfilmanordnung bzw. eines Dünnfilmbauelements dieser Erfindung weist die Schritte auf: Ablagern eines transparenten bzw. lichtdurchlässigen, leitfähigen Oxidfilms auf einem Substrat; Mustern bzw. Maskieren des transparenten leitfähigen Oxidfilms durch ein Photolithographieverfahren; Ablagern eines Metallfilms, welcher Aluminium und ein metallisches Material umfaßt, wobei das metallische Material ein Elektroden-Normalpotential aufweist, welches größer ist als das Elektroden-Normalpotential des Aluminiums, und ein Elektroden-Normalpotential aufweist, welches größer ist als das Reduktionspotential des leitfähigen Oxidfilms; und Maskieren bzw. Mustern des Metallfilms durch ein Photolithographieverfahren unter Verwendung eines Positivlacks bzw. positiven Photoresists, wobei das Photolithographieverfahren, das den positiven Photoresist verwendet, ein Entwicklungsverfahren aufweist, unter Verwendung einer Entwicklungslösung, welche das Aluminium auflöst;
  • das Verfahren ist dadurch gekennzeichnet, daß das Al und das metallische Material homogen in dem erhaltenen Metallfilm gemischt sind bzw. werden.
  • Bei einer Ausführungsform ist der leitfähige Oxidfilm aus einem Material hergestellt, welches ausgewählt wird aus einer Gruppe, bestehend aus Indiumoxid, Zinnoxid und Indium-Zinn-Oxid.
  • Bei einer Ausführungsform ist das metallische Material Wolfram.
  • Bei einer Ausführungsform wird ein Diffusions-Sperr-Metallfilm vor dem Schritt des Ablagerns des Metallfilms abgelagert.
  • Demzufolge ermöglicht die hierin beschriebene Erfindung die Vorteile von (1) Schaffen einer Dünnfilmanordnung, welche keine Korrosion eines leitfähigen Oxidfilms und einer Metallverdrahtung aufweist, und (2) Schaffen eines Verfahrens zur Herstellung einer Dünnfilmanordnung, bei welchem einer positiver Photoresist bzw. Abdecklack verwendet wird, um ein feines Metallverdrahtungsmuster auszubilden, ohne eine Korrosionsausbildung auf dem leitfähigen Oxidfilm und der Metallverdrahtung.
  • Diese und andere Vorteile der vorliegenden Erfindung werden den Fachleuten beim Lesen und Verstehen der nachfolgenden ausführlichen Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen offensichtlich werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1A-1G sind Querschnittsansichten des TFTs bei unterschiedlichen Stufen eines Verfahrens zur Herstellung des Dünnfilmbauelements bzw. der Dünnfilmanordnung der Erfindung.
  • Fig. 2A-2E sind Querschnittsansichten von TFTs in verschiedenen Stufen eines Verfahrens zur Herstellung eines anderen Dünnfilmbauelements bzw. einer Dünnfilmanordnung der Erfindung.
  • Fig. 3 ist eine Querschnittsansicht einer anderen Dünnfilmanordnung der Erfindung.
  • Fig. 4 ist ein Diagramm, welches eine ITO-Kathoden-Polarisations-Kurve des ITOs veranschaulicht und Anoden-Polarisations-Kurven von verschiedenen Metallen in der Entwicklungslösung für Positivlack bzw. positiven Photoresist.
  • Fig. 5 ist ein Diagramm, welches die Veränderungen des spezifischen Widerstandes von Al mit verschiedenen Metallen, welche hinzugefügt werden, veranschaulicht, und bezüglich der Menge der Verschiebung des Gleichgewichtspotentials mit den Konzentrationen der hinzugefügten Metalle.
  • Fig. 6 ist eine Querschnittsansicht, welche eine Dünnfilmanordnung aus dem Stand der Technik veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der Dünnfilmanordnung und des Verfahrens zu seiner Herstellung gemäß der Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben werden.
  • Beispiel 1
  • Das erste Beispiel der Dünnfilmanordnung der Erfindung wird nachfolgend beschrieben werden. Die Dünnfilmanordnung ist eine Flüssigkristallanzeigevorrichtung mit einem Aktivmatrix-Typ mit TFTs als Schaltelementen. Die Fig. 1A bis 1G veranschaulichen schematisch einen Querschnitt des TFTs in verschiedenen Stufen des Herstellungsverfahrens für die Dünnfilmanordnung.
  • Bezugnehmend auf Fig. 1A wird nach dem Ablagern eines Metallfilms, z. B. eines Cr- Films, auf einem transparenten isolierenden Substrat 11 der Metallfilm maskiert bzw. gemustert in einer gegebenen bzw. spezifizierten Anordnung während des Photolithographieverfahrens unter Verwendung eines Positivlacks bzw. positiven Photoresists, wodurch eine Gateelektrode 12 ausgebildet wird. Eine Gate-Bus-Leitung (nicht gezeigt) wird zusammen mit der Gateelektrode 12 aus dem Metallfilm ausgebildet.
  • Bei dem Photolithographieverfahren unter Verwendung des positiven Photoresists wird eine alkalische Entwicklungslösung in dem Entwicklungsverfahren verwendet. Als die Entwicklungslösung kann z. B. eine hergestellt von Tokyo Ohka Co., Ltd. mit dem Produktnamen NMD-3 verwendet werden. Bei dem Photolithographieverfahren, welches einen positiven Photoresist wie nachfolgend beschrieben verwendet, wird eine ähnliche Entwicklungslösung verwendet. Der Ausdruck Photolithographie, welcher in dieser Beschreibung verwendet wird, umfaßt die Verfahren bzw. Schritte des Aussetzens des Photoresists bezüglich einer Belichtung bzw. Bestrahlung, Entwicklung und Ätzen der Unterlage bzw. Zwischenschicht (undercoat).
  • Dann werden ein gate-isolierender Film 13, ein amorpher Silizium-Halbleiterfilm 14 und ein kanal-schutz-isolierender Film 15 in dieser Reihenfolge auf dem transparenten isolierenden Substrat bzw. Isolatorsubstrat 11 geschichtet bzw. laminiert, wie in Fig. 1B gezeigt, mittels einer Dünnfilm-Ablagerungs-Technik, wie z. B. der plasmaangereicherten chemischen Dampfablagerung (P-CVD = Plasma-Enhanced Chemical Vapor Deposition). Darauf folgt ein Photolithographieverfahren unter Verwendung eines Positivlacks bzw. positiven Photoresists, um den kanal-schutz-isolierenden Film 15 in einem bestimmten Muster auszubilden, wie in Fig. 1C gezeigt, und danach die Ausbildung eines phosphordotierten n&spplus;-typ amorphen Siliziumfilms 16 über dem transparenten isolierenden Substrat bzw. Isolatorsubstrat 11, wie in Fig. 1D gezeigt.
  • Als nächstes werden der n&spplus;-typ amorphe Siliziumfilm 16 und der amorphe Siliziumhalbleiterfilm 14 in einem Photolithographieverfahren unter Verwendung eines positiven Photoresists, wie in Fig. 1E gezeigt, gemustert bzw. maskiert, so daß der Film 16 vollständig den kanalschutzisolierenden Film 15 in Bereichen abdeckt, wo die TFTs ausgebildet werden sollen.
  • Dann wird, nach dem Ablagern eines ITO-Filmes, welcher ein leitfähiger Oxidfilm ist, über dem transparenten Isolatorsubstrat 11, der ITO-Film in einem positiven Photolithographieverfahren gemustert bzw. maskiert, um eine transparente Bildelementelektrode 17 auszubilden, wie in Fig. 1F gezeigt.
  • Als nächstes werden eine Diffusions-Sperr-Metallschicht (z. B. 50 nm bis 100 nm dick) 18, wie z. B. Ti und eine Al-Legierungsschicht (z. B. 300 nm bis 500 nm dick) mit 3 Atom% Wolfram (W) hinzugefügt, aufeinanderfolgend bzw. sukzessiv über dem transparenten Isolatorsubstrat 11 abgelagert. Die Al-Legierungsschicht mit 3 Atom % Wolfram (W) hinzugefügt, kann durch verschiedene Dünnfilmablagerungstechniken ausgebildet werden, wie z. B. ein DC-Sputtern bzw. -Zerstäuben unter Verwendung eines Al-Legierungszieles. Obwohl das Verfahren und die Bedingungen bzw. Zustände der Ablagerung nicht begrenzt sind, ist es erforderlich, daß das W und das Al nicht in der erhaltenen Al-Legierungsschicht getrennt sind bzw. werden.
  • Die Al-Legierungsschicht wird elektrisch mit der transparenten Pixel-Elektrode 17 über die Diffusions-Sperr-Metallschicht 18 verbunden. Die Diffusions-Sperr-Metallschicht 18 verhindert eine Zwischendiffusion zwischen der Al-Legierungsschicht und dem n&spplus;- typ amorphen Siliziumfilm 16 bezüglich der Diffusion ineinander.
  • Dann werden die Al-Legierungsschicht und die Diffusions-Sperr-Metallschicht 18 in einem Photolithographieverfahren gemustert bzw. maskiert unter Verwendung eines positiven Photoresists, wodurch die Source/Drain-Elektroden 19 ausgebildet werden. Die Form und die Position der Drain-Elektrode 19 wird so definiert bzw. festgelegt, daß sie die transparente Pixel-Elektrode 17 und den n&spplus;-typ amporhen Siliziumfilm 16 verbindet. Bei dieser Ausführungsform werden die Al-Legierungsschicht 19 und die transparente Pixel-Elektrode 17 nicht während des Entwicklungsverfahrens der Photolithographie korrodiert, unter Verwendung des positiven Photoresists, aus einem Grund, welcher später beschrieben wird. Dann wird, nach dem Ablagern eines Passivierungsfilms 20, wie z. B. SiNx, ein Teil des Passivierungsfilms 20 entfernt, um die transparente Pixelelektrode 17 freizulegen bzw. zu belichten.
  • Das Substrat mit aktiver Matrix wird bei dem oben beschriebenen Verfahren hergestellt. Nach dem Laminieren bzw. Beschichten dieses Substrats und des Substrats mit der gegenüberliegenden Elektrode durch ein bekanntes Verfahren, wird der Flüssigkristall zwischen den Substraten abgedichtet bzw. eingeschlossen, um so die Flüssigkristall-Anzeigevorrichtung zu vervollständigen.
  • Bei dieser Ausführungsform ist bzw. wird die Al-Legierungsschicht in einem Photolithographieverfahren unter Verwendung eines Positivlacks bzw. positiven Photoresists maskiert bzw. gemustert, nach dem Ablagern der Al-Legierungsschicht mit W hinzugefügt, um so das ITO abzudecken. Weil die Al-Legierungsschicht mit dem hinzugefügten W keine Oxidations-Reduktions-Reaktion mit dem ITO aufweist, selbst in einer Entwicklungslösung für einen positiven Photoresist, kann die Korrosion des ITO verhindert werden. Jetzt wird der Mechanismus bzw. die Wirkungsweise, wobei die Verwendung der Al-Legierungsschicht mit dem hinzugefügten W die Korrosion verhindert, unten beschrieben werden.
  • Fig. 4 zeigt eine Kathoden-Polarisationskurve des ITO und Anoden-Polarisations- Kurven von verschiedenen Metallen in einer Entwicklungslösung für einen positiven Photoresist. Wie aus Fig. 4 gesehen werden wird, liegt das Gleichgewichtspotential (Oxidationspotential) der Anodenreaktion von reinem Al niedriger als das Gleichgewichtspotential (Reduktionspotential) der Kathodenreaktion des ITO. Als Ergebnis, wenn reines Al und ITO in Kontakt miteinander gebracht werden und in eine Entwicklungslösung für einen positiven Photoresist eingetaucht werden, tauschen das reine Al und das ITO Elektronen dazwischen aus, wobei eine galvanische Korrosion (Zellreaktion) in bzw. an den Grenzflächen zwischen dem reinen Al, der Entwicklungslösung und dem ITO fortschreitet. Es wird angenommen, daß die Entwicklungslösung und das ITO Kontakt miteinander herstellen über Pin-Löcher oder ähnliches, welche in dem reinen Al ausgebildet sind. Diese Korrosion kann stattfinden, außer dem ITO- Film, bei einem leitfähigen Oxidfilm, wie z. B. einem Indiumoxidfilm oder einem Zinnoxidfilm.
  • Im Gegensatz hierzu ist das Gleichgewichtspotential (Oxidationspotential) der Anodenreaktion in einer Al-Legierungsschicht mit einer spezifizierten bzw. bestimmten Menge von W oder Palladium (Pd) hinzugefügt, höher als das Gleichgewichtspotential (Reduktionspotential) der Kathodenreaktion des ITO. Weil die Elektroden-Normalpotentiale des W und des Pd höher liegen als das Elektroden-Normalpotential von Al, erhöht das Hinzufügen von W oder Pd das Elektroden-Normalpotential der Al-Legierung. Die Menge des W oder Pd, welche hinzugefügt werden soll, wird so bestimmt, daß das Elektroden-Normalpotential der Al-Legierung höher liegt als das Elektroden-Normalpotential des ITO. Als Ergebnis, wenn die Al-Legierung und das ITO in Kontakt miteinander gebracht werden und in eine Entwicklungslösung für einen positiven Photoresist bzw. Positivlack eingetaucht werden, tauschen die Al-Legierung und das ITO keine Elektronen dazwischen aus, und eine galvanische Korrosionsreaktion schreitet nicht an den Grenzflächen zwischen dem reinen Al, der Entwicklungslösung, und dem ITO fort. Deshalb werden, selbst wenn Pin-Löcher oder ähnliches in dem Al ausgebildet sind, Al und ITO nicht korrodiert.
  • Obwohl in Fig. 4 nicht gezeigt, wurde bestätigt, daß ähnliche Effekte erhalten wurden bei der Verwendung von Vanadium, Platin, Indium oder Nickel, sowie W und Pd, als das hinzugefügte Metall zu Al.
  • Fig. 5 zeigt die Veränderungen des spezifischen Widerstandes (resistivity) von Al mit verschiedenen Metallen, welche hinzugefügt wurden, und bezüglich der Menge der Verschiebung des Gleichgewichtspotentials der Oxidationsreaktion bei unterschiedlichen Konzentrationen von hinzugefügten Teilen. Wie aus Fig. 5 gesehen werden wird, steigt der spezifische Widerstand an und insbesondere erhöht sich die Menge der Verschiebung des Oxidationspotentials, wenn die Konzentration des hinzugefügten Metalls ansteigt. Die Konzentration des Metalls, welches hinzugefügt werden soll, wird so bestimmt, daß das Elektroden-Normalpotential der Al-Legierung größer wird als das Elektroden-Normalpotential des ITO. Weil die Menge der Verschiebung bei dem Gleichgewichtspotential der Oxidationsreaktion sich in Abhängigkeit von der Art des hinzugefügten Metalls verändert, wird die Konzentration des hinzugefügten Metalls gemäß der Art des Metalls eingestellt. In dem Fall von W und Pd ist das Hinzufügen mit einer sehr niedrigen Konzentration (ungefähr 0,5 Atom%) ausreichend, um die geeignete Menge der Verschiebung des Gleichgewichtspotentials der Oxidationsreaktion zu erhalten.
  • Weil das Hinzufügen eines solchen Metalls, wie oben beschrieben, den spezifischen Widerstand der Al-Legierung erhöht, wird die obere Grenze der Konzentration des hinzugefügten Metalls bestimmt durch Berücksichtigen des spezifischen Widerstandes der Al-Legierung. Chrom ist als ein Metall bekannt, welches einen relativ niedrigen spezifischen Widerstand aufweist und nicht von einer Entwicklungslösung korrodiert wird. Der spezifische Widerstand von Chrom beträgt 50 uΩ·cm, und deshalb sollte die Konzentration des Metalls, welches in bzw. zu der Al-Legierung hinzugefügt wird, so festgelegt werden, daß der spezifische Widerstand der Al-Legierung nicht 50 uΩ·cm überschreitet. In dem Fall von W ist die Konzentration davon, welche hinzugefügt werden soll, vorzugsweise 6 Atom% oder weniger, um den spezifischen Widerstand unter dem von Chrom zu halten.
  • Das Verhindern der Korrosion erfordert nicht, daß das hinzugefügte Metall, wie z. B. W, gleichförmig über der gesamten Al-Legierungsschicht verteilt wird. Die Oberfläche der Al-Legierungsschicht wirkt als eine Korrosions-Stop-Schicht bzw. -Sperrschicht und zeigt deshalb einen ausreichenden Anti-Korrosionseffekt, vorausgesetzt, daß das hinzugefügte Metall (wie z. B. W) gleichförmig in der Al-Legierungsschicht verteilt ist.
  • Beispiel 2
  • Das zweite Beispiel der Dünnfilmanordnung der Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 2A bis 2E beschrieben werden.
  • Bezugnehmend auf Fig. 2A wird nach dem Ablagern eines Metallfilms, (z. B. eines Cr- Films) auf einem transparenten Isolatorsubstrat 31, der Metallfilm in einer bestimmten Anordnung während des Photolithographieverfahrens unter Verwendung eines positiven Photoresists gemustert bzw. maskiert, wodurch ein lichtsperrender Metallfilm 32 ausgebildet wird.
  • Dann wird nach dem Ausbilden eines Zwischenschicht(interlayer)-Isolationsfilms 33 und eines ITO-Filmes, welcher ein Oxidleiter ist, in dieser Reihenfolge über dem transparenten Isolatorsubstrat 31 mittels des P-CVD-Verfahrens oder ähnlichem, der ITO-Film in einem Lithographieverfahren unter Verwendung eines positiven Photoresists bzw. Positivlacks gemustert bzw. maskiert, wodurch eine Source-Elektrode 35 und eine Pixel-Elektrode 34 ausgebildet werden, wie in Fig. 2B gezeigt.
  • Dann wird nach dem Ausbilden eines amorphen Silizium-Halbleiter-Films mittels des P-CVD-Verfahrens oder ähnlichem der amorphe Silizium-Halbleiter-Film gemustert bzw. maskiert, wodurch eine inselförmige (island-shaped) amorphe Silizium-Halbleiterschicht 36 ausgebildet wird, wie in Fig. 2C gezeigt. Dies wird gefolgt von der sukzessiven bzw. nachfolgenden Ablagerung einer Diffusionssperr-Metallschicht 37, hergestellt aus Mo, und einer Al-Legierungsschicht 38, mit 3 Atom% Wolfram (W) hinzugefügt, über dem transparenten Isolatorsubstrat 31, wie in Fig. 2D gezeigt. Die Al-Legierungsschicht 38 ist elektrisch mit der Source-Elektrode 35 über die Diffusionssperr-Metallschicht 37 verbunden. Dann werden die Al-Legierungsschicht 38 und die Diffusionssperr-Metallschicht 37 in einem Photolithographieverfahren unter Verwendung eines positiven Photoresists gemustert bzw. maskiert, wodurch eine Source-Bus- Leitung ausgebildet wird.
  • Als nächstes wird nach dem Ablagern des gate-isolierenden Films 39, ein Al-Gate 40 ausgebildet, wie in Fig. 2E gezeigt, mittels des P-CVD-Verfahrens oder ähnlichem.
  • Eine Korrosion wird in diesem Fall auch verhindert, wie in dem Fall der ersten Ausführungsform.
  • Beispiel 3
  • Das dritte Beispiel der Dünnfilmanordnung gemäß der Erfindung wird nachfolgend unter Bezugnahme auf Fig. 3 beschrieben werden.
  • Die in Fig. 3 gezeigte Dünnfilmanordnung wird wie nachfolgend beschrieben, hergestellt. Als erstes wird ein polykristalliner Siliziumhalbleiter 42 auf dem transparenten Isolatorsubstrat 41 abgelagert, und der polykristalline Siliziumhalberleiter 42 wird in eine Inselform gemustert. Dann wird, nach dem Ablagern eines gate-isolierenden Films 43, hergestellt aus SiO&sub2;, auf dem transparenten Substrat 41 mittels des LPCVD-Verfahrens, eine Gate-Elektrode 44 über dem polykristallinen Siliziumhalbleiter 42 ausgebildet. Nach dem Ablagern des Zwischenschicht(interlayer)Isolatorfilms 45, hergestellt aus SiO&sub2;, werden Öffnungen in dem gate-isolierenden Film 43 ausgebildet, um einen Source-Bereich 46 und einen Drain-Bereich 47 in dem polykristallinen Siliziumhalbleiter 42 auszubilden. Phosphorionen werden in den polykristallinen Siliziumhalbleiter 42 über die Öffnungen implantiert, um den Source-Bereich 46 und den Drain-Bereich 47 auszubilden. Dann wird nach dem Ausbilden einer transparenten Pixel-Elektrode 48, hergestellt aus ITO, eine Al-Legierungsschicht mit W hinzugefügt, so abgelagert, um die transparente Pixel-Elektrode 48 zu bedecken. Dies wird gefolgt von dem Mustern bzw. Maskieren der Al-Legierungsschicht mit dem hinzugefügten W bei einem Photolithographieverfahren unter Verwendung eines positiven Photoresists, um so die Source/Drain-Elektroden 49 auszubilden. Die Position und Form der Drain-Elektrode 49 wird so bestimmt, um den Drain-Bereich 47 des polykristallinen Siliziumhalbleiters 42 und die transparente Pixel-Elektrode 48 zu verbinden.
  • Bei dieser Ausführungsform ist das Element, welches elektrisch mit der Al-Legierungsschicht verbunden ist, die Pixel-Elektrode, welche aus ITO hergestellt ist. Eine Korrosion wird auch in diesem Fall verhindert, wie in dem Fall der ersten Ausführungsform.
  • Obwohl die Erfindung beschrieben wurde unter Bezugnahme auf Flüssigkristallanzeigevorrichtungen als Beispiele, ist diese Erfindung nicht hierauf beschränkt und kann bei jeder Dünnfilmanordnung bzw. jedem Dünnfilmbauelement verwendet werden, welches durch Eintauchen eines leitfähigen Oxidfilms und eines Metallfilms hergestellt wird, welche elektrisch miteinander verbunden sind, in eine Entwicklungslösung für einen positiven Resist bzw. eine positive Schutzschicht. Die Entwicklungslösung für einen Positivlack bzw. Photoresist kann irgendeine Lösung sein, vorausgesetzt, daß diese Al auflöst.
  • Obwohl der Metallfilm, welcher elektrisch mit dem leitfähigen Oxidfilm verbunden ist, eine Source-Elektrode (Source-Bus-Leitung) oder eine Drain-Elektrode in den obigen Beispielen ist, können auch die Gate-Elektroden elektrisch mit dem leitfähigen Oxidfilm verbunden sein. Bei einer Flüssigkristall-Anzeigevorrichtung gibt es z. B. solche Fälle, wie z. B. ein Verdrahtungsmuster, hergestellt aus ITO, welche um einen Anzeigeabschnitt angeordnet sind, um so mit der Gate-Elektroden-Verdrahtung verbunden zu werden bzw. zu sein. In solchen Fällen kann die Korrosion durch eine Entwicklungslösung für einen positiven Resist durch Anwenden der Konstitution bzw. Zusammensetzung der Erfindung bei der Gate-Elektrode verhindert werden.
  • Für den leitfähigen Oxidfilm können Metalloxide mit einer elektrischen Leitfähigkeit, wie z. B. ein Indiumoxidfilm oder ein Zinnoxidfilm, verwendet werden, sowie ein ITO- Film.

Claims (11)

1. Dünnfilmanordnung mit:
einem Substrat (11);
einem transparenten leitfähigen Oxidfilm (17), welcher über dem Substrat (11) ausgebildet ist; und
einem Metallfilm (19), welcher über dem Substrat (11) ausgebildet ist und welcher in Kontakt bzw. in Verbindung steht mit mindestens einem Teil des leitfähigen Oxidfilms (17), wobei
der Metallfilm (19) Aluminium und ein metallisches Material aufweist, wobei das metallische Material ein Elektroden-Normalpotential (standard potential) aufweist, welches größer ist als das Elektroden-Normalpotential des Aluminiums, so daß das Elektroden-Normalpotential des Metallfilms (19) höher ist als das Reduktionspotential des leitfähigen Oxidfilms (17), dadurch gekennzeichnet, daß das metallische Material und Al homogen in dem erhaltenen Metallfilm (19) gemischt sind.
2. Dünnfilmanordnung nach Anspruch 1, wobei eine Korrosions-Sperr- bzw. - Stop-Schicht, welche aus dem gleichen Material hergestellt ist wie das metallische Material, über der Oberfläche des Metallfilms ausgebildet ist.
3. Dünnfilmanordnung nach Anspruch 1, wobei das metallische Material Wolfram ist.
4. Dünnfilmanordnung nach Anspruch 1, wobei die Konzentration des metallischen Materials, welches in dem Metallfilm enthalten ist, in einem Bereich von 0,5 at % bzw. Mol.-% bis 6 at % bzw. Mol.-% liegt.
5. Dünnfilmanordnung nach Anspruch 1, wobei der leitfähige Oxidfilm (17) aus einem Material hergestellt ist, welches ausgewählt wird aus einer Gruppe bestehend aus Indiumoxid, Zinnoxid und Indium-Zinnoxid.
6. Dünnfilmanordnung nach Anspruch 1, wobei ein Diffusions-Sperr-Metallfilm weiter zwischen dem Metallfilm (19) und dem Substrat (11) vorgesehen ist.
7. Verfahren zur Herstellung einer Dünnfilmanordnung mit den Schritten:
Ablagern eines transparenten leitfähigen Oxidfilms (17) über einem Substrat;
Mustern bzw. Maskieren des transparenten leitfähigen Oxidfilms (17) durch ein Photolitographieverfahren;
Ablagern eines Metallfilms (19), welcher Aluminium und ein metallisches Material umfaßt, wobei das Material ein Elektroden-Normalpotential (standard potential), welches größer ist als das Elektroden-Normalpotential des Aluminiums, und ein Elektroden-Normalpotential aufweist, welches größer ist als das Reduktionspotentials des leitfähigen Oxidfilms; und
Mustern bzw. Maskieren des Metallfilms (19) mittels eines Photolithographieverfahrens unter Verwendung eines positiven Photoresists bzw. Photolack,
wobei das Photolithographieverfahren den positiven Photoresist bzw. Photolack verwendet, einschließlich eines Entwicklungsverfahrens unter Verwendung einer Entwicklungslösung, welche das Aluminium löst;
dadurch gekennzeichnet, daß das metallische Material und Al homogen dem erhaltenen Metallfilm (19) gemischt sind bzw. werden.
8. Verfahren nach Anspruch 7, wobei der leitfähige Oxidfilm aus einem Material hergestellt ist, welches ausgewählt wird aus einer Gruppe bestehend aus Indiumoxid, Zinnoxid und Indium-Zinnoxid.
9. Verfahren zur Herstellung einer Dünnfilmanordnung nach Anspruch 7, wobei das metallische Material Wolfram ist.
10. Verfahren nach Anspruch 7, wobei ein Diffusions-Sperr-Metallfilm abgelagert wird vor dem Schritt des Ablagerns des Metallfilms.
11. Verfahren nach Anspruch 7, wobei das metallische Material ausgewählt wird aus einer Gruppe bestehend aus Palladium, Vanadium, Platin, Indium oder Nickel.
DE69418399T 1993-08-26 1994-08-26 Dünnfilmanordnung und Verfahren zur Herstellung Expired - Fee Related DE69418399T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21123893A JP3106786B2 (ja) 1993-08-26 1993-08-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69418399D1 DE69418399D1 (de) 1999-06-17
DE69418399T2 true DE69418399T2 (de) 1999-09-30

Family

ID=16602579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69418399T Expired - Fee Related DE69418399T2 (de) 1993-08-26 1994-08-26 Dünnfilmanordnung und Verfahren zur Herstellung

Country Status (6)

Country Link
US (1) US5660971A (de)
EP (1) EP0641028B1 (de)
JP (1) JP3106786B2 (de)
KR (1) KR0171648B1 (de)
DE (1) DE69418399T2 (de)
TW (1) TW399741U (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834100A (en) * 1996-06-25 1998-11-10 Northwestern University Organic light-emitting dioddes and methods for assembly and emission control
US6586763B2 (en) * 1996-06-25 2003-07-01 Northwestern University Organic light-emitting diodes and methods for assembly and emission control
US6939625B2 (en) * 1996-06-25 2005-09-06 Nôrthwestern University Organic light-emitting diodes and methods for assembly and enhanced charge injection
US6579749B2 (en) * 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
KR100375870B1 (ko) * 2000-05-22 2003-03-15 상산소재 주식회사 인조대리석 판재의 성형방법과 이 방법으로 제조된 보울일체식 세면대
KR100684928B1 (ko) * 2000-07-07 2007-02-20 학교법인연세대학교 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
JP2006171344A (ja) * 2004-12-15 2006-06-29 Nippon Sheet Glass Co Ltd 光学膜
JP2006210477A (ja) * 2005-01-26 2006-08-10 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機el表示装置並びに透明導電積層基板
US7829215B2 (en) 2005-08-29 2010-11-09 University Of South Florida Surface micromachined electrolyte-cavities for use in micro-aluminum galvanic cells
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN109212854B (zh) * 2018-08-29 2021-06-01 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420504A (en) * 1980-12-22 1983-12-13 Raytheon Company Programmable read only memory
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen
JPS59198774A (ja) * 1983-04-26 1984-11-10 Fuji Electric Co Ltd アモルフアスシリコン太陽電池
EP0211402B1 (de) * 1985-08-02 1991-05-08 General Electric Company Verfahren und Struktur für dünnfilmtransistorgesteuerte Flüssigkristallmatrixanordnungen
JPS63289533A (ja) * 1987-05-22 1988-11-28 Oki Electric Ind Co Ltd 液晶ディスプレイ装置
JP2673460B2 (ja) * 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
JPH04326723A (ja) * 1991-04-26 1992-11-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス

Also Published As

Publication number Publication date
US5660971A (en) 1997-08-26
JPH0766417A (ja) 1995-03-10
KR950007157A (ko) 1995-03-21
EP0641028B1 (de) 1999-05-12
DE69418399D1 (de) 1999-06-17
JP3106786B2 (ja) 2000-11-06
KR0171648B1 (ko) 1999-02-01
EP0641028A3 (de) 1995-09-27
EP0641028A2 (de) 1995-03-01
TW399741U (en) 2000-07-21

Similar Documents

Publication Publication Date Title
DE68923727T2 (de) Verfahren zur Herstellung eines aktiven Matrixsubstrats.
DE69808405T2 (de) Anschlussflächenstruktur für Flüssigkristallanzeige und Halbleiterbauelement und Verfahren zu deren Herstellung
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE19951055B4 (de) Verfahren zur Herstellung eines Substrats für elektronische Vorrichtungen unter Verwendung eines Ätzmittels
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE3782683T2 (de) Verfahren zur herstellung eines duennfilmtransistors.
DE69032893T2 (de) Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE3786031T2 (de) Dünnschicht-Halbleiterbauelement und sein Herstellungsverfahren.
DE69116218T2 (de) Aktive Matrix-Struktur für Flüssig-Kristall-Anzeigeelementen
DE69427556T2 (de) Drain/Source-Kontakt für Dünnfilmtransistor
DE19610283B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE69131987T2 (de) Flüssigkristall-Anzeigevorrichtung
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE102004021157B4 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE69028581T2 (de) Dünnschicht-Halbleiter-Matrixbauelement
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE3884891T2 (de) Aktive Matrixzelle und deren Herstellungsverfahren.
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE3881978T2 (de) Duennschichttransistoren-matrix.
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE3886198T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE69325849T2 (de) Verfahren zum Herstellen von Metalleiter auf einem isolierenden Substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee